專(zhuān)利名稱(chēng)：不接觸式溫度測(cè)量傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到借助于涂在薄膜上/或下的熱敏區(qū)的溫度測(cè)量傳感器，其中薄膜是安裝在一個(gè)洞上面的。
背景技術(shù)：
附

圖1表示了這種傳感器。按照附圖1傳感器有側(cè)壁，這些側(cè)壁與傳感器的底邊，即薄膜對(duì)面的端部有一個(gè)角度α。按照附圖1已知傳感器的角度α為54.7 °。
如果已知將這種傳感器是構(gòu)成為熱紅外-傳感器，特別是構(gòu)成為熱核反應(yīng)堆傳感器的，和其中的傳感器是用微機(jī)械技術(shù)制成的。在其中位于構(gòu)成傳感器的硅-基質(zhì)上邊的薄膜是由介電層例如SiO2或Si3N4或其組合制成的。將薄膜通過(guò)抗絕緣的蝕刻例如通過(guò)KOH或EDP構(gòu)成，其中將矩形的薄膜結(jié)構(gòu)可以由硅構(gòu)成，如果硅片的結(jié)晶方向是<100>時(shí)。進(jìn)行硅蝕刻的壁是在所謂的111平面上，因此產(chǎn)生大約為54.7°有特征的斜的壁。用于溫度測(cè)量的階段應(yīng)傳感器例如是在EP 1 039 280A2，EP 1 045 232 A2，EP 1 0 599 364 B1，US 3,801,949，US5,693,942，DE 42 21 037 A1和DE 197 10 946 A1中已知。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)是敘述一種改進(jìn)的溫度測(cè)量傳感器和其制造的對(duì)應(yīng)方法。在其中期望，在同樣靈敏度時(shí)階段應(yīng)的傳感器比已知傳感器用盡可能小的尺寸構(gòu)成，或者在同樣尺寸情況下構(gòu)成比較靈敏的傳感器。
此任務(wù)是通過(guò)借助于涂在安排在洞上面的薄膜上/或下的熱敏區(qū)進(jìn)行溫度測(cè)量的傳感器解決的，其中洞是通過(guò)反應(yīng)的離子蝕刻方法蝕刻的。其中作為反應(yīng)的離子蝕刻方法是使用特別有益的深度反應(yīng)離子蝕刻(DRIE)。這種傳感器涉及到其尺寸有特別高的靈敏度。這種傳感器與已知傳感器階段比在同樣靈敏度時(shí)明顯的小。其中將反應(yīng)的離子蝕刻方法這樣使用在本發(fā)明的有益結(jié)構(gòu)上，洞的側(cè)邊完全被側(cè)壁包圍著，特別是其中將相鄰的側(cè)壁相互安排至少為角度40°。借助于反應(yīng)的離子蝕刻方法此外或者有選擇地將洞用本發(fā)明有益地這樣蝕刻，至少將側(cè)壁(有益的是所有側(cè)壁)安排得與薄膜的角度為80°和100°之間。
此外此任務(wù)是通過(guò)借助于涂在安排在洞上面的薄膜上/或下的熱敏區(qū)的溫度測(cè)量傳感器解決的，在其中洞的側(cè)邊是完全被側(cè)壁包圍著，特別是其中將相鄰的側(cè)壁安排為至少40°的角度，和其中將側(cè)壁(有益的是所有側(cè)壁)安排與薄膜的角度至少為80°和100°之間。這種傳感器在比較大的敏感度時(shí)有特別小的尺寸。這種傳感器有用硅構(gòu)成的特別窄的外緣和底邊的前端面和與殼體底板機(jī)械固定的后端面適合于用環(huán)氧樹(shù)脂-邊緣面(典型的為0.1至0.2mm)。
此外本發(fā)明有益的結(jié)構(gòu)是將相鄰的側(cè)壁相互安排為至少45°，有益的是80°。
在熱敏區(qū)上可以涂上例如由Si3N4構(gòu)成的鈍化層。
通過(guò)本發(fā)明有益的結(jié)構(gòu)當(dāng)將相鄰的側(cè)壁相互安排原則上為90°，例如80°至100°時(shí)達(dá)到特別小傳感器的目的。這種傳感器在敏感度比較大時(shí)尺寸特別小，因?yàn)檫@種傳感器在同樣敏感度時(shí)比已知的傳感器大約小0.5-0.7mm。
在本發(fā)明有益的結(jié)構(gòu)中將至少一個(gè)側(cè)壁與薄膜安排成70°至90°之間的角度，特別是85°至90°之間的角度，包圍洞的薄膜面積大于薄膜對(duì)面的洞的開(kāi)口的(或者必要時(shí)是封閉的)面積。其中有益的是將所有的側(cè)壁與薄膜構(gòu)成為70°和90°之間的一個(gè)角度，特別是85°和90°之間的角度，包圍洞的薄膜面積大于薄膜對(duì)面的洞的開(kāi)口的(或者必要時(shí)封閉的)面積。這種傳感器對(duì)靈敏度沒(méi)有損害機(jī)械特別穩(wěn)定。
此外本發(fā)明有益的結(jié)構(gòu)原則上所有的側(cè)壁是由硅構(gòu)成的。
此外將本發(fā)明有益的結(jié)構(gòu)構(gòu)成為熱核反應(yīng)堆傳感器，此時(shí)熱敏區(qū)有由至少兩種熱電材料，特別是有各自由p-導(dǎo)電的硅和鋁或n-導(dǎo)電的硅和鋁或p-導(dǎo)電的硅和n-導(dǎo)電的硅構(gòu)成的材料構(gòu)成的串聯(lián)電路。熱電材料可以是結(jié)晶硅或聚晶硅，聚晶硅-鍺或非結(jié)晶硅。其中特別有益的是，如果串聯(lián)電路有由p-導(dǎo)電的硅和n-導(dǎo)電的硅構(gòu)成的并列安排區(qū)域，這些區(qū)域是經(jīng)過(guò)金屬橋，特別是鋁(有益的是具有兩個(gè)接觸窗)相互連接的。通過(guò)相互并列安排的由p-導(dǎo)電的硅和n-導(dǎo)電的硅構(gòu)成的區(qū)域的結(jié)構(gòu)形式傳感器的信號(hào)電壓可以比由n-導(dǎo)電的聚晶硅和由鋁構(gòu)成的結(jié)構(gòu)形式提高30至80％。
此外作為熱核反應(yīng)堆傳感器有益的實(shí)施結(jié)構(gòu)串聯(lián)電路有至少一個(gè)p-導(dǎo)電的硅層和至少一個(gè)n-導(dǎo)電的硅層，這些是上下安排的和通過(guò)一個(gè)絕緣層特別是通過(guò)氧化硅或氮化硅隔開(kāi)的。用這種方法可以將傳感器的信號(hào)電壓提高10至15％。
此外本發(fā)明有益的實(shí)施結(jié)構(gòu)是將傳感器構(gòu)成為熱電傳感器，其中熱敏區(qū)有由兩個(gè)電極層構(gòu)成的堆和安排在兩個(gè)電極層之間的熱電層，特別是有一個(gè)熱電薄層，例如一個(gè)熱電陶瓷或聚合物層，將這些特別是通過(guò)濺射，離心噴涂或CVD-處理涂在下面的電子層上。
此外本發(fā)明有益的實(shí)施結(jié)構(gòu)是將傳感器構(gòu)成為輻射溫度計(jì)，其中熱敏區(qū)有由金屬氧化物和半導(dǎo)體構(gòu)成的曲折層，特別是具有非常高的溫度系數(shù)，也就是說(shuō)特別是電阻溫度系數(shù)至少為2·10-3K-1，優(yōu)異的是2·10-2K-1。
此外本發(fā)明有益的實(shí)施結(jié)構(gòu)是矩形的，有益的是正方形的薄膜。其中在本發(fā)明有益的實(shí)施結(jié)構(gòu)中的薄膜在其邊角處有洞，這樣就產(chǎn)生十字形狀的基面。在這些洞的地方安排了有益的連接島。
此外本發(fā)明有益的實(shí)施結(jié)構(gòu)是將傳感器集成為一個(gè)半導(dǎo)體芯片，特別是硅片。
在制造按照本發(fā)明測(cè)量溫度的傳感器方法中有益的是將薄膜安排在一個(gè)載體上，有益的是在硅載體上面和在薄膜下面用反應(yīng)的離子蝕刻方法將洞蝕刻在載體中。其中作為反應(yīng)的離子蝕刻方法是使用特別有益的深度反應(yīng)離子蝕刻(DRIE)方法。
為了在硅內(nèi)制造幾乎垂直的蝕刻槽的側(cè)壁有益的是利用一種所謂的ICP-反應(yīng)器(電感耦合的等離子體)，其中與RIE-反應(yīng)器(反應(yīng)的離子蝕刻)階段反將電感耦合的能量輸入給等離子體。這導(dǎo)致極高的離子化密度和使得每分鐘數(shù)個(gè)μm的硅的高蝕刻率成為可能。(各向同性)蝕刻是用氟-基(例如SFσ作為蝕刻氣體)，在其中蝕刻階段的節(jié)奏交換時(shí)進(jìn)行所謂的鈍化階段，在其中在側(cè)壁(蝕刻槽)表面上沉積聚合物層(例如加入C4F8)，這個(gè)避免了側(cè)面方向的蝕刻。在槽的底板上通過(guò)加上BIAS-電壓避免了聚合物的形成。這種處理例如在US 550 18 93中已經(jīng)詳細(xì)地公開(kāi)了。
驚異地顯示出將上述方法(在下面也被稱(chēng)為處理)可以使用在以下應(yīng)用中-所謂的“穿透晶片的蝕刻”與普通的深度為數(shù)十個(gè)μm的處理不同的是將芯片完全穿透蝕刻(蝕刻深度大約為200至800μm)-在蝕刻過(guò)程中作用在等離子體上的面積大約為芯片總面積的20％至50％。(普通的處理在只有總面積的幾個(gè)％上蝕刻)。為了在整個(gè)芯片上確保蝕刻深度的均勻性，處理必須用選擇性非常小的掩膜材料進(jìn)行。這又要求使用非常高電阻能力的掩膜材料。
此外顯示出通過(guò)適當(dāng)?shù)奶幚矸椒梢杂绊憘鞲衅髟囊欢ㄌ匦?通過(guò)降低鈍化循環(huán)蝕刻處理有比較少的各向異性和人們得不到理想的垂直的壁，而蝕刻槽向下擴(kuò)展。人們將這種蝕刻輪廓稱(chēng)為“凹的”。這在多元件傳感器中的優(yōu)點(diǎn)是，其中將薄中間壁與旁邊的蝕刻槽隔開(kāi)幾個(gè)μm。在芯片反面的壁比薄膜方面的壁薄，這導(dǎo)致提高了穩(wěn)定性。
-為了當(dāng)遇到介電薄膜時(shí)這個(gè)不會(huì)損害而且還確保好的結(jié)構(gòu)傳輸和干凈的薄膜表面，應(yīng)該將整個(gè)過(guò)程采用多個(gè)步驟進(jìn)行，多個(gè)步驟在處理參數(shù)的選擇上基本上是不同的。在用均勻性好和(有益的)蝕刻率高的第一個(gè)處理步驟之后，一旦達(dá)到薄膜時(shí)，用非常高的薄膜材料的選擇性的處理步驟進(jìn)行，也就是說(shuō)小的蝕刻率或者氧化硅。后面的純各向同性的處理步驟(也就是說(shuō)沒(méi)有鈍化循環(huán))最后除去或許在薄膜上的硅殘余物。
-此外為了清潔薄膜可以使用短時(shí)間的濕化學(xué)進(jìn)行蝕刻(四氨氫氧化物)，其中通過(guò)適當(dāng)?shù)姆椒ɡ缤ㄟ^(guò)光膠覆蓋將芯片前面進(jìn)行保護(hù)。
在按照本發(fā)明方法有益的實(shí)施結(jié)構(gòu)中當(dāng)進(jìn)行洞的蝕刻之前在載體薄膜的反面上用反應(yīng)的離子蝕刻方法的低的蝕刻率涂上一層。有益的是這層是可以攝影光刻的結(jié)構(gòu)層，例如由厚的光膠構(gòu)成的層，一個(gè)氧化硅層或一個(gè)金屬層。
-用本方法有益的實(shí)施結(jié)構(gòu)將熱敏區(qū)涂在薄膜上。
其他有益的實(shí)施結(jié)構(gòu)是由從屬權(quán)利要求和由后面敘述的實(shí)施例中得出。其中表示附圖描述附圖1用于溫度測(cè)量的傳感器；附圖2按照本發(fā)明的溫度測(cè)量傳感器的實(shí)施例；附圖3按照本發(fā)明的溫度測(cè)量傳感器的另外的實(shí)施例；附圖4按照本發(fā)明的溫度傳感器在一個(gè)溫度測(cè)量裝置中的應(yīng)用；
附圖5按照本發(fā)明的溫度傳感器在一個(gè)溫度測(cè)量裝置中的應(yīng)用；附圖6芯片體；附圖7芯片體的特別有益的實(shí)施結(jié)構(gòu)；附圖8構(gòu)成為熱核反應(yīng)堆的溫度傳感器的上視圖；附圖9構(gòu)成為熱核反應(yīng)堆的另外的溫度傳感器的側(cè)視圖；附圖10構(gòu)成為熱核反應(yīng)堆的溫度傳感器的特別有益的實(shí)施結(jié)構(gòu)；附圖11構(gòu)成為熱電傳感器的溫度傳感器的側(cè)視圖；附圖12具有多個(gè)傳感器的芯片；和附圖13制造傳感器的原理性方法。
具體實(shí)施例方式
附圖1表示了用于溫度測(cè)量的已知的傳感器1。這種傳感器有具有一個(gè)洞8的硅體2。在洞的上邊安排了一個(gè)薄膜3。將熱敏區(qū)4涂在薄膜上。洞8是用側(cè)壁5包圍著，將側(cè)壁安排得與芯片體2的下端6，也就是說(shuō)涉及到薄膜3的洞8的對(duì)面的端部，有大約為54.7°的角度。
附圖2表示了按照本發(fā)明的溫度測(cè)量傳感器10的實(shí)施例。這個(gè)傳感器有具有一個(gè)洞18的芯片體12。洞18的側(cè)面是用側(cè)壁15包圍著。在洞18的上邊安排了薄膜13。在薄膜13上面還安排了熱敏區(qū)14。熱敏區(qū)是用特別有益的紅外熱敏實(shí)施結(jié)構(gòu)。洞18的側(cè)壁15與芯片體12的底邊16形成角度α。角度α有益地為80至100°。涉及到薄膜13將側(cè)壁15安排成對(duì)應(yīng)于100至80°的角度。
附圖3表示了對(duì)應(yīng)于附圖2溫度傳感器10的有益的溫度測(cè)量傳感器20。其中同樣的零件用與附圖2同樣的參考符號(hào)。將傳感器20上的洞18的側(cè)壁15與薄膜13安排成角度β為80和89°之間。用這種方法薄膜13對(duì)面芯片體12底邊的面積17比被洞18包圍的薄膜13的面積小。當(dāng)忽略敏感度損失時(shí)用這種方法達(dá)到具有外部尺寸小的特別穩(wěn)定的芯片體12。
附圖2和附圖3傳感器10和20的薄膜13有益的是由介電層，例如由SiO2或Si3N4SiC或其組合構(gòu)成的。將薄膜通過(guò)反應(yīng)的干蝕刻(所謂的DRIE)制成的。
在作為熱核反應(yīng)堆的傳感器10或者20的實(shí)施結(jié)構(gòu)中熱敏區(qū)14有由至少兩個(gè)熱電材料構(gòu)成的串聯(lián)電路，如n-導(dǎo)電的聚硅和鋁，p-導(dǎo)電的聚硅和鋁或有益的是n-導(dǎo)電的和p-導(dǎo)電的硅。在作為熱電傳感器的傳感器10或者傳感器20的實(shí)施結(jié)構(gòu)中熱敏區(qū)14在金屬反面電極和頂部電極之間有一個(gè)熱電薄層。在作為輻射溫度計(jì)的傳感器10或者傳感器20的實(shí)施結(jié)構(gòu)中熱敏區(qū)14有用金屬氧化物或半導(dǎo)體構(gòu)成的曲折層。
附圖4和附圖5表示了溫度傳感器在一個(gè)溫度測(cè)量裝置中的應(yīng)用。代替?zhèn)鞲衅?0也可以使用傳感器10。按照附圖4的實(shí)施例傳感器是位于底板31上，特別是同心的。底板31例如是晶體管-底板TO-5或TO-18。將芯片20有益地借助于具有好的熱傳導(dǎo)能力的環(huán)氧樹(shù)脂膠粘在底板31上。
通過(guò)底板31將觸點(diǎn)32，33和34引出來(lái)。將觸點(diǎn)32和33經(jīng)過(guò)導(dǎo)電連接38和37與傳感器20上所謂的連接島45和46連接在一起。
為了測(cè)量溫度測(cè)量裝置30的固有溫度有益的在底板31上安裝了附加溫度傳感器36。將這個(gè)傳感器經(jīng)過(guò)導(dǎo)線39和觸點(diǎn)34連接。
-如附圖5表示的-在底板上安裝了包圍傳感器20的殼體41。殼體41有一個(gè)紅外濾波器40。用有益的方法將殼體41構(gòu)成為晶體管罩子。
附圖6表示了芯片體12的結(jié)構(gòu)。參考符號(hào)18表示洞和參考符號(hào)15表示側(cè)壁。有益的是側(cè)壁相互構(gòu)成大約為矩形的，也就是說(shuō)用參考符號(hào)γ表示的角度大約為90°。
附圖7表示特別有益的芯片體12的實(shí)施結(jié)構(gòu)。其中洞18有十字形狀的基面，這樣芯片體12就被實(shí)體邊角50，51，52，和53包圍。在邊角51，52和53上安排了連接島55，56和57。
附圖8表示了構(gòu)成為熱核反應(yīng)堆的溫度傳感器的上視圖。其中在薄膜13上安裝了用p-導(dǎo)電的硅，p-導(dǎo)電的聚晶硅或p-導(dǎo)電的聚晶硅-鍺構(gòu)成的帶子90，91，92，93和用n-導(dǎo)電的硅，n-導(dǎo)電的聚晶硅或n-導(dǎo)電的聚晶硅-鍺構(gòu)成的帶子100，101，102，103。單個(gè)的帶子90，91，92，93，100，101，102，103是經(jīng)過(guò)橋形接片80，81，82，83，84，85，86有益的是鋁的橋形接片相互連接成串聯(lián)電路的電連接。在附圖8上表示了具有八個(gè)帶子的配置。有益的是在薄膜13上安排了六十至一百二十個(gè)帶子k。當(dāng)然為了達(dá)到帶子90，91，92，93，100，101，102，103的串聯(lián)電路對(duì)于橋形接片80，81，82，83，84，85，86的有選擇的實(shí)施結(jié)構(gòu)是可能的。
附圖9表示了構(gòu)成為熱核反應(yīng)堆的有選擇的溫度傳感器的側(cè)視圖。其中安排了薄膜13上的熱敏區(qū)包括用熱電材料構(gòu)成的兩層110和112，這兩層是通過(guò)例如用氮化硅或氧化硅構(gòu)成的絕緣層111隔開(kāi)的。其中層110是用n-導(dǎo)電的或p-導(dǎo)電的硅，n-導(dǎo)電的或p-導(dǎo)電的聚晶硅或n-導(dǎo)電的或p-導(dǎo)電的聚晶硅-鍺構(gòu)成的。層112是用p-導(dǎo)電的或n-導(dǎo)電的硅，p-導(dǎo)電的或n-導(dǎo)電的聚晶硅或p-導(dǎo)電的或n-導(dǎo)電的聚晶硅-鍺構(gòu)成的。將兩層借助于沒(méi)有表示的接觸窗串聯(lián)在一起。在有益的實(shí)施結(jié)構(gòu)中按照層110，111和112的裝置考慮了將兩個(gè)或三個(gè)通過(guò)另外的絕緣層相互隔開(kāi)的裝置。
特別有益的是將n-導(dǎo)電的和p-導(dǎo)電的層不僅上下而且并列地安排，其中將單個(gè)層串聯(lián)在一起。附圖10表示了這種層的簡(jiǎn)化例子。其中參考符號(hào)120，124，132和136表示層或者n-導(dǎo)電的硅，n-導(dǎo)電的聚晶硅或n-導(dǎo)電的聚晶硅-鍺構(gòu)成的帶子。參考符號(hào)122，126，130和134表示層或者p-導(dǎo)電的硅，p-導(dǎo)電的聚晶硅或p-導(dǎo)電的聚晶硅-鍺構(gòu)成的帶子。參考符號(hào)121，123，125，131，133，135表示絕緣層。層120和122，122和124，124和126，130和132，132和134以及134和136是經(jīng)過(guò)接觸窗相互電連接的。層126和136是經(jīng)過(guò)鋁的橋形接片139相互電連接的，這樣層120，122，124，126，136，134，132和130就產(chǎn)生了串聯(lián)電路。在其中有益的考慮了，相對(duì)于附圖8安排了由層120至126和130至136構(gòu)成的兩個(gè)跺。
附圖11表示了構(gòu)成為熱電傳感器的溫度傳感器實(shí)施例的側(cè)視圖。在其中涂在薄膜13上的熱敏區(qū)包括一個(gè)底部電極140和一個(gè)上部電極142以及安排在底部電極140和上部電極142之間的熱電層。
將按照本發(fā)明的傳感器可以單個(gè)或多個(gè)地安排在一個(gè)芯片上。在附圖12上表示了后者。此時(shí)附圖12表示了包括按照附圖3多個(gè)傳感器的一個(gè)芯片200。
附圖13表示了制造傳感器10或者20的原理性方法。其中在第一個(gè)步驟70中首先在載體上涂上薄膜13，載體在傳感器制成狀態(tài)時(shí)構(gòu)成為硅體12。
在下一個(gè)步驟71中在薄膜對(duì)面的載體邊16上，也就是說(shuō)涉及到上述實(shí)施例的硅體12的邊16上用反應(yīng)的離子蝕刻方法低蝕刻率涂上一層。有益的是這個(gè)層是攝影光刻可以結(jié)構(gòu)化的層(見(jiàn)上述)。
在繼續(xù)的步驟72中將熱敏區(qū)14涂在薄膜13上。
在繼續(xù)的步驟73中隨后在薄膜下面通過(guò)上述反應(yīng)的離子蝕刻方法在載體中蝕刻出洞。
步驟73也可以在步驟72之前進(jìn)行。
用特別有益的方法在傳感器所有實(shí)施結(jié)構(gòu)中將熱敏區(qū)用紅外吸收層(在附圖上沒(méi)有表示)覆蓋(見(jiàn)權(quán)利要求24)，這個(gè)層是可以攝影光刻結(jié)構(gòu)化的。有益的是這個(gè)層是具有吸收粒子的光刻膠，如特別是在DE 4221037 A1“具有吸收層的熱傳感器”中公開(kāi)的。
權(quán)利要求
1.借助于涂在薄膜(13)上和/或下面的熱敏區(qū)(14)測(cè)量溫度的傳感器(10，20)，其中將薄膜安排在洞(18)的上面，洞的側(cè)面完全用側(cè)壁(15)包圍著，其特征為，至少將一個(gè)側(cè)壁(15)與薄膜安排成80°和100°之間的一個(gè)角度β。
2. 借助于涂在薄膜(13)上和/或下面的熱敏區(qū)(14)測(cè)量溫度的傳感器(10，20)，其中將薄膜安排在洞(18)的上面，其特征為，洞是通過(guò)反應(yīng)的離子蝕刻方法蝕刻的。
3.按照權(quán)利要求2的傳感器(10，20)，其特征為，洞的側(cè)邊是完全用側(cè)壁包圍著，其中將相鄰的側(cè)壁相互安排成角度α為至少40°。
4.按照權(quán)利要求3的傳感器(10，20)，其特征為，將至少一個(gè)側(cè)壁(15)安排成與薄膜為80°和100°之間的角度。
5.按照權(quán)利要求2的傳感器(10，20)，其中洞的側(cè)面至少有一個(gè)側(cè)壁包圍，其特征為，將至少一個(gè)側(cè)壁安排與薄膜為80°和100°之間的角度β。
6.按照上述權(quán)利要求之一的傳感器(10，20)，其特征為，將相鄰的側(cè)壁相互安排成至少為80°的角度α。
7.按照權(quán)利要求6的傳感器(10，20)，其特征為，將相鄰的側(cè)壁安排成原則上相互成90°的角度α。
8.按照上述權(quán)利要求之一的傳感器(10，20)，其特征為，將至少一個(gè)側(cè)壁與薄膜安排成80°和90°之間的角度β。
9.按照上述權(quán)利要求之一的傳感器(10，20)，其特征為，所有的側(cè)壁主要是用硅構(gòu)成的。
10.按照上述權(quán)利要求之一的傳感器(10，20)，其特征為，熱敏區(qū)(14)有至少由兩個(gè)熱電材料構(gòu)成的串聯(lián)電路。
11.按照權(quán)利要求10的傳感器(10，20)，其特征為，兩個(gè)熱電材料各自是p-導(dǎo)電的硅和鋁或者n-導(dǎo)電的硅和鋁或p-導(dǎo)電的硅和n-導(dǎo)電的硅。
12.按照權(quán)利要求10或11的傳感器(10，20)，其特征為，串聯(lián)電路有并列安排的p-導(dǎo)電的硅和n-導(dǎo)電的硅。
13.按照權(quán)利要求10或11的傳感器(10，20)，其特征為，串聯(lián)電路至少有一個(gè)p-導(dǎo)電的硅層和至少有一個(gè)n-導(dǎo)電的硅層，將這些硅層安排成上下的和通過(guò)一個(gè)絕緣層隔開(kāi)的。
14.按照權(quán)利要求1至9之一的傳感器(10，20)，其特征為，熱敏區(qū)有一個(gè)堆垛，這個(gè)堆垛是由兩個(gè)電極層和安排在兩個(gè)電極層之間的一個(gè)熱電層構(gòu)成的。
15.按照權(quán)利要求1至9之一的傳感器(10，20)，其特征為，熱敏區(qū)有由金屬氧化物和半導(dǎo)體構(gòu)成的曲折層。
16.按照上述權(quán)利要求之一的傳感器(10，20)，其特征為，薄膜是矩形的。
17.按照權(quán)利要求16的傳感器(10，20)，其特征為，洞(18)有一個(gè)十字形狀的基面。
18.半導(dǎo)體芯片，特別是硅芯片，其特征為，它有按照上述權(quán)利要求之一的傳感器。
19.借助于涂在薄膜(13)上和/或下的熱敏區(qū)(14)，特別是按照權(quán)利要求11-13、16、17之一的溫度測(cè)量傳感器，其中熱敏區(qū)(14)有至少由兩個(gè)熱電材料構(gòu)成的串聯(lián)電路，其特征為，兩個(gè)熱電材料各自是p-導(dǎo)電的硅，聚晶硅或聚晶硅-鍺和n-導(dǎo)電的硅，聚晶硅或聚晶硅-鍺。
20.按照權(quán)利要求19的傳感器(10，20)，其特征為，串聯(lián)電路有并列安排的p-導(dǎo)電的硅，聚晶硅或聚晶硅-鍺和n-導(dǎo)電的硅，聚晶硅或聚晶硅-鍺。
21.按照權(quán)利要求19或20的傳感器(10，20)，其特征為，串聯(lián)電路有20至200個(gè)，有益的是有60至120個(gè)，特別是成對(duì)的并列安排的層，這些是由p-導(dǎo)電的硅，聚晶硅或聚晶硅-鍺和n-導(dǎo)電的硅，聚晶硅或聚晶硅-鍺構(gòu)成的。
22.按照權(quán)利要求20或21的傳感器(10，20)，其特征為，串聯(lián)電路至少有一個(gè)p-導(dǎo)電的硅層，聚晶硅層或聚晶硅-鍺層和至少有一個(gè)n-導(dǎo)電的硅層，聚晶硅層或聚晶硅-鍺層，將這些上下安排和通過(guò)一個(gè)絕緣層隔開(kāi)。
23.按照權(quán)利要求22的傳感器(10，20)，其特征為，串聯(lián)電路有由p-導(dǎo)電的硅，聚晶硅或聚晶硅-鍺和n-導(dǎo)電的硅，聚晶硅或聚晶硅-鍺構(gòu)成的兩個(gè)或三個(gè)成對(duì)的層，將這些上下安排和通過(guò)一個(gè)絕緣層隔開(kāi)。
24.按照權(quán)利要求1-17和19-23之一的傳感器(10，20)以及按照權(quán)利要求18的半導(dǎo)體芯片，其特征為，在溫度敏感區(qū)(14)涂上一個(gè)紅外吸收層，紅外吸收層是可以光電結(jié)構(gòu)化的。
25.測(cè)量溫度傳感器的制造方法，特別是制造按照上述權(quán)利要求之一的傳感器的方法，其中將薄膜涂在一個(gè)載體上，其特征為，在薄膜下面通過(guò)反應(yīng)的離子蝕刻方法在載體中蝕刻出一個(gè)洞。
26.按照權(quán)利要求25的方法，其特征為，在蝕刻洞之前在薄膜對(duì)面的載體邊上涂上對(duì)于反應(yīng)的離子蝕刻方法具有低蝕刻率的一層。
27.按照權(quán)利要求25或26的方法，其特征為，在薄膜上涂上熱敏區(qū)。
28.制造測(cè)量溫度傳感器的方法，特別是制造按照權(quán)利要求1至17和24之一的傳感器的方法，其中在反應(yīng)階段將具有側(cè)壁的洞借助于反應(yīng)的離子蝕刻方法在載體中蝕刻出來(lái)，其中在鈍化階段將一個(gè)保護(hù)層，特別是將聚合物層沉積在側(cè)壁上，保護(hù)層避免或明顯地減少?gòu)膫?cè)壁蝕除材料，和其中制造傳感器的方法包括多個(gè)有選擇的反應(yīng)階段和鈍化階段，其特征為，將鈍化階段削弱和/或縮短和/或?qū)⒎磻?yīng)階段加強(qiáng)和/或延長(zhǎng)。
29.按照權(quán)利要求28的方法，其特征為，將鈍化階段這樣削弱和/或縮短和/或?qū)⒎磻?yīng)階段這樣加強(qiáng)和/或延長(zhǎng)，側(cè)壁與載體表面構(gòu)成80°和90°之間的一個(gè)角度(β)。
30.按照權(quán)利要求29的方法，其特征為，將鈍化階段這樣削弱和/或縮短和/或?qū)⒎磻?yīng)階段這樣加強(qiáng)和/或延長(zhǎng)，側(cè)壁與載體表面構(gòu)成85°和90°之間的一個(gè)角度(β)。
31.按照權(quán)利要求25至30之一的方法，其特征為，載體是一個(gè)硅體。
全文摘要
本發(fā)明涉及到借助于涂在薄膜上和/或下的熱敏區(qū)測(cè)量溫度的傳感器，其中將薄膜安排在洞的上面。洞是這樣通過(guò)反應(yīng)的離子蝕刻方法蝕刻出來(lái)的，洞的側(cè)面是完全通過(guò)與薄膜安排成80°和100°之間的一個(gè)角度的側(cè)壁包圍著，其中將相鄰的側(cè)壁相互安排成至少40°的一個(gè)角度。
文檔編號(hào)G01J5/02GK1514215SQ02131600
公開(kāi)日2004年7月21日 申請(qǐng)日期2002年9月10日 優(yōu)先權(quán)日2001年9月10日
發(fā)明者J·施菲爾德克, J 施菲爾德克, M·豪斯納, 鼓, W·勒內(nèi)克, 誑, M·西蒙 申請(qǐng)人:帕爾金艾光電子股份有限公司