專利名稱：用于測(cè)量高速存儲(chǔ)器匯流排的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于測(cè)量高速存儲(chǔ)器匯流排的裝置，特別涉及適用于測(cè)量雙倍數(shù)據(jù)速率(Double Data Rate，DDR)同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Synchronous Dynamic Random Access Memory，SDRAM)的裝置。
背景技術(shù)：
近來有愈來愈多的半導(dǎo)體制造商、處理器和芯片制造商以及主板制造商采用雙倍數(shù)據(jù)速率(Double Data Rate，DDR)存儲(chǔ)器技術(shù)，并且廣泛應(yīng)用在許多不同的系統(tǒng)平臺(tái)上，包括臺(tái)式電腦、工作站、伺服器、筆記型電腦、便攜型、電腦網(wǎng)絡(luò)及通訊產(chǎn)品上。目前的DDR存儲(chǔ)器模塊，以臺(tái)式電腦使用的雙列直插式存儲(chǔ)器模塊(Dual In-Line Memory Module，DIMM)為例，其存儲(chǔ)器數(shù)據(jù)匯流排寬度達(dá)到64位，而數(shù)據(jù)速率更可以達(dá)到333MHz，除此之外，DDR存儲(chǔ)器技術(shù)還運(yùn)用了信號(hào)源同步匯流排的設(shè)計(jì)，這些因素都增添了設(shè)計(jì)上的挑戰(zhàn)也提高了驗(yàn)證和糾錯(cuò)的困難度。
電子測(cè)量?jī)x器，如示波器、邏輯分析儀，常被用來糾錯(cuò)與驗(yàn)證芯片以及系統(tǒng)的設(shè)計(jì)。傳統(tǒng)上，元件或系統(tǒng)上的待測(cè)信號(hào)可以焊上導(dǎo)線以利電子測(cè)量?jī)x器測(cè)試棒的夾接，或是在電路基板上預(yù)留測(cè)試點(diǎn)使測(cè)試棒容易探測(cè)，然而，面對(duì)64位的存儲(chǔ)器數(shù)據(jù)匯流排寬度，焊接或預(yù)留如此多的導(dǎo)線、測(cè)試點(diǎn)，將是件不切實(shí)際的工作。特別是在測(cè)量如DDR存儲(chǔ)器匯流排之類的高速信號(hào)時(shí)，以上的作法將會(huì)破壞信號(hào)的完整性而造成嚴(yán)重的信號(hào)失真問題，不僅影響測(cè)量的品質(zhì)，更甚者，會(huì)造成系統(tǒng)無(wú)法正常工作。由于電子測(cè)量?jī)x器與待測(cè)信號(hào)實(shí)體和電連接品質(zhì)是測(cè)量好壞的關(guān)鍵所在，如何解決電子測(cè)量?jī)x器的連接問題，成為設(shè)計(jì)發(fā)展DDR存儲(chǔ)器技術(shù)上的重要課題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種裝置，可以使電子測(cè)量?jī)x器輕易地連接至待測(cè)存儲(chǔ)器匯流排而不會(huì)破壞其信號(hào)完整性。
為實(shí)現(xiàn)上述目的，本發(fā)明提供一種適用于測(cè)量高速存儲(chǔ)器匯流排的裝置，其包括一多層電路板、多個(gè)存儲(chǔ)器芯片以及多個(gè)高密度連接頭。該些存儲(chǔ)器芯片可接收和產(chǎn)生多個(gè)存儲(chǔ)器匯流排信號(hào)，而該些存儲(chǔ)器匯流排信號(hào)則分成多個(gè)信號(hào)組。該些高密度連接頭電連接該些信號(hào)組，如此可直接連接一電子測(cè)量?jī)x器的測(cè)試夾接組以便測(cè)量該些信號(hào)組。至于多層電路板則是具有連接該些存儲(chǔ)器匯流排信號(hào)的多個(gè)連接點(diǎn)，用以在插入至電腦主板的存儲(chǔ)器插槽時(shí)，使該些存儲(chǔ)器芯片與電腦主板之間的存儲(chǔ)器匯流排信號(hào)形成電通路。其中，該些存儲(chǔ)器芯片焊接在該多層電路板的正面之上，而該些高密度連接頭則焊接在同一塊多層電路板的背面之上。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，上述多個(gè)存儲(chǔ)器芯片屬DDR SDRAM，再者，雖然上述多層電路板的背面焊接著上述多個(gè)高密度連接頭，上述多個(gè)信號(hào)組在多層電路板的布線路徑、走線長(zhǎng)度和寬度仍然符合電子元件工程聯(lián)合會(huì)(Joint Electronic Device Engineering Council，JEDEC)的規(guī)范，以滿足DDR SDRAM對(duì)存儲(chǔ)器匯流排信號(hào)品質(zhì)和設(shè)定/保留時(shí)間的要求，使該些高密度連接頭對(duì)待測(cè)信號(hào)的干擾達(dá)到最小，如此電子測(cè)量?jī)x器可通過高密度連接頭輕易且正確地測(cè)量到DDR SDRAM的存儲(chǔ)器匯流排信號(hào)。


為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下，圖中圖1A、1B是根據(jù)本發(fā)明DDR SDRAM存儲(chǔ)器模塊的正面和背面示意圖；圖2A、2B圖是本發(fā)明優(yōu)選實(shí)施例的電路框圖；以及圖3是本發(fā)明連接電子測(cè)量?jī)x器測(cè)試夾接組以進(jìn)行測(cè)量高速存儲(chǔ)器匯流排的示意圖。
附圖中的附圖標(biāo)記說明如下100 存儲(chǔ)器模塊 112 多層電路板正面110 多層電路板 114 多層電路板背面120a-d 存儲(chǔ)器芯片 WE 寫入使能信號(hào)130 連接點(diǎn) CAS 行地址選通信號(hào)140a-c 高密度連接頭 RAS 列地址選通信號(hào)
302存儲(chǔ)器插槽 A[120]地址信號(hào)310邏輯分析儀 BA[10]組地址信號(hào)312高密度轉(zhuǎn)接器及纜線 DM[70]數(shù)據(jù)屏蔽信號(hào)CK0、CK1 正時(shí)鐘脈沖信號(hào) DQS[70] 數(shù)據(jù)選通信號(hào)CK0、CK1負(fù)時(shí)鐘脈沖信號(hào) DQ[630] 數(shù)據(jù)信號(hào)CS芯片選擇信號(hào)具體實(shí)施方式
根據(jù)本發(fā)明，適于測(cè)量高速存儲(chǔ)器匯流排的裝置可用小型雙列直插式存儲(chǔ)器模塊(Small Outline Dual In-Line Memory Module，SO-DIMM)的形式實(shí)施，參考圖1A，存儲(chǔ)器模塊100包括4顆DDR SDRAM芯片120a-d焊接在一塊多層電路板110的正面112，每顆DDR SDRAM芯片其存儲(chǔ)器組織型態(tài)均為x16，以提供64位的數(shù)據(jù)匯流排寬。為了能夠輕易地連到電子測(cè)量?jī)x器的測(cè)試夾接組，并達(dá)到高品質(zhì)的連接目的，如圖1B所示，同一塊多層電路板110的背面114還焊接著3個(gè)高密度連接頭140a-c，因此，在糾錯(cuò)與驗(yàn)證階段，電子測(cè)量?jī)x器的測(cè)試夾接組可以很容易地通過高密度連接頭140a-c來探測(cè)存儲(chǔ)器模塊100上的待測(cè)信號(hào)。此外，以SO-DIMM為例，多層電路板110的正、背面在其板側(cè)上共有200個(gè)連接點(diǎn)，這些連接點(diǎn)130在存儲(chǔ)器模塊100插入至電腦主板上的存儲(chǔ)器插槽時(shí)，使存儲(chǔ)器芯片120a-d與電腦主板之間的存儲(chǔ)器匯流排信號(hào)形成電通路。
為使本發(fā)明的特征能更明顯易懂，接下來配合圖2A、2B中優(yōu)選實(shí)施例的電路框圖，進(jìn)一步地說明本發(fā)明。存儲(chǔ)器芯片120a-d可接收和產(chǎn)生多個(gè)存儲(chǔ)器匯流排信號(hào)，這些存儲(chǔ)器匯流排信號(hào)包括時(shí)鐘脈沖使能信號(hào)CKE、正時(shí)鐘脈沖信號(hào)CK0和CK1、負(fù)時(shí)鐘脈沖信號(hào)CK0和CK1、芯片選擇信號(hào)CS、寫入使能信號(hào)WE、行地址選通信號(hào)CAS、列地址選通信號(hào)RAS、地址信號(hào)A[120]、組地址(bank address)信號(hào)BA[10]、數(shù)據(jù)屏蔽信號(hào)DM[70]、數(shù)據(jù)選通(data strobe)信號(hào)DQS[70]以及數(shù)據(jù)信號(hào)DQ[630]。這些存儲(chǔ)器匯流排信號(hào)加上電源信號(hào)均連接至多層電路板110板側(cè)上的連接點(diǎn)130，以利主板上的其它元件進(jìn)行存儲(chǔ)器芯片120a-d數(shù)據(jù)的存取。如圖所示，4顆存儲(chǔ)器芯片120a-d均通過多層電路板110板側(cè)上的連接點(diǎn)130接收CKE、CS、WE、CAS、RAS、A[120]以及BA[10]，再者，CK0、CK0輸入至存儲(chǔ)器芯片120a和120b、而CK1、CK1輸入至存儲(chǔ)器芯片120c和120d；在寫入數(shù)據(jù)時(shí)，存儲(chǔ)器芯片120a通過連接點(diǎn)130接收DM0、DM1、DQS0、DQS1和DQ[150]，存儲(chǔ)器芯片120b通過連接點(diǎn)130接收DM2、DM3、DQS2、DQS3和DQ[3116]，存儲(chǔ)器芯片120c通過連接點(diǎn)130接收DM4、DM5、DQS4、DQS5和DQ[4732]，而存儲(chǔ)器芯片120d則通過連接點(diǎn)130接收DM6、DM7、DQS6、DQS7和DQ[6348]；另一方面在數(shù)據(jù)讀取時(shí)，存儲(chǔ)器芯片120a通過連接點(diǎn)130輸出DQS0、DQS1和DQ[150]，存儲(chǔ)器芯片120b通過連接點(diǎn)130輸出DQS2、DQS3和DQ[3116]，存儲(chǔ)器芯片120c通過連接點(diǎn)130輸出DQS4、DQS5和DQ[4732]，而存儲(chǔ)器芯片120d則通過連接點(diǎn)130輸出DQS6、DQS7和DQ[6348]。
為了讓DDR SDRAM存儲(chǔ)器匯流排信號(hào)中重要的時(shí)序關(guān)鍵信號(hào)在多層電路板110上有相同的負(fù)載和布局特性，這些存儲(chǔ)器匯流排信號(hào)分成5個(gè)信號(hào)組，分別是時(shí)鐘脈沖信號(hào)組、數(shù)據(jù)信號(hào)組、地址和控制信號(hào)組、芯片選擇信號(hào)組以及時(shí)鐘脈沖使能信號(hào)組。時(shí)鐘脈沖信號(hào)組包括CK0、CK0、CK1和CK1；數(shù)據(jù)信號(hào)組包括DM[70]、DQS[70]以及DQ[630]；地址和控制信號(hào)組包括A[120]、BA[10]、WE、CAS和RAS；芯片選擇信號(hào)組包括CS；而時(shí)鐘脈沖使能信號(hào)群包括CKE。在實(shí)施例中，每個(gè)高密度連接頭具有38根引腳，分別連接到上述存儲(chǔ)器匯流排信號(hào)組中需要被檢測(cè)的重要信號(hào)，例如CKE、CK0、CS、WE、CAS、RAS、A4～A9、A11、DM0、DM1、DQS0、DQS1以及DQ[150]被安排連接到高密度連接頭140a，CK0、A0～A3、BA[10]、DM[42]、DQS[42]、DQ[3116]以及DQ[3935]被安排連接到高密度連接頭140b，而A10、DM[75]、DQS[75]、DQ[3432]以及DQ[6360]則是被安排連接到高密度連接頭140c。由于高密度連接頭140a-c直接設(shè)計(jì)在存儲(chǔ)器模塊100上，因此多層電路板110除了符合電子元件工程聯(lián)合會(huì)(Joint Electronic Device Engineering Council，JEDEC)DDR SDRAMSO-DIMM的規(guī)范外，還采用8層玻璃纖維疊層的印刷電路基板的設(shè)計(jì)。此外，在電路布局時(shí)，必須仔細(xì)地考慮上述5個(gè)信號(hào)組在多層電路板110的布線路徑、走線長(zhǎng)度和寬度必須遵循JEDEC的規(guī)范，以滿足DDR SDRAM對(duì)存儲(chǔ)器匯流排信號(hào)品質(zhì)和設(shè)定/保留時(shí)間的要求，使高密度連接頭對(duì)待測(cè)信號(hào)的干擾達(dá)到最小，這樣的電子測(cè)量?jī)x器可通過高密度連接頭140a-c輕易且正確地測(cè)量到SO-DIMM上的存儲(chǔ)器匯流排信號(hào)。
參考圖3的應(yīng)用實(shí)例，根據(jù)本發(fā)明的存儲(chǔ)器模塊100安裝在筆記型電腦的存儲(chǔ)器插槽302上，電子測(cè)量?jī)x器則以邏輯分析儀310為例，其測(cè)試夾接組包括高密度轉(zhuǎn)接器及纜線312，而存儲(chǔ)器模塊100背面的高密度連接頭140a-c則能在可靠、方便且最小干擾的情況下連上高密度轉(zhuǎn)接器及纜線312，使邏輯分析儀310測(cè)量存儲(chǔ)器模塊100正面的存儲(chǔ)器芯片的待測(cè)信號(hào)。綜合以上所述，在驗(yàn)證和糾錯(cuò)階段，無(wú)需焊接繁雜的導(dǎo)線便能利用直接設(shè)計(jì)在存儲(chǔ)器模塊上的高密度連接頭進(jìn)行測(cè)量，可以讓工作變得更有效率，而且根據(jù)本發(fā)明，對(duì)待測(cè)信號(hào)的干擾能夠降到最低而不會(huì)破壞信號(hào)完整性，因此得到最接近真實(shí)的測(cè)量結(jié)果。
雖然本發(fā)明已以一具體實(shí)施例公開如上，但是其僅為了易于說明本發(fā)明的技術(shù)內(nèi)容，而并非將本發(fā)明狹義地限定于該實(shí)施例，在不脫離本發(fā)明的精神和范圍的情況下，本領(lǐng)域技術(shù)人員可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)以所附的權(quán)利要求所確定的為準(zhǔn)。
權(quán)利要求
1.一種用于測(cè)量高速存儲(chǔ)器匯流排的模塊裝置，至少包括多個(gè)存儲(chǔ)器芯片，接收和產(chǎn)生多個(gè)存儲(chǔ)器匯流排信號(hào)，該些存儲(chǔ)器匯流排信號(hào)分成多個(gè)信號(hào)組；多個(gè)高密度連接頭，電連接該些信號(hào)組，可供直接連接一電子測(cè)量?jī)x器的測(cè)試夾接組以測(cè)量該些信號(hào)組；以及一多層電路板，具有連接該些存儲(chǔ)器匯流排信號(hào)的多個(gè)連接點(diǎn)，用以在該多層電路板插入至一電腦主板的一存儲(chǔ)器插槽時(shí)，使該些存儲(chǔ)器芯片與該電腦主板之間的該些存儲(chǔ)器匯流排信號(hào)形成電通路；其中，該些存儲(chǔ)器芯片焊接在該多層電路板的一第一表面上，而該些高密度連接頭則焊接在該多層電路板的一第二表面上。
2.一種高速存儲(chǔ)器，至少包括一電路板，具有多個(gè)連接點(diǎn)，用以連接一電腦主板的一插槽；多個(gè)存儲(chǔ)器芯片，其中當(dāng)該電路板連接該插槽時(shí)，該些存儲(chǔ)器芯片與該電腦主板之間經(jīng)由該電路板形成電通路，該多個(gè)存儲(chǔ)器芯片與該電腦主板之間傳送多個(gè)存儲(chǔ)器匯流排信號(hào)；以及多個(gè)高密度連接頭，位于該電路板的表面，電連接該些存儲(chǔ)器匯流排信號(hào)，可供直接連接一電子測(cè)量?jī)x器的測(cè)試夾接組以測(cè)量該些信號(hào)。
3.如權(quán)利要求2所述的高速存儲(chǔ)器，其中該些存儲(chǔ)器匯流排信號(hào)分成多個(gè)信號(hào)組。
4.如權(quán)利要求3所述的高速存儲(chǔ)器，其中上述多個(gè)信號(hào)組包括一時(shí)鐘脈沖信號(hào)組、一數(shù)據(jù)信號(hào)組、一地址和控制信號(hào)組、一芯片選擇信號(hào)組以及一時(shí)鐘脈沖使能信號(hào)組。
5.如權(quán)利要求3所述的高速存儲(chǔ)器，其中上述數(shù)據(jù)信號(hào)組其組成包括64條數(shù)據(jù)位信號(hào)、8條數(shù)據(jù)屏蔽信號(hào)以及8條數(shù)據(jù)選通信號(hào)。
6.如權(quán)利要求2所述的高速存儲(chǔ)器，其中該電路板，具有多個(gè)連接點(diǎn)，用以連接該些存儲(chǔ)器匯流排信號(hào)，在該電路板插入至該電腦主板的一存儲(chǔ)器插槽時(shí)，使該些存儲(chǔ)器芯片與該電腦主板之間的該些存儲(chǔ)器匯流排信號(hào)形成電通路。
7.如權(quán)利要求2所述的高速存儲(chǔ)器，其中該些存儲(chǔ)器芯片焊接在該電路板的一第一表面上，而該些高密度連接頭則焊接在該電路板的一第二表面上。
8.如權(quán)利要求2所述的高速存儲(chǔ)器，其中上述多個(gè)存儲(chǔ)器芯片屬雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。
9.如權(quán)利要求2所述的高速存儲(chǔ)器，其中上述電路板的布線路徑、走線長(zhǎng)度和寬度均符合電子元件工程聯(lián)合會(huì)的規(guī)范。
10.如權(quán)利要求2所述的高速存儲(chǔ)器，其中上述電路板是一個(gè)具有8層玻璃纖維疊層的印刷電路基板，且符合電子元件工程聯(lián)合會(huì)所制定的雙倍數(shù)據(jù)速率動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的小型雙列直插式存儲(chǔ)器模塊規(guī)范。
全文摘要
一種用于測(cè)量高速存儲(chǔ)器匯流排的模塊裝置，包括多個(gè)存儲(chǔ)器芯片和多個(gè)高密度連接頭，這些存儲(chǔ)器芯片焊接在一塊多層電路板的正面，而高密度連接頭則焊接在同一塊多層電路板的背面。存儲(chǔ)器芯片可以接收和產(chǎn)生多個(gè)存儲(chǔ)器匯流排信號(hào)，而這些存儲(chǔ)器匯流排信號(hào)則分成多個(gè)信號(hào)組。這些信號(hào)組電連接于可供直接連接電子測(cè)量?jī)x器測(cè)試夾接組的上述高密度連接頭，以便正確地測(cè)量這些存儲(chǔ)器信號(hào)組。多層電路板具有連接存儲(chǔ)器匯流排信號(hào)的多個(gè)連接點(diǎn)，能在插入至主板的插槽時(shí)，使存儲(chǔ)器芯片與電腦主板之間的存儲(chǔ)器匯流排信號(hào)形成電通路。
文檔編號(hào)G01R1/02GK1403828SQ02145869
公開日2003年3月19日 申請(qǐng)日期2002年10月16日 優(yōu)先權(quán)日2002年10月16日
發(fā)明者李良珉, 劉俊廷 申請(qǐng)人:威盛電子股份有限公司