專利名稱：電容值測(cè)定方法
技術(shù)領(lǐng)域：
本發(fā)明涉及采用CBCM(Charge Based Capacitance Measurement基于充電的電容測(cè)量)電路的電容值測(cè)定方法。
圖7為采用傳統(tǒng)CBCM法的CBCM電路結(jié)構(gòu)的電路圖。如圖所示，PMOS晶體管MP1及NMOS晶體管MN1串聯(lián)，PMOS晶體管MP2與NMOS晶體管MN2串聯(lián)。PMOS晶體管MP1的電源與電源座52相連，PMOS晶體管MP2的電源則與電源座54相連，NMOS晶體管MN1及MN2的電源均與接地電平連接。此外，在PMOS晶體管MP1及MP2的柵極上施加PMOS柵極電位Gp，在NMOS晶體管MN1及MN2的柵極施加NMOS柵極電位Gn。
在NMOS晶體管MN1的漏極(結(jié)點(diǎn)N1)與電源間設(shè)置標(biāo)準(zhǔn)電容Cref(電容值＝Cm(偽電容))，在NMOS晶體管MN2的漏極(結(jié)點(diǎn)N2)與電源間設(shè)置測(cè)試電容Ctst(電容值＝Cm+Ct(目標(biāo)電容))。圖7所示的CBCM電路的目的是測(cè)定目標(biāo)電容Ct。
圖8為圖7所示CBCM電路動(dòng)作的時(shí)間圖。下面參照該圖，說明采用傳統(tǒng)CBCM電路的電容值測(cè)定動(dòng)作。
如該圖所示，PMOS柵極電位Gp及NMOS柵極電位Gn的輸入電壓波形在任何時(shí)間，NMOS晶體管MN1、MN2及PMOS晶體管MP1、MP2中，都至少有一方是截止的。因此，從PMOS晶體管MP1至NMOS晶體管MN1或從PMOS晶體管MP2至NMOS晶體管MN2不會(huì)產(chǎn)生直通電流。
如圖8所示，在時(shí)刻t1～t2之間，導(dǎo)通PMOS晶體管MP1及MP2，從電源座52及54提供Ir、It給標(biāo)準(zhǔn)電容Cref及測(cè)試電容Ctst充電。其間，由于NMOS晶體管MN1及MN2均處于截止?fàn)顟B(tài)，因此與標(biāo)準(zhǔn)電容Cref、測(cè)試電容Ctst連接的結(jié)點(diǎn)N1、N2的電位均達(dá)到了電源電位Vdd。
在時(shí)刻t2～t3之間，PMOS晶體管MP1、MP2，NMOS晶體管MB1、MN2全部變?yōu)榻刂埂榱死硐氲乇４娉淙霕?biāo)準(zhǔn)電容Cref、測(cè)試電容Ctst中的電荷，結(jié)點(diǎn)N1、N2的電位維持在電源電位Vdd。
在時(shí)刻t3～t4之間，由于只有NMOS晶體管MN1及MN2為導(dǎo)通，因此，充入標(biāo)準(zhǔn)電容Cref、測(cè)試電容Ctst的電荷將放電至接地電平，結(jié)點(diǎn)N1、N2的電位達(dá)到接地電位Vss。
在時(shí)刻t4～t5之間，所有MOS晶體管均處于截止?fàn)顟B(tài)。理想地維持著標(biāo)準(zhǔn)電容Cref、測(cè)試電容Ctst放完電時(shí)的電位接地電位Vss。
以上為動(dòng)作的1個(gè)周期T(t1～t5)，之后則重復(fù)上述動(dòng)作。測(cè)定裝置觀測(cè)的是電流Ir、It的時(shí)間平均值。假定柵極輸入波形(Gp、Gn)頻率為f(＝1/T)，則可通過如下(1)、(2)公式求出目標(biāo)電容值Ct。
Ic＝It-Ir … (1)Ct=Ctst-Cm=IcVdd·f...(2)]]>CBCM的長(zhǎng)處在于如(1)、(2)式所示，可除去偽電容(寄生電容)Cm，得到所希望的目標(biāo)電容Ct。

如上所述，采用CBCM法可測(cè)出電容值。但采用CBCM線路的電容值測(cè)定方法中，測(cè)試電容Ctst中存在電荷的泄漏。當(dāng)該泄漏量與充電電流相比無法忽視時(shí)(例如在1％以上)，如果將觀測(cè)到的電流It作為充電電流，就會(huì)出現(xiàn)測(cè)定的電容值的誤差。
圖9為假定泄漏電流不存在時(shí)測(cè)試電容Ctst側(cè)的等價(jià)電路的示意電路圖。如圖所示，當(dāng)泄漏電流不存在時(shí)，等價(jià)于測(cè)試電容Ctst與電阻Rs(晶體管電阻等)串聯(lián)的結(jié)構(gòu)。


圖10為假定泄漏電流存在時(shí)測(cè)試電容Ctst側(cè)的等價(jià)電路的示意電路圖。如圖所示，當(dāng)泄漏電流存在時(shí)，變?yōu)橄驕y(cè)試電容Ctst增加并聯(lián)電阻Rt的結(jié)構(gòu)。
圖11為泄漏電流存在時(shí)CBCM電路的等價(jià)電路示意圖。如圖所示，圖10所示電路結(jié)構(gòu)連接在NMOS晶體管MN2的漏極與電源間，電源座54供給的電流It在向測(cè)試電容Ctst流入電流ICt的同時(shí)，也向電阻Rt流入電流IRt。
圖12為泄漏電流問題點(diǎn)提出說明圖。如圖所示，即使是從PMOS柵極電位Gp將PMOS晶體管MP1置于導(dǎo)通狀態(tài)的期間(即NMOS晶體管MN1應(yīng)為截止?fàn)顟B(tài)的期間)，電流IRt仍然作為泄漏電流在流動(dòng)。
采用傳統(tǒng)CBCM法的電容值測(cè)定(抽出)是假定電源電壓Vdd側(cè)觀測(cè)到的電流全部為構(gòu)成CBCM電路的MOS晶體管與測(cè)試電容Ctst及偽電容Cm的電荷充電。因此，當(dāng)泄漏電流發(fā)生時(shí)，實(shí)際上通過電阻Rt的泄漏電流電荷也被當(dāng)作充電電荷，即測(cè)出的電容值大于實(shí)際的電容值，這就是CBCM法的問題所在。
本發(fā)明第一方面的電容值測(cè)定方法，是測(cè)定連接到包含充電晶體管的CBCM(Charge Based Capacitance Measurement)電路上的測(cè)定對(duì)象電容的電容值測(cè)定方法，它包括(a)將以指定周期控制上述充電晶體管導(dǎo)通/截止動(dòng)作的第1控制信號(hào)賦予上述充電晶體管，測(cè)定通過上述充電晶體管供給上述測(cè)定對(duì)象電容的第1測(cè)試電流的電流量的步驟，(b)將以上述指定周期控制上述充電晶體管導(dǎo)通/截止動(dòng)作的第2控制信號(hào)賦予上述充電晶體管，測(cè)定通過上述充電晶體管供給上述測(cè)定對(duì)象電容的第2測(cè)試電流的電流量的步驟。并包括將上述第2控制信號(hào)指示上述充電晶體管的導(dǎo)通狀態(tài)時(shí)間設(shè)定為第1控制信號(hào)指示上述充電晶體管的導(dǎo)通狀態(tài)時(shí)間的指定倍數(shù)，(c)根據(jù)上述第1及第2測(cè)試電流，除去隨上述測(cè)定對(duì)象電容產(chǎn)生的泄漏電流，算出只用于上述測(cè)定對(duì)象電容充電的電容電流的電流量的步驟，(d)算出適合上述電容電流的電流量的充電頻率的步驟，(e)根據(jù)上述電容電流的電流量及上述充電頻率，計(jì)算出上述測(cè)定對(duì)象電容的電容值的步驟。
本發(fā)明的第二方面為，在第一方面的電容值測(cè)定方法中，將上述第2控制信號(hào)從截止?fàn)顟B(tài)指示電平轉(zhuǎn)移到導(dǎo)通狀態(tài)指示電平的導(dǎo)通轉(zhuǎn)移時(shí)間設(shè)定為上述第1控制信號(hào)中的上述導(dǎo)通轉(zhuǎn)移時(shí)間的指定倍數(shù)。
本發(fā)明的第三方面為，在第一方面的電容值測(cè)定方法中，將上述第1及第2控制信號(hào)從導(dǎo)通狀態(tài)指示電平轉(zhuǎn)移到截止?fàn)顟B(tài)指示電平的截止轉(zhuǎn)移時(shí)間設(shè)定得比上述第1控制信號(hào)的上述導(dǎo)通轉(zhuǎn)移時(shí)間短。
圖2是表示PMOS柵極電位的信號(hào)波形的波形圖。
圖3是表示PMOS柵極電位的信號(hào)實(shí)例詳細(xì)的波形圖。
圖4是表示圖3的一部分的電容電流及泄漏電流的模擬結(jié)果的波形圖。
圖5是表示PMOS柵極電位的信號(hào)實(shí)例詳細(xì)的波形圖。
圖6是表示圖5部分泄漏電流的模擬結(jié)果的波形圖。
圖7是表示采用傳統(tǒng)CBCM法的CBCM線路結(jié)構(gòu)的線路圖。
圖8是表示圖7所示CBCM用電路動(dòng)作的時(shí)間圖。
圖9是表示假定沒有泄漏電流的測(cè)試電容t側(cè)的等價(jià)電路的電路圖。
圖10是表示假定有泄漏電流的測(cè)試電容側(cè)的等價(jià)電路的電路圖。
圖11是表示有泄漏電流時(shí)的CBCM電路的等價(jià)電路的電路圖。
圖12是泄漏電流問題點(diǎn)指出用說明圖。
Cm偽電容Ctst測(cè)試電容MN1、MN2 NMOS晶體管MP1、MP2 PMOS晶體管參照該圖，在S1步驟中，采用正常PMOS柵極電位Gp1作為以指定周期導(dǎo)通/截止控制PMOS晶體管MP1及MP2的PMOS柵極電位Gp，測(cè)定相當(dāng)于(1)式電流IC的測(cè)試電流ICnorm。
之后，在S2步驟中，采用“L”期間及下降時(shí)間為正常PMOS柵極電位Gp1的等比倍導(dǎo)通期間等比倍數(shù)的PMOS柵極電位Gp2作為PMOS柵極電位Gp，測(cè)定相當(dāng)于(1)式中電流IC的測(cè)試電流ICrat。因此，電流ICnorm與ICrat均除去了偽電容Cm的充電電流Ir。
圖2為正常PMOS柵極電位Gp1及導(dǎo)通期間等比倍數(shù)PMOS柵極電位Gp2的波形圖。正常PMOS柵極電位Gp1具有通常采用的PMOS導(dǎo)通時(shí)間PW(“L”時(shí)間)及下降時(shí)間TF(導(dǎo)通遷移時(shí)間)。且Von為CBCM電路的MOS晶體管用動(dòng)作電壓。
盡管導(dǎo)通期間等比倍數(shù)PMOS柵極電位Gp2的PMOS晶體管MP1及MP2與導(dǎo)通/截止周期與正常PMOS柵極電位Gp1相同，但是負(fù)載、轉(zhuǎn)換速率卻不相同。
即，如圖2所示，導(dǎo)通期間等比倍數(shù)PMOS柵極電位Gp2的PMOS導(dǎo)通時(shí)間設(shè)定為正常PMOS柵極電位Gp1的PMOS導(dǎo)通時(shí)間PW的等比倍數(shù)rat倍長(zhǎng)(PW×rat)，下降時(shí)間則設(shè)定為下降時(shí)間TF的等比倍數(shù)rat(TF×rat)。
此外，還可通過將正常PMOS柵極電位Gp1及導(dǎo)通期間等比倍數(shù)PMOS柵極電位Gp2的下降時(shí)間(ON遷移時(shí)間)各自設(shè)定為比下降時(shí)間TF足夠短的方式，抑制因PMOS晶體管柵極電容等目標(biāo)電容放電動(dòng)作引起的誤差。
圖3為正常PMOS柵極電位Gp1及導(dǎo)通期間等比倍數(shù)PMOS柵極電位Gp2的信號(hào)詳細(xì)波形圖。圖4為圖3領(lǐng)域A1中的電流ICt及電流IRt的模擬結(jié)果波形圖。此處將等比倍數(shù)rat設(shè)為“2”。
如圖4所示，由于流過泄漏成分即電阻Rt的泄漏電流IRt依賴于結(jié)點(diǎn)N2的電位，因此，只要下降時(shí)間TF足夠長(zhǎng)，流經(jīng)電阻Rt的電荷量也會(huì)為等比倍數(shù)rat(＝2)倍。而電流ICt僅在測(cè)試電容Ctst的充電瞬間流過，因此，正常PMOS柵極電位Gp1與導(dǎo)通期間等比倍數(shù)PMOS柵極電位Gp2間不會(huì)出現(xiàn)電荷量差異。
圖5為正常PMOS柵極電位Gp1及導(dǎo)通時(shí)間等比倍數(shù)PMOS柵極Gp2的信號(hào)詳細(xì)波形圖。圖6表示以等比倍數(shù)rat規(guī)格化(任意單位)圖5領(lǐng)域A2中的泄漏電流IRt后的模擬結(jié)果波形圖。此處等比倍數(shù)設(shè)定為“2”。
如圖6所示，泄漏電流IRt的電流值在正常PMOS柵極Gp1時(shí)與在導(dǎo)通期間等比倍PMOS柵極Gp2時(shí)是一致的。因此，在PMOS柵極電位Gp的1個(gè)周期中，泄漏電流IRt流動(dòng)時(shí)間為施加等比倍數(shù)rat倍長(zhǎng)的導(dǎo)通時(shí)間等比倍PMOS柵極電位Gp2時(shí)的泄漏電流IRt可通過施加正常PMOS柵極電位Gp1時(shí)的等比倍數(shù)rat倍的電流量來測(cè)定。
從圖3～圖6所示的模擬結(jié)果可知，相對(duì)于使用正常PMOS柵極電位Gp1，使用導(dǎo)通時(shí)間等比倍數(shù)PMOS柵極電位Gp2時(shí)，雖然泄漏電流IRt的單位時(shí)間電荷量(即電流的時(shí)間平均值)變?yōu)榈缺缺稊?shù)rat倍，但電流ICt的單位時(shí)間電荷量卻沒有發(fā)生變化。
返回圖1，在S3步驟中，根據(jù)電流ICnorm及電流ICrat，采用(3)式，除去泄漏電流IRt，算出僅由電容電流ICt組成的電容電流CIC的電流量。
CIC＝rat·ICnorm-ICrat … (3)如前所述，由于電流ICrat與電流ICnorm相比，測(cè)定的是等比倍數(shù)rat倍的泄漏電流IRt的電流量，因此執(zhí)行(3)式得到的電容電流CIC中已完全除去泄漏電流。
接下來，在S4步驟中，算出充電頻率frat。由于電流ICnorm與電流ICrat的電流ICt值相同，因此，通過在步驟S3中執(zhí)行(3)式，就可算出相當(dāng)于(rat-1)×ICt電流量的電容電流CIC。即等價(jià)于進(jìn)行了(rat-1)次的充電，因此可執(zhí)行下述的4(式)，求出充電頻率frat。
frat＝(rat-1)·f … (4)在S5步驟中，根據(jù)電容電流CIC及充電頻率frat，執(zhí)行以下的(5)式，求出目標(biāo)電容CCt。CCt=Ctst-Cm=CICVdd·frat...(5)]]>(模擬驗(yàn)證結(jié)果)此處根據(jù)目標(biāo)電容Ct(CCt)＝100fF、泄漏用電阻Rt＝100KΩ、電阻Rs＝1200Ω、偽電容Cm＝0F時(shí)的模擬得到的電流ICnorm及電流ICrat，以實(shí)施形態(tài)的電容值測(cè)定方法求目標(biāo)電容，結(jié)果目標(biāo)電容CCt為102fF，誤差控制在了2％內(nèi)。
上述目標(biāo)電容Ct(CCt)、電阻Rt及電阻Rs的值是采用現(xiàn)有的雙頻率法，從絕緣膜厚1.6nm(通過偏光分析法測(cè)出的值)的MOSFET抽出的目標(biāo)電容Ct、電阻Rs及抽出值1/10左右(以易于產(chǎn)生泄漏電流)的電阻Rt。
而根據(jù)(1)式及(2)式，用傳統(tǒng)電容值測(cè)定方法求出的目標(biāo)電容Ct為1.4pF，誤差達(dá)到1400％。
可見，實(shí)施形態(tài)的電容值測(cè)定方法可通過在步驟S3中運(yùn)算(3)式，正確求出僅用于測(cè)試電容Ctst充電的電容電流CIC的電流量。
其結(jié)果是通過執(zhí)行之后的步驟S4及S5，即可算出除去了附隨測(cè)試電容Ctst發(fā)生的泄漏電流后正確的測(cè)試電容Ctst的電容值。
由于此時(shí)導(dǎo)通期間等比倍PMOS柵極電位Gp2加到“L”時(shí)間內(nèi)，下降時(shí)間也設(shè)定為等比倍數(shù)rat倍，因此，可以通過可靠除去泄漏電流，得到正確的上述電容電流的電流量。
此外，本實(shí)施形態(tài)中NMOS柵極電位Gn的信號(hào)波形無論P(yáng)MOS柵極電位Gp為正常PMOS柵極電位Gp1還是為導(dǎo)通期間等比倍數(shù)PMOS柵極電位Gp2，均設(shè)定在可充分放電的負(fù)載、轉(zhuǎn)換速率上。此時(shí)，也可以在正常PMOS柵極電位Gp1與導(dǎo)通期間等比倍數(shù)PMOS柵極電位Gp2時(shí)，將NMOS柵極電位Gn的波形內(nèi)容變得不一樣。
如上所述，通過執(zhí)行本發(fā)明第一方面的電容值測(cè)定法步驟(a)、(b)測(cè)出的第1及第2測(cè)試電流的電流量為上述電容電流與上述泄漏電流的電流量之和。
不過，第2測(cè)試電流與第1測(cè)試電流相比，電容電流相同，泄漏電流則為指定倍數(shù)電流量。
因此，在步驟(c)中將第1測(cè)試電流的電流量設(shè)定為上述倍數(shù)后，通過進(jìn)行采取與第2測(cè)試電流的電流量的差值等的運(yùn)算，即可正確算出只用于測(cè)定對(duì)象電容的充電電容電流的電流量。
其結(jié)果是通過執(zhí)行之后的步驟(d)與(e)，可正確地算出除去附隨測(cè)定對(duì)象電容發(fā)生的泄漏電流的正確測(cè)定對(duì)象電容的電容值。
本發(fā)明第二方面的電容值測(cè)定方法可通過將第2控制信號(hào)的導(dǎo)通遷移時(shí)間也設(shè)定為第1控制信號(hào)的指定倍數(shù)的方式，來得到更加正確的上述電容電流的電流量，結(jié)果可計(jì)算出高精度的測(cè)定對(duì)象電容的電容值。
本發(fā)明第三方面的電容值測(cè)定方法可通過充分縮短導(dǎo)通遷移狀態(tài)時(shí)間，抑制因測(cè)定對(duì)象電容放電而產(chǎn)生的誤差。
權(quán)利要求
1.連接到包含充電晶體管的CBCM(Charge Based CapacitanceMeasurement基于充電的電容測(cè)量)電路上的測(cè)定對(duì)象電容的電容值測(cè)定方法，該測(cè)定方法具備如下步驟(a)將以指定周期控制上述充電晶體管導(dǎo)通/截止動(dòng)作的第1控制信號(hào)賦予上述充電晶體管，測(cè)定通過上述充電晶體管供給上述測(cè)定對(duì)象電容的第1測(cè)試電流的電流量的步驟，(b)將以上述指定周期控制上述充電晶體管導(dǎo)通/截止動(dòng)作的第2控制信號(hào)賦予上述充電晶體管，測(cè)定通過上述充電晶體管供給上述測(cè)定對(duì)象電容的第2測(cè)試電流的電流量的步驟；并將上述第2控制信號(hào)指示上述充電晶體管的導(dǎo)通狀態(tài)時(shí)間設(shè)定為第1控制信號(hào)指示上述充電晶體管的導(dǎo)通狀態(tài)時(shí)間的指定倍數(shù)，(c)根據(jù)上述第1及第2測(cè)試電流，除去隨上述測(cè)定對(duì)象電容產(chǎn)生的泄漏電流，算出只用于上述測(cè)定對(duì)象電容充電的電容電流的電流量的步驟，(d)算出適合上述電容電流的電流量的充電頻率的步驟，(e)根據(jù)上述電容電流的電流量及上述充電頻率，計(jì)算出上述測(cè)定對(duì)象電容的電容值的步驟。
2.如權(quán)利要求1所述的電容值測(cè)定方法，其特征在于，將上述第2控制信號(hào)從截止?fàn)顟B(tài)指示電平遷移到導(dǎo)通狀態(tài)指示電平的導(dǎo)通遷移時(shí)間設(shè)定為上述第1控制信號(hào)的上述導(dǎo)通遷移時(shí)間的上述指定倍數(shù)。
3.如權(quán)利要求2所述的電容值測(cè)定方法，其特征在于，將上述第1及第2控制信號(hào)從導(dǎo)通狀態(tài)指示電平遷移到截止?fàn)顟B(tài)指示電平的截止遷移時(shí)間均設(shè)定得比上述第1控制信號(hào)的上述導(dǎo)通遷移時(shí)間短。
全文摘要
本發(fā)明提供即使產(chǎn)生無法忽視測(cè)定對(duì)象電容的泄漏電流，也可以測(cè)定正確電容值的電容值測(cè)定方法。在步驟S1，采用正常的PMOS柵極電位Gp1作為以一定周期控制PMOS晶體管MP1及MP2的導(dǎo)通/截止的PMOS柵極電位Gp，測(cè)定測(cè)試電流ICnorm。在步驟S2，采用“L”期間及下降時(shí)間為正常PMOS柵極電位Gp1的等比倍的導(dǎo)通時(shí)間等比倍PMOS柵極電位Gp2，作為PMOS柵極電位Gp，測(cè)出電流ICrat。在步驟S3，根據(jù)電流ICnorm及電流ICrat，除去泄漏電流IRt，計(jì)算出僅由電容電流ICt構(gòu)成的電容電流CIC的電流量。在步驟S5，根據(jù)電容電流CIC及步驟S4求出的充電頻率frat，求出目標(biāo)電容CCt。
文檔編號(hào)G01R27/26GK1467807SQ0310417
公開日2004年1月14日 申請(qǐng)日期2003年2月12日 優(yōu)先權(quán)日2002年6月7日
發(fā)明者岡垣健, 谷澤元昭, 國(guó)清辰也, 也, 昭 申請(qǐng)人:三菱電機(jī)株式會(huì)社