專利名稱：多通道大容量同步數(shù)據(jù)采集儀的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種地震震動信號的數(shù)據(jù)采集與分析的裝置。
背景技術(shù)：
一個有效的區(qū)域中監(jiān)測地殼震動的傳感器點越多，采集得到的實際信號越真實，準確性越高，這樣就需要一種多通道同時采集的裝置。但目前的地震監(jiān)測儀器或者因通道數(shù)量少不能將大量的傳感器感應(yīng)的信號都采集到，或者雖然能采集到大量的信號，卻不能符合同步的要求，而地震監(jiān)測要求從各個測震點采集到的數(shù)據(jù)信號必須符合同步的要求，也就是說只有在同一時刻采集到的數(shù)據(jù)信號才能放在一起進行對比、分析和研究，否則分析結(jié)果就會出偏差。另外，目前的地震監(jiān)測儀器還不能做到根據(jù)監(jiān)測者的要求隨時從外設(shè)的計算機中讀取地震數(shù)據(jù)。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)采集數(shù)據(jù)的通道較少和不能做到隨時讀取數(shù)據(jù)的缺陷，提供一種多通道、能隨時讀取數(shù)據(jù)的數(shù)據(jù)采集儀。本發(fā)明是通過如下方案予以實現(xiàn)的一種多通道大容量同步數(shù)據(jù)采集儀，它由數(shù)據(jù)采集電路、總線2、采集和計算電路3和通訊接口電路4組成，數(shù)據(jù)采集電路由若干片數(shù)據(jù)采集板I組成，每個數(shù)據(jù)采集板I由若干個前置通道1和采集控制電路7組成，每個前置通道1的輸出端接總線2的一端，每片數(shù)據(jù)采集板I的采集控制電路7的輸出端接該數(shù)據(jù)采集板中每個前置通道1的輸入端，采集控制電路7的輸入端接總線2的一端，總線2的另一端與采集和計算電路3的一個端口相連接，采集和計算電路3的另一端口與通訊接口電路4的一個端口相連接。當外設(shè)的計算機給通訊接口電路4一個數(shù)據(jù)讀取命令后，該命令通過采集和計算電路3、總線2傳給采集控制電路7，采集控制電路7發(fā)出信號打開前置通道1，地震信號進入前置通道1并轉(zhuǎn)化為數(shù)字信號，數(shù)字信號進入采集和計算電路3，數(shù)字信號經(jīng)過采集和計算電路3處理和分析后，經(jīng)過通訊接口電路4傳出給外設(shè)的計算機，所以本發(fā)明能根據(jù)監(jiān)測者的要求隨時通過外設(shè)的計算機讀取地震數(shù)據(jù)。由于前置通道1設(shè)置很多個，所以本發(fā)明做到了多通道輸入。地震數(shù)據(jù)信號能通過通訊接口電路4傳輸給外設(shè)的計算機，在計算機上大量存貯。本發(fā)明具有結(jié)構(gòu)新穎、工作可靠、能滿足同步要求和容易推廣實施的優(yōu)點。


圖1是本發(fā)明的結(jié)構(gòu)示意圖，圖2是前置通道1和采集控制電路7的連接結(jié)構(gòu)示意圖，圖3是前置通道1和采集控制電路7的電路結(jié)構(gòu)示意圖，圖4是采集和計算電路3的結(jié)構(gòu)示意圖，圖5是通訊接口電路4的電路結(jié)構(gòu)示意圖。
具體實施例方式
一下面結(jié)合圖1、圖2和圖3具體說明本發(fā)明。它由數(shù)據(jù)采集電路、總線2、采集和計算電路3和通訊接口電路4組成，數(shù)據(jù)采集電路由若干片數(shù)據(jù)采集板I組成，每個數(shù)據(jù)采集板I由若干個前置通道1和采集控制電路7組成，每個前置通道1的輸出端接總線2的一端，每片數(shù)據(jù)采集板I的采集控制電路7的輸出端接該數(shù)據(jù)采集板中每個前置通道1的輸入端，采集控制電路7的輸入端接總線2的一端，總線2的另一端與采集和計算電路3的一個端口相連接，采集和計算電路3的另一端口與通訊接口電路4的一個端口相連接。如圖2所示前置通道1由強弱轉(zhuǎn)換開關(guān)電路1-1、信號調(diào)理放大電路1-2、模擬濾波器1-3、模數(shù)轉(zhuǎn)換器1-4、和數(shù)據(jù)鎖存器1-5組成，采集控制電路7的四個輸出端分別與強弱轉(zhuǎn)換開關(guān)電路1-1、模擬濾波器1-3、模數(shù)轉(zhuǎn)換器1-4和數(shù)據(jù)鎖存器1-5的一個輸入端相連接，強弱轉(zhuǎn)換開關(guān)電路1-1的輸出端接信號調(diào)理放大電路1-2的輸入端，信號調(diào)理放大電路1-2的輸出端接模擬濾波器1-3的另一個輸入端，模擬濾波器1-3的輸出端接模數(shù)轉(zhuǎn)換器1-4的另一個輸入端，模數(shù)轉(zhuǎn)換器1-4的輸出端接數(shù)據(jù)鎖存器1-5的另一個輸入端。數(shù)據(jù)鎖存器1-5的另一端口接總線2的一端，采集控制電路7的輸入端接總線2的另一端。地震信號進入強弱轉(zhuǎn)換開關(guān)電路1-1后，經(jīng)過信號調(diào)理放大、濾波和模數(shù)轉(zhuǎn)換后進入數(shù)據(jù)鎖存器1-5，當采集控制電路7給模數(shù)轉(zhuǎn)換器1-4一個控制信號，地震數(shù)據(jù)信號才能通過剛剛打開的而且馬上就關(guān)閉的模數(shù)轉(zhuǎn)換器1-4，然后進入數(shù)據(jù)鎖存器1-5，以待采集和計算機電路3讀取。如此設(shè)置就做到了進入本發(fā)明所有的前置通道1中的地震數(shù)據(jù)信號能在同一時刻被讀取，以保證滿足同步的要求。下面結(jié)合圖3具體說明本實施方式中的前置通道1和采集控制電路7的電路結(jié)構(gòu)。強弱轉(zhuǎn)換開關(guān)電路1-1由四個電阻R0～R3、四個二極管D1至D4、三個電容CC1至CC3、變阻器W1和轉(zhuǎn)換開關(guān)芯片U1組成，信號輸入端SIN1接電阻R1的一端，電阻R1的另一端接電阻R0的一端、二極管D2的正極、二極管D3的負極和芯片U1的腳2，電阻R0的另一端接地，二極管D2的負極連接二極管D3的正極并且接地，信號輸入端SIN2連電阻R2的一端，電阻R2的另一端連接電阻R3的一端、二極管D4的正極、二極管D1的負極和芯片U1的腳8，二極管D4的負極連接二極管D1的正極并接地，電阻R3的另一端接變阻器W1的一端和變阻器W1的滑動觸頭，變阻器W1的另一端接地，芯片U1的腳3接地，芯片U1的腳4接電源+Ec和電容CC1的正極，電容CC1的負極接地，芯片U1的腳5接電源+Ec和電容CC2的正極，電容CC2的負極接地，芯片U1的腳7接電源-Ec和電容CC3的負極，電容CC3的正極接地，對信號輸入端SIN1和SIN2進行轉(zhuǎn)換開關(guān)作用的芯片U1的型號為DG419。信號調(diào)理放大電路1-2由五個電阻R4至R8、四個電容C1至C4、電容CC4、電容CC5和集成運算放大器U2組成，電阻R4的一端連接芯片U1的腳1，電阻R4的另一端連U2的同相輸入端腳3和電容C1的一端，電容C1的另一端接地，U2的反相輸入端腳2連接電阻R5的一端、電容C2的一端和電阻R6的一端，電阻R5的另一端接地，電容C2的另一端與電阻R6的另一端和U2的輸出端腳6相連接，U2的正電源端與電阻R8的一端、電容C4的一端和電容CC4的一端相連接，電阻R8的另一端與電源+Ec連接，電容C4的另一端連接電容CC4的另一端并接地，U2的負電源端連接電阻R7的一端、電容C3的一端和電容CC5的一端，電阻R7的另一端接電源-Ec，電容C3的另一端和電容CC5的另一端接地，U2的型號是LF356。模擬濾波器1-3由濾波器芯片U3、電阻R9、電阻R10、變阻器W2、電容CC6、電容CC7和電容C5組成，芯片U3的腳1接地，芯片U3的腳2接U2的輸出端腳6，芯片U3的腳3和腳5接地，芯片U3的腳4接電容CC6的一端并且與電源+Ec相連接，電容CC6的另一端接地，芯片U3的腳7與腳14相連接，芯片U3的腳6、腳8和腳13懸空，芯片U3的腳9接變阻器W2的一端，變阻器W2的另一端接電阻R9的一端和變阻器W2的滑動觸頭，電阻R9的另一端接電阻R10的一端和電容C5的一端，電容C5的另一端接地，芯片U3的腳10接腳12并與電容CC7的一端和電源-Ec連接，電容CC7的另一端接地，做模擬濾波用的芯片U3的型號是LTC1064-2；模數(shù)轉(zhuǎn)換器1-4由信號輸出電路1-4-1和同步控制電路1-4-2組成，信號輸出電路1-4-1由集成運算放大器U4、四個電阻R11至電阻R14、電容C6、電容CC8、電容CC9和變阻器W3組成，模擬濾波器1-3的電阻R10的另一端接U4的反相輸入端腳2，U4的反相輸入端接電容C6的一端和電阻R11的一端，電容C6的另一端接電阻R11的另一端和U4的輸出端腳6，U4的同相輸入端腳3通過電阻R12接地，U4的腳7接電阻R13的一端、電容CC8的一端和變阻器W3的滑動觸頭，電阻R13的另一端接電源+Ec，電容CC8的另一端接地，U4的腳4接電阻R14的一端和電容CC9的一端，電阻R14的另一端接電源-Ec，電容CC9的另一端接地，U4的腳1接變阻器W3的一端，變阻器W3的另一端接U4的腳5，U4的型號是LF356。同步控制電路1-4-2由模數(shù)轉(zhuǎn)換芯片U5、電阻R101、電阻R102、三個電容CC105～電容CC107組成，電阻R101的一端連信號輸出電路1-4-1的U4的輸出端腳6，電阻R101的另一端接電阻R102的一端和芯片U5的腳1，電阻R102的另一端接芯片U5的腳3和電容CC106的一端，電容CC106的另一端接芯片U5的腳2并且接地，芯片U5的腳4接電容CC107的一端，電容CC107的另一端接芯片U5的腳5并且接地，芯片U5的腳6接地，芯片U5的腳8連電容CC105的一端并接地，電容CC105的另一端接芯片U5的腳10和腳11并與電源+Ec連接，用做模/數(shù)轉(zhuǎn)換的芯片U5的型號是AD976。數(shù)據(jù)鎖存器1-5由數(shù)據(jù)鎖存芯片U6、芯片U7、電容C103和電容C104組成，芯片U7的八個腳AD0～腳AD7分別與芯片U5的八個腳AD0～AD7相連，芯片U6的八個腳AD8～腳AD15分別與芯片U5的八個腳AD8～腳AD15相連，芯片U6的腳10接地，芯片U6的腳11連接芯片U7的腳11和同步控制電路1-4-2的芯片U5的腳9，芯片U6的腳20連電容C103的一端并與電源+Ec連接，電容C103的另一端接地，芯片U7的腳10接地，芯片U7的腳20接電容C104的一端并與電源+Ec連接，電容C104的另一端接地，用做數(shù)據(jù)鎖存的芯片U6和芯片U7的型號都是74HC574。采集控制電路7如圖3所示，它由控制芯片U11、手動按鈕U12、七個電阻R201～R207組成，芯片U11的腳1、腳2、七個腳13～腳19都懸空，芯片U11的腳12接地，芯片U11的腳20接強弱轉(zhuǎn)換開關(guān)電路1-1的芯片U1的腳6和電阻R207的一端，電阻R207的另一端接電源+Ec，芯片U11的腳21接數(shù)據(jù)鎖存器1-5的芯片U6的腳1、芯片U7的腳1和電阻R206的一端，電阻R206的另一端接電源+Ec，芯片U11的腳22接模擬濾波器1-3的芯片U3的腳11和電阻R205的一端，電阻R205的另一端接電源+Ec，芯片U11的腳23接同步控制電路1-4-2的芯片U5的腳7和電阻R204的一端，電阻R204的另一端接電源+Ec，芯片U11的腳24接電源+Ec，芯片U11的六個腳3～腳8接總線2的一端，芯片U11的腳9接芯片U12的腳B0和電阻R203的一端，芯片U11的腳10接芯片U12的腳B1和電阻R202的一端，芯片U11的腳11接芯片U12的腳B2和電阻R201的一端，電阻R201的另一端、電阻R202的另一端和電阻R203的另一端接地，芯片U12的六個腳1～腳6接電源+Ec，芯片U12的腳7、腳8和腳9懸空；芯片U11的型號是GAL22V10，芯片U12是手動按鈕，用于選擇數(shù)據(jù)采集板I的地址。端點SIN1用于輸入地殼的強震信號，端點SIN2用于輸入地殼的常時脈動信號，強弱轉(zhuǎn)換開關(guān)電路1-1的芯片U1的腳6輸入的信號決定芯片U1將強震信號還是常時脈動信號往下傳輸，模數(shù)轉(zhuǎn)換器1-4的芯片U5的腳7決定是否打開同步控制電路1-4-2，數(shù)據(jù)鎖存器1-5的芯片U6的腳1和芯片U7的腳1決定前置通道1是否向總線2傳輸?shù)卣饠?shù)據(jù)。
具體實施方式
二下面結(jié)合圖4具體說明本實施方式。本實施方式與實施方式一的不同點是采集和計算電路3由主控芯片3-1、電源接口電路3-2、復(fù)位電路3-3、仿真接口電路3-4、電平轉(zhuǎn)換電路3-5、邏輯控制電路3-6、系統(tǒng)時間電路3-7、系統(tǒng)程序裝載電路3-8和總線接口電路3-9組成，電源接口電路3-2的輸出端口接主控芯片3-1的一個輸入端口，復(fù)位電路3-3的輸出端接主控芯片3-1的腳127，主控芯片3-1的腳41、腳42、腳141、腳142和腳144分別接邏輯控制電路3-6的輸入端，主控芯片3-1的腳98、腳99、腳100、腳102、腳103分別接仿真接口電路3-4的輸出端，主控芯片3-1的八個腳A0～A7和十六個腳D0～D15分別接電平轉(zhuǎn)換電路3-5的一端，邏輯控制電路3-6的五個輸出端分別與電平轉(zhuǎn)換電路3-5的輸入端、系統(tǒng)時間電路3-7的輸入端、系統(tǒng)程序裝載電路3-8的輸入端、總線接口電路3-9的輸入端和并行通訊接口電路4-1的輸入端相連接，電平轉(zhuǎn)換電路3-5的另一個端口分別與系統(tǒng)時間電路3-7的一個端口、并行通訊接口電路4-1的一個端口、系統(tǒng)程序裝載電路3-8和總線接口電路3-9的一個端口相連接，總線接口電路3-9的另一個端口與總線2的一端相連接。主控芯片3-1選用型號為TMS320VC33的DSP芯片，利用芯片本身的高速的特點進行數(shù)據(jù)的采集、計算和傳輸。
具體實施方式
三下面結(jié)合圖5具體說明本實施方式。本實施方式與實施方式一的不同點是通訊接口電路4由先進先出數(shù)據(jù)存儲器芯片U40、數(shù)據(jù)鎖存器芯片U41、觸發(fā)器芯片U42、八總線接收器芯片U43、八總線接收器芯片U44、數(shù)據(jù)鎖存器芯片U45、接口驅(qū)動器芯片U46、接口驅(qū)動器芯片U47、邏輯譯碼器芯片U48、邏輯譯碼器芯片U49、接口驅(qū)動器芯片U50和計算機并行接口電路4-2組成，芯片U40的腳7、腳6、腳5、腳4、腳31、腳30、腳29和腳28分別與芯片U41的八個腳19至腳12相連，芯片U40的腳10、腳11、腳13、腳14、腳19、腳20、腳21、腳22分別與芯片U44的八個腳18至腳11相連，芯片U40的腳9、腳23和腳24分別與芯片U43的腳16、腳17和腳18相連，芯片U40的腳26接電源+Ec，芯片U40的腳16接地，芯片U40的腳18與芯片U45的腳18相連，芯片U40的腳25接芯片U42的腳4，芯片U40其它的腳懸空；芯片U41的五個腳2至腳6分別與芯片U45的五個腳17至腳13相連，芯片U41的腳11與芯片U42的腳3和芯片U45的腳12相連，芯片U41的腳1懸空，芯片U41的腳7、腳8和腳9接地；芯片U42的腳1接電源+Ec，芯片U42的腳2接地，芯片U42的腳6至腳14懸空，芯片U42的腳5接芯片U43的腳15；芯片U43的八個腳2至腳9分別與芯片U44的腳2至腳9相連，芯片U43的四個腳2至腳5分別與芯片U46的腳4至腳1相連，芯片U43的四個腳6至腳9分別與芯片U47的腳4至腳1相連，芯片U43的腳19與芯片U49的腳13相連，芯片U43的腳1接地；芯片U43的腳11、腳12和腳13接地，芯片U43的腳14懸空；芯片U44的腳19接芯片U49的腳14，芯片U44的腳1接地；芯片U45的腳1接地，芯片U45的腳11接芯片U49的腳16，芯片U45的八個腳2至腳9分別與計算機并行接口電路4-2的八個端點K0至K7相連，芯片U45的腳19接芯片U49的腳5；芯片U46的腳11與芯片U47的腳11和芯片U49的腳12相連，芯片U46的腳12、腳13、腳16、腳7、腳8和腳9懸空，芯片U46的腳14、腳15和腳10接電源+Ec，芯片U46的四個腳17～腳20分別與計算機并行接口電路4-2的端點K0～端點K3相連，芯片U46的腳5、腳6接地；芯片U47的腳12～腳14和腳7～腳9都懸空，芯片U47的腳15、腳16、腳10接電源+Ec，芯片U47的四個腳17～腳20分別與計算機并行接口電路4-2的端點K4～端點K7相連；芯片U48的腳1與計算機并行接口電路4-2的端點R/W相連，芯片U48的腳2與芯片U49的腳2相連，芯片U48的腳3和腳5分別與計算機并行接口電路4-2的端點RUN和端點ARW相連，芯片U48的腳4與芯片U49的腳3相連，芯片U48的腳6和腳13分別與芯片U49的腳4和腳15相連，芯片U48的腳7接地，芯片U48的腳11和腳12相連，芯片U48的腳8、腳9和腳14懸空，芯片U48的腳10接芯片U50的腳1；芯片U49的腳1、腳6、腳7、腳8、腳9、腳11、腳19、腳18和腳17懸空；芯片U50的十四個腳11至腳14、腳17至腳19、腳2至腳4和腳7至腳10都懸空，芯片U50的腳15和腳16接電源+Ec，芯片U50的腳5和腳6接地，芯片U50的腳20接計算機并行接口電路4-2的端點BUSY。計算機并行接口電路4-2由插槽4-2-0和十二個接口電路4-2-1至接口電路4-2-12組成，端點R/W接電阻r1的一端、電阻r2的一端和電容C4-1的一端，電阻r1的另一端接電源+VCC，電容C4-1的另一端接地，電阻r2的另一端接插槽4-2-0的腳1，接口電路4-2-2至接口電路4-2-12的組成和內(nèi)部連接關(guān)系與接口電路4-2-1相同，接口電路4-2-2至接口電路4-12-11的電阻r2的另一端分別接插槽4-2-0的腳14、腳2、腳3、腳4、腳5、腳6、腳7、腳8、腳9、腳17，接口電路4-12-12的r2的另一端接插槽4-2-0的腳11、腳12和腳13，插槽4-2-0的其余各腳懸空，芯片U40的型號是IDT7205，芯片U41的型號是74HC574，芯片U42的型號是74HC74，芯片U43的型號是74HC245，芯片U44的型號是74HC245，芯片U45的型號是74HC574，芯片U46的型號是74HCT1284，芯片U47的型號是74HCT1284，芯片U48的型號是GAL16V8，芯片U49的型號是GAL22V10，芯片U50的型號是74HCT1284，插槽4-2-0的型號是DB25。外設(shè)的計算機發(fā)出的信號經(jīng)計算機并行接口電路4-2、芯片U45、芯片U41和芯片U40傳送給采集和計算電路3，從采集和計算電路3傳出的數(shù)據(jù)經(jīng)芯片U40、芯片U44、芯片U43、芯片U46和芯片U47到計算機并行接口電路4-2后外傳給外設(shè)的計算機，芯片U49產(chǎn)生并口工作時序，保證采集和計算電路3中的主控芯片3-1能夠接到外設(shè)的計算機下發(fā)的命令，同時外設(shè)的計算機能夠時時讀取主控芯片3-1的采集數(shù)據(jù)。
權(quán)利要求
1.一種多通道大容量同步數(shù)據(jù)采集儀，其特征是它由數(shù)據(jù)采集電路、總線(2)、采集和計算電路(3)和通訊接口電路(4)組成，數(shù)據(jù)采集電路由若干片數(shù)據(jù)采集板(I)組成，每個數(shù)據(jù)采集板(I)由若干個前置通道(1)和采集控制電路(7)組成，每個前置通道(1)的輸出端接總線(2)的一端，每片數(shù)據(jù)采集板(I)的采集控制電路(7)的輸出端接該數(shù)據(jù)采集板中每個前置通道(1)的輸入端，采集控制電路(7)的輸入端接總線(2)的一端，總線(2)的另一端與采集和計算電路(3)的一個端口相連接，采集和計算電路(3)的另一端口與通訊接口電路(4)的一個端口相連接。
2.根據(jù)權(quán)利要求1所述的多通道大容量同步數(shù)據(jù)采集儀，其特征是前置通道(1)由強弱轉(zhuǎn)換開關(guān)電路(1-1)、信號調(diào)理放大電路(1-2)、模擬濾波器(1-3)、模數(shù)轉(zhuǎn)換器(1-4)、和數(shù)據(jù)鎖存器(1-5)組成，采集控制電路(7)的四個輸出端分別與強弱轉(zhuǎn)換開關(guān)電路(1-1)、模擬濾波器(1-3)、模數(shù)轉(zhuǎn)換器(1-4)和數(shù)據(jù)鎖存器(1-5)的一個輸入端相連接，強弱轉(zhuǎn)換開關(guān)電路(1-1)的輸出端接信號調(diào)理放大電路(1-2)的輸入端，信號調(diào)理放大電路(1-2)的輸出端接模擬濾波器(1-3)的另一個輸入端，模擬濾波器(1-3)的輸出端接模數(shù)轉(zhuǎn)換器(1-4)的另一個輸入端，模數(shù)轉(zhuǎn)換器(1-4)的輸出端接數(shù)據(jù)鎖存器(1-5)的另一個輸入端，數(shù)據(jù)鎖存器(1-5)的另一端口接總線(2)的一端，采集控制電路(7)的輸入端接總線(2)的另一端。
3.根據(jù)權(quán)利要求2所述的多通道大容量同步數(shù)據(jù)采集儀，其特征是強弱轉(zhuǎn)換開關(guān)電路(1-1)由四個電阻(R0)～(R3)、四個二極管(D1)至(D4)、三個電容(CC1)至(CC3)、變阻器(W1)和轉(zhuǎn)換開關(guān)芯片(U1)組成，信號輸入端(SIN1)接電阻(R1)的一端，電阻(R1)的另一端接電阻(R0)的一端、二極管(D2)的正極、二極管(D3)的負極和芯片(U1)的腳2，電阻(R0)的另一端接地，二極管(D2)的負極連接二極管(D3)的正極并且接地，信號輸入端(SIN2)連電阻(R2)的一端，電阻(R2)的另一端連接電阻(R3)的一端、二極管(D4)的正極、二極管(D1)的負極和芯片(U1)的腳8，二極管(D4)的負極連接二極管(D1)的正極并接地，電阻(R3)的另一端接變阻器(W1)的一端和變阻器(W1)的滑動觸頭，變阻器(W1)的另一端接地，芯片(U1)的腳3接地，芯片(U1)的腳4接電源(+Ec)和電容(CC1)的正極，電容(CC1)的負極接地，芯片(U1)的腳5接電源(+Ec)和電容(CC2)的正極，電容(CC2)的負極接地，芯片(U1)的腳7接電源(-Ec)和電容(CC3)的負極，電容(CC3)的正極接地，信號調(diào)理放大電路(1-2)由五個電阻(R4)至(R8)、四個電容(C1)至(C4)、電容(CC4)、電容(CC5)和集成運算放大器(U2)組成，電阻(R4)的一端連接芯片(U1)的腳1，電阻(R4)的另一端連集成運算放大器(U2)的同相輸入端腳3和電容(C1)的一端，電容(C1)的另一端接地，集成運算放大器(U2)的反相輸入端腳2連接電阻(R5)的一端、電容(C2)的一端和電阻(R6)的一端，電阻(R5)的另一端接地，電容(C2)的另一端與電阻(R6)的另一端和集成運算放大器(U2)的輸出端腳6相連接，集成運算放大器(U2)的正電源端與電阻(R8)的一端、電容(C4)的一端和電容(CC4)的一端相連接，電阻(R8)的另一端與電源(+Ec)連接，電容(C4)的另一端連接電容(CC4)的另一端并接地，集成運算放大器(U2)的負電源端連接電阻(R7)的一端、電容(C3)的一端和電容(CC5)的一端，電阻(R7)的另一端接電源(-Ec)，電容(C3)的另一端和電容(CC5)的另一端接地，模擬濾波器(1-3)由濾波器芯片(U3)、電阻(R9)、電阻(R10)、變阻器(W2)、電容(CC6)、電容(CC7)和電容(C5)組成，芯片(U3)的腳1接地，芯片(U3)的腳2接集成運算放大器(U2)的輸出端腳6，芯片(U3)的腳3和腳5接地，芯片(U3)的腳4接電容(CC6)的一端并且與電源(+Ec)相連接，電容(CC6)的另一端接地，芯片(U3)的腳7與腳14相連接，芯片(U3)的腳6、腳8和腳13懸空，芯片(U3)的腳9接變阻器(W2)的一端，變阻器(W2)的另一端接電阻(R9)的一端和變阻器(W2)的滑動觸頭，電阻(R9)的另一端接電阻(R10)的一端和電容(C5)的一端，電容(C5)的另一端接地，芯片(U3)的腳10接腳12并與電容(CC7)的一端和電源(-Ec)連接，電容(CC7)的另一端接地，模數(shù)轉(zhuǎn)換器(1-4)由信號輸出電路(1-4-1)和同步控制電路(1-4-2)組成，信號輸出電路(1-4-1)由集成運算放大器(U4)、四個電阻(R11)至電阻(R14)、電容(C6)、電容(CC8)、電容(CC9)和變阻器(W3)組成，模擬濾波器(1-3)的電阻(R10)的另一端接集成運算放大器(U4)的反相輸入端腳2，集成運算放大器(U4)的反相輸入端接電容(C6)的一端和電阻(R11)的一端，電容(C6)的另一端接電阻(R11)的另一端和集成運算放大器(U4)的輸出端腳6，集成運算放大器(U4)的同相輸入端腳3通過電阻(R12)接地，集成運算放大器(U4)的腳7接電阻(R13)的一端、電容(CC8)的一端和變阻器(W3)的滑動觸頭，電阻(R13)的另一端接電源(+Ec)，電容(CC8)的另一端接地，集成運算放大器(U4)的腳4接電阻(R14)的一端和電容(CC9)的一端，電阻(R14)的另一端接電源(-Ec)，電容(CC9)的另一端接地，集成運算放大器(U4)的腳1接變阻器(W3)的一端，變阻器(W3)的另一端接集成運算放大器(U4)的腳5，同步控制電路(1-4-2)由模數(shù)轉(zhuǎn)換芯片(U5)、電阻(R101)、電阻(R102)、三個電容(CC105)～電容(CC107)組成，電阻(R101)的一端連信號輸出電路(1-4-1)的集成運算放大器(U4)的輸出端腳6，電阻(R101)的另一端接電阻(R102)的一端和芯片(U5)的腳1，電阻(R102)的另一端接芯片(U5)的腳3和電容(CC106)的一端，電容(CC106)的另一端接芯片(U5)的腳2并且接地，芯片(U5)的腳4接電容(CC107)的一端，電容(CC107)的另一端接芯片(U5)的腳5并且接地，芯片(U5)的腳6接地，芯片(U5)的腳8連電容(CC105)的一端并接地，電容(CC105)的另一端接芯片(U5)的腳10和腳11并與電源(+Ec)連接，數(shù)據(jù)鎖存器(1-5)由數(shù)據(jù)鎖存芯片(U6)、芯片(U7)、電容(C103)和電容(C104)組成，芯片(U7)的八個腳(AD0)～腳(AD7)分別與芯片(U5)的八個腳(AD0～AD7)相連，芯片(U6)的八個腳(AD8)～腳(AD15)分別與芯片(U5)的八個腳(AD8)～腳(AD15)相連，芯片(U6)的腳10接地，芯片(U6)的腳11連接芯片(U7)的腳11和同步控制電路(1-4-2)的芯片(U5)的腳9，芯片(U6)的腳20連電容(C103)的一端并與電源(+Ec)連接，電容(C103)的另一端接地，芯片(U7)的腳10接地，芯片(U7)的腳20接電容(C104)的一端并與電源(+Ec)連接，電容(C104)的另一端接地，采集控制電路(7)由控制芯片(U11)、手動按鈕(U12)、七個電阻(R201～R207)組成，芯片(U11)的腳1、腳2、七個腳13～腳19都懸空，芯片(U11)的腳12接地，芯片(U11)的腳20接強弱轉(zhuǎn)換開關(guān)電路(1-1)的芯片(U1)的腳6和電阻(R207)的一端，電阻(R207)的另一端接電源(+Ec)，芯片(U11)的腳21接數(shù)據(jù)鎖存器(1-5)的芯片(U6)的腳1、芯片(U7)的腳1和電阻(R206)的一端，電阻(R206)的另一端接電源(+Ec)，芯片(U11)的腳22接模擬濾波器(1-3)的芯片(U3)的腳11和電阻(R205)的一端，電阻(R205)的另一端接電源(+Ec)，芯片(U11)的腳23接同步控制電路(1-4-2)的芯片(U5)的腳7和電阻(R204)的一端，電阻(R204)的另一端接電源(+Ec)，芯片(U11)的腳24接電源(+Ec)，芯片(U11)的六個腳3～腳8接總線(2)的一端，芯片(U11)的腳9接芯片(U12)的腳(B0)和電阻(R203)的一端，芯片(U11)的腳10接芯片(U12)的腳(B1)和電阻(R202)的一端，芯片(U11)的腳11接芯片(U12)的腳(B2)和電阻(R201)的一端，電阻(R201)的另一端、電阻(R202)的另一端和電阻(R203)的另一端接地，芯片(U12)的六個腳1～腳6接電源(+Ec)，芯片(U12)的腳7、腳8和腳9懸空。
4.根據(jù)權(quán)利要求1所述的多通道大容量同步數(shù)據(jù)采集儀，其特征是采集和計算電路(3)由主控芯片(3-1)、電源接口電路(3-2)、復(fù)位電路(3-3)、仿真接口電路(3-4)、電平轉(zhuǎn)換電路(3-5)、邏輯控制電路(3-6)、系統(tǒng)時間電路(3-7)、系統(tǒng)程序裝載電路(3-8)和總線接口電路(3-9)組成，電源接口電路(3-2)的輸出端口接主控芯片(3-1)的一個輸入端口，復(fù)位電路(3-3)的輸出端接主控芯片(3-1)的腳127，主控芯片(3-1)的腳41、腳42、腳141、腳142和腳144分別接邏輯控制電路(3-6)的輸入端，主控芯片(3-1)的腳98、腳99、腳100、腳102、腳103分別接仿真接口電路(3-4)的輸出端，主控芯片(3-1)的八個腳(A0～A7)和十六個腳(D0～D15)分別接電平轉(zhuǎn)換電路(3-5)的一端，邏輯控制電路(3-6)的五個輸出端分別與電平轉(zhuǎn)換電路(3-5)的輸入端、系統(tǒng)時間電路(3-7)的輸入端、系統(tǒng)程序裝載電路(3-8)的輸入端、總線接口電路(3-9)的輸入端和并行通訊接口電路(4-1)端相連接，電平轉(zhuǎn)換電路(3-5)的另一個端口分別與系統(tǒng)時間電路(3-7)的一個端口、并行通訊接口電路(4-1)的一個端口、系統(tǒng)程序裝載電路(3-8)和總線接口電路(3-9)的一個端口相連接，總線接口電路(3-9)的另一個端口與總線(2)的一端相連接。
5.根據(jù)權(quán)利要求4所述的多通道大容量同步數(shù)據(jù)采集儀，其特征是主控芯片(3-1)選用型號為TMS320VC33的DSP芯片。
6.根據(jù)權(quán)利要求1所述的多通道大容量同步數(shù)據(jù)采集儀，其特征是通訊接口電路(4)由先進先出數(shù)據(jù)存儲器芯片(U40)、數(shù)據(jù)鎖存器芯片(U41)、觸發(fā)器芯片(U42)、八總線接收器芯片(U43)、八總線接收器芯片(U44)、數(shù)據(jù)鎖存器芯片(U45)、接口驅(qū)動器芯片(U46)、接口驅(qū)動器芯片(U47)、邏輯譯碼器芯片(U48)、邏輯譯碼器芯片(U49)、接口驅(qū)動器芯片(U50)和計算機并行接口電路(4-2)組成，芯片(U40)的腳7、腳6、腳5、腳4、腳31、腳30、腳29和腳28分別與芯片(U41)的八個腳19至腳12相連，芯片(U40)的腳10、腳11、腳13、腳14、腳19、腳20、腳21、腳22分別與芯片(U44)的八個腳18至腳11相連，芯片(U40)的腳9、腳23和腳24分別與芯片(U43)的腳16、腳17和腳18相連，芯片(U40)的腳26接電源(+Ec)，芯片(U40)的腳16接地，芯片(U40)的腳18與芯片(U45)的腳18相連，芯片(U40)的腳25接芯片(U42)的腳4，芯片(U40)其它的腳懸空；芯片(U41)的五個腳2至腳6分別與芯片(U45)的五個腳17至腳13相連，芯片(U41)的腳11與芯片(U42)的腳3和芯片(U45)的腳12相連，芯片(U41)的腳1懸空，芯片(U41)的腳7、腳8和腳9接地；芯片(U42)的腳1接電源(+Ec)，芯片(U42)的腳2接地，芯片(U42)的腳6至腳14懸空，芯片(U42)的腳5接芯片(U43)的腳15；芯片(U43)的八個腳2至腳9分別與芯片(U44)的腳2至腳9相連，芯片(U43)的四個腳2至腳5分別與芯片(U46)的腳4至腳1相連，芯片(U43)的四個腳6至腳9分別與芯片(U47)的腳4至腳1相連，芯片(U43)的腳19與芯片(U49)的腳13相連，芯片(U43)的腳1接地，芯片(U43)的腳11、腳12和腳13接地，芯片(U43)的腳14懸空；芯片(U44)的腳19接芯片(U49)的腳14，芯片(U44)的腳1接地；芯片(U45)的腳1接地，芯片(U45)的腳11接芯片(U49)的腳16，芯片(U45)的八個腳2至腳9分別與計算機并行接口電路(4-2)的八個端點(K0)至(K7)相連，芯片(U45)的腳19接芯片(U49)的腳5；芯片(U46)的腳11與芯片(U47)的腳11和芯片(U49)的腳12相連，芯片(U46)的腳12、腳13、腳16、腳7、腳8和腳9懸空，芯片(U46)的腳14、腳15和腳10接電源(+Ec)，芯片(U46)的四個腳17～腳20分別與計算機并行接口電路(4-2)的端點(K0)～端點(K3)相連，芯片(U46)的腳5、腳6接地；芯片(U47)的腳12～腳14和腳7～腳9都懸空，芯片(U47)的腳15、腳16、腳10接電源(+Ec)，芯片(U47)的四個腳17～腳20分別與計算機并行接口電路(4-2)的端點(K4)～端點(K7)相連；芯片(U48)的腳1與計算機并行接口電路(4-2)的端點(R/W)相連，芯片(U48)的腳2與芯片(U49)的腳2相連，芯片(U48)的腳3和腳5分別與計算機并行接口電路4-2的端點(RUN)和端點(ARW)相連，芯片(U48)的腳4與芯片(U49)的腳3相連，芯片(U48)的腳6和腳13分別與芯片(U49)的腳4和腳15相連，芯片(U48)的腳7接地，芯片(U48)的腳11和腳12相連，芯片(U48)的腳8、腳9和腳14懸空，芯片(U48)的腳10接芯片(U50)的腳1；芯片(U49)的腳1、腳6、腳7、腳8、腳9、腳11、腳19、腳18和腳17懸空；芯片(U50)的十四個腳11至腳14、腳17至腳19、腳2至腳4和腳7至腳10都懸空，芯片(U50)的腳15和腳16接電源(+Ec)，芯片(U50)的腳5和腳6接地，芯片(U50)的腳20接計算機并行接口電路(4-2)的端點(BUSY)；計算機并行接口電路(4-2)由插槽(4-2-0)和十二個接口電路(4-2-1)至接口電路(4-2-12)組成，端點(R/W)接電阻(r1)的一端、電阻(r2)的一端和電容(C4-1)的一端，電阻(r1)的另一端接電源(+VCC)，電容(C4-1)的另一端接地，電阻(r2)的另一端接插槽(4-2-0)的腳(1)，接口電路(4-2-2)至接口電路(4-2-12)的組成和內(nèi)部連接關(guān)系與接口電路(4-2-1)相同，接口電路(4-2-2)至接口電路(4-12-11)的電阻(r2)的另一端分別接插槽(4-2-0)的腳14、腳2、腳3、腳4、腳5、腳6、腳7、腳8、腳9、腳17，接口電路(4-12-12)的(r2)的另一端接插槽(4-2-0)的腳11、腳12和腳13，插槽(4-2-0)的其余各腳懸空。
全文摘要
本發(fā)明公開一種采集和分析地震震動信號的裝置——多通道大容量同步數(shù)據(jù)采集儀。它由數(shù)據(jù)采集電路、總線、采集和計算電路和通訊接口電路組成，數(shù)據(jù)采集電路由若干片數(shù)據(jù)采集板(I)組成，每個數(shù)據(jù)采集板(I)由若干個前置通道和采集控制電路組成，每個前置通道的輸出端接總線的一端，每片數(shù)據(jù)采集板(I)的采集控制電路的輸出端接該數(shù)據(jù)采集板中每個前置通道的輸入端，采集控制電路的輸入端接總線的一端，總線的另一端與采集和計算電路的一個端口相連接，采集和計算電路的另一端口與通訊接口電路的一個端口相連接。能根據(jù)監(jiān)測者的要求隨時通過外設(shè)的計算機讀取地震數(shù)據(jù)。具有結(jié)構(gòu)新穎、工作可靠、多通道能滿足同步要求和容易推廣實施的優(yōu)點。
文檔編號G01V1/28GK1549185SQ0313331
公開日2004年11月24日 申請日期2003年5月17日 優(yōu)先權(quán)日2003年5月17日
發(fā)明者尚利軍, 郭迅, 陳曉龍, 趙長有 申請人:哈爾濱北奧振動技術(shù)開發(fā)有限責(zé)任公司