專利名稱:一種多功能邏輯測(cè)試筆的制作方法
【專利摘要】本實(shí)用新型提供一種多功能邏輯測(cè)試筆，包括：邏輯信號(hào)識(shí)別電路，顯示電路，信號(hào)分頻區(qū)分模塊，所述顯示電路連接于邏輯信號(hào)識(shí)別電路，所述信號(hào)分頻區(qū)分模塊包括時(shí)基電路、閘門電路、計(jì)數(shù)器、譯碼顯示電路，所述時(shí)基電路、閘門電路、計(jì)數(shù)器、譯碼顯示電路依次串聯(lián)設(shè)置，所述閘門電路將探測(cè)到的信號(hào)發(fā)送給邏輯信號(hào)識(shí)別電路，所述邏輯信號(hào)識(shí)別電路將探測(cè)到的信號(hào)發(fā)送給顯示電路，所述的邏輯信號(hào)識(shí)別電路中的U1A與U2A組成雙相比較器與輸入信號(hào)進(jìn)行檢測(cè)識(shí)別，用于判斷高低電平，所述的顯示電路設(shè)計(jì)模塊用于顯示高低電平。本實(shí)用新型不僅具有簡(jiǎn)單，省時(shí)的優(yōu)點(diǎn)，而且具有完善的多種功能的特點(diǎn)，真正的達(dá)到方便，高效。
【專利說(shuō)明】一種多功能邏輯測(cè)試筆

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及邏輯測(cè)試筆【技術(shù)領(lǐng)域】，具體為一種多功能邏輯測(cè)試筆。

【背景技術(shù)】
[0002]隨著數(shù)字時(shí)代的到來(lái)，對(duì)數(shù)字邏輯信號(hào)的檢測(cè)愈發(fā)重要，并朝著又快又準(zhǔn)的趨勢(shì)發(fā)展。在快節(jié)奏的學(xué)習(xí)和工作以及生活中，高效率的處理能力就能體現(xiàn)自我的價(jià)值。
[0003]而現(xiàn)實(shí)生活中，往往采取萬(wàn)用表或者示波器等儀器儀表不方便，造成效率的低下。目前較為簡(jiǎn)單的信號(hào)測(cè)試方法可以采取LED燈設(shè)計(jì)，但只能測(cè)試高低電平及其組態(tài)，且不能反應(yīng)信號(hào)頻率范圍。而本新型裝置實(shí)現(xiàn)了一種邏輯信號(hào)測(cè)試儀，不僅能區(qū)分電平狀態(tài)，而且可以用于信號(hào)頻率目前國(guó)內(nèi)檢測(cè)器件功能較為單一:
[0004]如中國(guó)專利200620091862.0。該裝置分為邏輯電平檢測(cè)部分和計(jì)量顯示部分，而邏輯電平檢測(cè)包括TTL邏輯電平檢測(cè)電路與COMS邏輯電平檢測(cè)電路，兩者由與非門及外圍元件構(gòu)成相應(yīng)邏輯網(wǎng)絡(luò)形式，元件較多，電路較為復(fù)雜，有延遲，不準(zhǔn)確的缺點(diǎn)。
[0005]如中國(guó)專利201220061751.0。該裝置需要信號(hào)輸入轉(zhuǎn)換開關(guān)，造成不便。且基準(zhǔn)方波信號(hào)發(fā)生器由CMOS與非門ICl所組成，ICl中的兩個(gè)門F1、F2與R2、RPI及Cl?C6組成可調(diào)式多諧振蕩器，造成結(jié)構(gòu)的復(fù)雜。且RPI只能進(jìn)行頻率的微調(diào)，造成裝置的局限性。
[0006]如中國(guó)專利90209542.0。該裝置雖簡(jiǎn)單的反映出邏輯信號(hào)電平，但是功能單一，無(wú)法分頻，無(wú)法滿足日益進(jìn)步的社會(huì)的需求。在實(shí)際操作中，需要其他大型器件輔助，沒有帶來(lái)實(shí)質(zhì)性的方便。
[0007]同時(shí)以上裝置，都是具有某些部分功能，或者結(jié)構(gòu)過(guò)于復(fù)雜不能完全稱為簡(jiǎn)單的綜合性的邏輯筆，特別是實(shí)際操作中，未能實(shí)現(xiàn)準(zhǔn)確快捷。
實(shí)用新型內(nèi)容
[0008]本實(shí)用新型所解決的技術(shù)問(wèn)題在于提供一種多功能邏輯測(cè)試筆，以解決上述【背景技術(shù)】中提出的問(wèn)題。
[0009]本實(shí)用新型所解決的技術(shù)問(wèn)題采用以下技術(shù)方案來(lái)實(shí)現(xiàn):一種多功能邏輯測(cè)試筆，包括:邏輯信號(hào)識(shí)別電路，顯示電路，信號(hào)分頻區(qū)分模塊，所述顯示電路連接于邏輯信號(hào)識(shí)別電路，所述信號(hào)分頻區(qū)分模塊包括時(shí)基電路、閘門電路、計(jì)數(shù)器、譯碼顯示電路，所述時(shí)基電路、閘門電路、計(jì)數(shù)器、譯碼顯示電路依次串聯(lián)設(shè)置，所述閘門電路將探測(cè)到的信號(hào)發(fā)送給邏輯信號(hào)識(shí)別電路，所述邏輯信號(hào)識(shí)別電路將探測(cè)到的信號(hào)發(fā)送給顯示電路，所述的邏輯信號(hào)識(shí)別電路中的UlA與U2A組成雙相比較器對(duì)輸入信號(hào)進(jìn)行檢測(cè)識(shí)別，用于判斷高低電平，所述的顯示電路用于顯示高低電平。
[0010]所述時(shí)基電路模塊由四個(gè)頻率的時(shí)鐘信號(hào)四個(gè)開關(guān)及相關(guān)與門組成，主要實(shí)現(xiàn)測(cè)頻率時(shí)不同的檔位選擇，當(dāng)選擇一個(gè)檔位開關(guān)，與這個(gè)檔位串聯(lián)的信號(hào)就會(huì)被輸出，并與所述的閘門電路相連接。
[0011]所述的閘門電路由3個(gè)D觸發(fā)器與相關(guān)門電路組成，實(shí)現(xiàn)計(jì)數(shù)器電路工作一個(gè)基準(zhǔn)頻率停止，基準(zhǔn)信號(hào)輸入74LS74中Al的第一片D觸發(fā)器的脈沖信號(hào)H，a為Al中IQ與2Q’相與，b為Al的2Q’與A2的2Q的或，a的輸出控制待測(cè)脈沖只輸入一個(gè)基準(zhǔn)脈沖的時(shí)間，b的輸出控制待測(cè)脈沖輸入一個(gè)基準(zhǔn)時(shí)間后停止，并與所述的計(jì)數(shù)器電路模塊相連。
[0012]所述計(jì)數(shù)器由6個(gè)十進(jìn)制的74LS160組成，實(shí)現(xiàn)頻率的計(jì)數(shù)，6片74LS160采用串行進(jìn)位的方式進(jìn)行連接，當(dāng)74LS160(U1)計(jì)為9時(shí)，當(dāng)下一個(gè)觸發(fā)脈沖到來(lái)時(shí)，第二片74LS160(U2)開始計(jì)數(shù)，當(dāng)?shù)诙?jì)為9時(shí)，第三片74LS160(U3)計(jì)數(shù)，由此類推，之后的計(jì)數(shù)器都是如此計(jì)數(shù)，并與所述的譯碼顯示模塊相連。
[0013]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:
[0014]1.本實(shí)用新型采取LM324系列器件為價(jià)格便宜的帶有真差動(dòng)輸入的四運(yùn)算放大器放大信號(hào)，進(jìn)行準(zhǔn)確判斷，通過(guò)LED燈的顯示，直觀明了的觀察燈泡顏色達(dá)到判斷數(shù)字邏輯信號(hào)的狀態(tài)。
[0015]2.本實(shí)用新型采取由四個(gè)基準(zhǔn)頻率、74LS08及74LS32的基準(zhǔn)電路，電路元器件簡(jiǎn)單易獲得，電路可組成四個(gè)頻率信號(hào)分別為1Hz，1Hz, 100Hz, 1000Hz的檔位選擇開關(guān)，簡(jiǎn)單易操作。
[0016]3.本實(shí)用新型采用6片74LS160采用串行進(jìn)位的方式進(jìn)行連接，電路結(jié)構(gòu)簡(jiǎn)單，運(yùn)行平穩(wěn)且速度進(jìn)一步提高。
[0017]4.本實(shí)用新型采用74LS74和74LS08及74LS32組成的閘門電路，延遲小，器件普通易于獲得。
[0018]5.本實(shí)用新型結(jié)構(gòu)簡(jiǎn)單，易于實(shí)施，易于維護(hù)。

【附圖說(shuō)明】

[0019]圖1為本實(shí)用新型的電路原理圖。
[0020]圖2為本實(shí)用新型的信號(hào)分頻區(qū)分模塊電路圖。
[0021]圖3為本實(shí)用新型的邏輯信號(hào)識(shí)別電路和顯示電路電路圖。

【具體實(shí)施方式】
[0022]為了使本實(shí)用新型的實(shí)現(xiàn)技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面結(jié)合具體圖示，進(jìn)一步闡述本實(shí)用新型。
[0023]如圖1?3所示，一種多功能邏輯測(cè)試筆，包括:邏輯信號(hào)識(shí)別電路，顯示電路，信號(hào)分頻區(qū)分模塊，所述顯示電路連接于邏輯信號(hào)識(shí)別電路，所述信號(hào)分頻區(qū)分模塊包括時(shí)基電路、閘門電路、計(jì)數(shù)器、譯碼顯示電路，所述時(shí)基電路、閘門電路、計(jì)數(shù)器、譯碼顯示電路依次串聯(lián)設(shè)置，所述閘門電路將探測(cè)到的信號(hào)發(fā)送給邏輯信號(hào)識(shí)別電路，所述邏輯信號(hào)識(shí)別電路將探測(cè)到的信號(hào)發(fā)送給顯示電路，所述的邏輯信號(hào)識(shí)別電路中的UlA與U2A組成雙相比較器與輸入信號(hào)進(jìn)行檢測(cè)識(shí)別，用于判斷高低電平，所述的顯示電路用于顯示高低電平。
[0024]所述時(shí)基電路模塊由四個(gè)頻率的時(shí)鐘信號(hào)四個(gè)開關(guān)及相關(guān)與門組成，主要實(shí)現(xiàn)測(cè)頻率時(shí)不同的檔位選擇，當(dāng)選擇一個(gè)檔位開關(guān)，與這個(gè)檔位串聯(lián)的信號(hào)就會(huì)被輸出，并與所述的閘門電路相連接。
[0025]所述的閘門電路由3個(gè)D觸發(fā)器與相關(guān)門電路組成，實(shí)現(xiàn)計(jì)數(shù)器電路工作一個(gè)基準(zhǔn)頻率停止，基準(zhǔn)信號(hào)輸入74LS74中Al的第一片D觸發(fā)器的脈沖信號(hào)H，a為Al中IQ與2Q’相與，b為Al的2Q’與A2的2Q的或，a的輸出控制待測(cè)脈沖只輸入一個(gè)基準(zhǔn)脈沖的時(shí)間，b的輸出控制待測(cè)脈沖輸入一個(gè)基準(zhǔn)時(shí)間后停止，并與所述的計(jì)數(shù)器電路模塊相連。
[0026]所述計(jì)數(shù)器由6個(gè)十進(jìn)制的74LS160組成，實(shí)現(xiàn)頻率的計(jì)數(shù)，6片74LS160采用串行進(jìn)位的方式進(jìn)行連接，當(dāng)74LS160(U1)計(jì)為9時(shí)，當(dāng)下一個(gè)觸發(fā)脈沖到來(lái)時(shí)，第二片74LS160(U2)開始計(jì)數(shù)，當(dāng)?shù)诙?jì)為9時(shí)，第三片74LS160(U3)計(jì)數(shù)，由此類推，之后的計(jì)數(shù)器都是如此計(jì)數(shù)，并與所述的譯碼顯示模塊相連。
[0027]優(yōu)選地，所述的邏輯信號(hào)識(shí)別電路，采用LM324芯片，具有短路保護(hù)輸出功能，真差動(dòng)輸入級(jí)，可單電源3V-32V下工作，低偏置電流:最大ΙΟΟηΑ，每封裝含四個(gè)運(yùn)算放大器。具有內(nèi)部補(bǔ)償?shù)墓δ堋９材７秶鷶U(kuò)展到負(fù)電源，輸入端具有靜電保護(hù)功能。
[0028]優(yōu)選地，所述的時(shí)基電路，采用74LS32器件，包含4路獨(dú)立的2輸入或門，封裝類型包括塑料S0、和陶瓷扁平封裝、陶瓷芯片載體和扁平封裝、以及塑料和陶瓷DIP，電壓4.75?5.25V，驅(qū)動(dòng)電流-0.8/16mA，最大傳輸延遲22ns，器件普通易于獲得，與四個(gè)開關(guān)相連即可組成基準(zhǔn)電路。
[0029]優(yōu)選地，所述的閘門電路，采用74LS74器件，包含2路獨(dú)立的D型上升沿觸發(fā)器，在預(yù)設(shè)(PRE)或清零(CLR)端輸入低電平可以對(duì)74LS74的輸出端進(jìn)行預(yù)設(shè)或復(fù)位，無(wú)視其他輸入電平的高低。當(dāng)PRE和CLR未被激活(高)時(shí)，數(shù)據(jù)端(D)的數(shù)據(jù)只要滿足建立時(shí)間的要求，即可在時(shí)鐘(CLK)脈沖的上升沿傳送到輸出端。74LS74的時(shí)鐘觸發(fā)發(fā)生在電平到達(dá)某個(gè)程度的時(shí)刻，而跟CLK上升時(shí)間的長(zhǎng)短沒有直接聯(lián)系。在觸發(fā)時(shí)間間隔內(nèi)，74LS74的D端的數(shù)據(jù)可隨意改變，而不影響輸出端的電平。
[0030]優(yōu)選地，所述的計(jì)數(shù)器，采用74LS160器件，這種同步可預(yù)置十進(jìn)計(jì)數(shù)器是由四個(gè)D型觸發(fā)器和若干個(gè)門電路構(gòu)成，內(nèi)部有超前進(jìn)位，具有計(jì)數(shù)、置數(shù)、禁止、直接(異步)清零等功能。這種計(jì)數(shù)器是可全編程的，即輸出可預(yù)置到任何電平。超前進(jìn)位電路無(wú)須另加門，即可級(jí)聯(lián)出η位同步應(yīng)用的計(jì)數(shù)器，且電路有全獨(dú)立的時(shí)鐘電路。
[0031]本實(shí)用新型的工作原理為:Vi為輸入的電平信號(hào)，U1A、U2A組成雙相比較器對(duì)輸入信號(hào)進(jìn)行檢測(cè)識(shí)別。UlA的同相輸入端為高電平閥值電位參考端，其電壓值由POTl變壓獲得，為2.5V。U2A的反向端為低電平閥指點(diǎn)為參考端，其值由P0T2變壓獲得，為0.7V。當(dāng)輸入電壓大于UlA比較器同相輸入端電壓時(shí)，UlA比較器輸出電壓為低電平，反之輸出為高電平。當(dāng)輸入電壓小于U2A比較器反相輸入端電壓時(shí)，U2A比較器輸出電壓為低電平，反之輸出為高電平。在Vin〈2.5V時(shí)，UlA輸出為高電平。在Vin>2.5V時(shí)，UlA反向端大于同相端，UlA輸出低電平，綠燈亮。當(dāng)VinX).7V時(shí)，U2A輸出為高電壓。在Vin〈0.7V時(shí)，U2A同向端小于反向端，U2A輸出低電平，紅燈亮。時(shí)基電路提供標(biāo)準(zhǔn)信號(hào)I，標(biāo)準(zhǔn)的時(shí)基信號(hào)經(jīng)過(guò)閘門電路，閘門電路輸出信號(hào)II開始是出于低電平狀態(tài)，計(jì)數(shù)器此時(shí)還為開始工作，當(dāng)時(shí)基信號(hào)I經(jīng)過(guò)兩個(gè)脈沖時(shí)，閘門電路輸出信號(hào)II由低電平狀態(tài)轉(zhuǎn)到高電平狀態(tài)，此時(shí)待測(cè)頻率開始作為計(jì)數(shù)器的CP脈沖使計(jì)數(shù)器開始工作，持續(xù)一個(gè)時(shí)基頻率后閘門電路輸出信號(hào)II又恢復(fù)到低電平狀態(tài)，待測(cè)脈沖停止輸入，計(jì)數(shù)器停止計(jì)數(shù)，此時(shí)譯碼顯示器顯示的數(shù)與所選的時(shí)基信號(hào)的乘機(jī)即為待測(cè)頻率的頻率值。
[0032]本實(shí)用新型不僅具有簡(jiǎn)單，省時(shí)的優(yōu)點(diǎn)，而且具有完善的多種功能的特點(diǎn)，真正的達(dá)到方便，高效。
[0033]以上顯示和描述了本實(shí)用新型的基本原理和主要特征和本實(shí)用新型的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說(shuō)明書中描述的只是說(shuō)明本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)。本實(shí)用新型的要求保護(hù)范圍由所附的權(quán)利要求書及其等效物界定。
【權(quán)利要求】
1.一種多功能邏輯測(cè)試筆，包括:邏輯信號(hào)識(shí)別電路，顯示電路，信號(hào)分頻區(qū)分模塊，其特征在于:所述顯示電路連接于邏輯信號(hào)識(shí)別電路，所述信號(hào)分頻區(qū)分模塊包括時(shí)基電路、閘門電路、計(jì)數(shù)器、譯碼顯示電路，所述時(shí)基電路、閘門電路、計(jì)數(shù)器、譯碼顯示電路依次串聯(lián)設(shè)置，所述閘門電路將探測(cè)到的信號(hào)發(fā)送給邏輯信號(hào)識(shí)別電路，所述邏輯信號(hào)識(shí)別電路將探測(cè)到的信號(hào)發(fā)送給顯示電路，所述的邏輯信號(hào)識(shí)別電路中的UlA與U2A組成雙相比較器與輸入信號(hào)進(jìn)行檢測(cè)識(shí)別，用于判斷高低電平，所述的顯示電路用于顯示高低電平。2.根據(jù)權(quán)利要求1所述的一種多功能邏輯測(cè)試筆，其特征在于:所述計(jì)數(shù)器由6個(gè)十進(jìn)制的74LS160組成，6片74LS160采用串行進(jìn)位的方式進(jìn)行連接。
【文檔編號(hào)】G01R23-10GK204302369SQ201420580963
【發(fā)明者】汪磊, 武峰, 趙起, 吳祥, 金俊, 萬(wàn)滟秋, 楊雪蛟 [申請(qǐng)人]安徽工程大學(xué)