專利名稱：構(gòu)建特征符號的裝置和方法
為構(gòu)建特征符號，使用MISR電路(MISR＝多輸入特征符號寄存器)，如在譬如由Paul H.Bardell Willam、H.McAnny和Jacob Savir發(fā)表在VLSI機內(nèi)測試出版物偽隨機技術(shù)，124頁上所述那樣。在文中，設(shè)置有預(yù)定數(shù)量的移位寄存器，需測試的數(shù)據(jù)按順序毗連在這些寄存器上。在此，耦合了并行排列的數(shù)據(jù)，并且通過移位寄存器以一個預(yù)定的時鐘脈沖移位。然后，在移位寄存器中，在一定準(zhǔn)確確定數(shù)量的數(shù)據(jù)字和時鐘脈沖以后，就有一個與預(yù)知特征符號值可比較和可檢驗的特征符號值。為無誤差地測試一個過程和在此過程中相關(guān)的數(shù)據(jù)，將所收到的特征符號值與所期望的特征符號值比較就夠了。在此，以這種方式也可得到預(yù)知的特征符號值。
當(dāng)在時刻T，在某個輸入端有一個誤差時，根據(jù)現(xiàn)有技術(shù)的方法和裝置是有問題的，因為首先將一個錯誤的值寫入有關(guān)的移位寄存器。因此，所計算出的最終特征符號與所期望的特征符號不同。但是，如果除在下一個T+1時刻以外，在下面的、特別是緊跟在后面的輸入端出現(xiàn)一個誤差，如果在此期間不存在MISR即特征符號產(chǎn)生電路的反耦合分路，則在第一個輸入端起初的誤差，在通過移位寄存器以對應(yīng)于輸入端的間隔和時刻的一定數(shù)量的時鐘脈沖、特別是以一個時鐘脈沖移位后重新被補償。這樣，在如此出問題的時刻和數(shù)據(jù)字位置上出現(xiàn)的誤差在構(gòu)建特征符號時不被察覺。
為解決這個問題，有可能在存入時考慮，在緊接在數(shù)據(jù)字之后存入相反的數(shù)據(jù)字，以使在任何情況下都不補償誤差，而是察覺誤差。但是，這卻使必要的運算和時鐘脈沖的數(shù)量加倍。
這樣，就表明現(xiàn)有技術(shù)不是在每個方面都能提供最佳結(jié)果，并且由此提出的任務(wù)是，為解決上述問題可在構(gòu)建特征符號范圍內(nèi)研發(fā)一種改進(jìn)的裝置和方法。
本發(fā)明出發(fā)點在于構(gòu)建特征符號的裝置和方法，其中設(shè)置有預(yù)定數(shù)量的移位寄存器，所需檢測的輸入數(shù)據(jù)以比特方式作為彼此連接的數(shù)據(jù)字并連到這些寄存器上，并且以一個可預(yù)定的時鐘脈沖串行地將輸入數(shù)據(jù)移位，并且在一定數(shù)量的數(shù)據(jù)字和時鐘脈沖之后在移位寄存器中構(gòu)建一個特征符號，其中以優(yōu)選的方式附加設(shè)置一個代碼生成器，該代碼生成器從在特征符號中的每個數(shù)據(jù)字中產(chǎn)生在至少一個附加移位寄存器內(nèi)的至少一個附加的比特位。也即以優(yōu)選方式擴展MISR至少一個比特位，其中這個比特位分別從各毗連的完整的數(shù)據(jù)字中獲得，并且一起輸入到特征符號內(nèi)。由此，以優(yōu)選的方式能夠確保解決上述問題，無需在特征符號構(gòu)建時的多次附加操作和時鐘脈沖。
以這種方式在出現(xiàn)所述的多次誤差的情況下用很少的電路耗費來阻止誤差掩蔽。
此外，優(yōu)點是通過異或點、也即XOR邏輯連接將各個移位寄存器相連接，并且也可通過這個異或點使各個比特位耦合。
同樣，有目的地代替異或邏輯連接、也即一個異或點，而應(yīng)用一個等效點，也即一個求反XOR是可設(shè)想的，以便一方面將數(shù)據(jù)字的各個比特位，另一方面將代碼生成器中的至少一個比特位耦合到相應(yīng)的移位寄存器中。
以有利的方式如此構(gòu)成代碼生成器，即這個代碼生成器實現(xiàn)ECC(誤差檢驗和糾錯)，譬如漢明碼、Berger碼或Bose-Lin碼等等，以便給相應(yīng)數(shù)量的用于構(gòu)建特征符號的附加移位寄存器以與各ECC碼相應(yīng)的數(shù)量的比特位。在最一般的情況下，可應(yīng)用一種碼生成器表(硬件實現(xiàn)或在軟件中)，以便給數(shù)據(jù)字或比特的一定的輸入碼型分配一個任意長度的期望碼型。在最簡單的情況下，以有利的方式如此構(gòu)成碼生成器，即這個碼生成器構(gòu)建一個奇偶校驗位并把該奇偶校驗位規(guī)定給一個附加的移位寄存器。
其它的優(yōu)點和有利的方案由說明書以及權(quán)利要求的特征給出。


圖1給出了具有移位寄存器100至105和異或、也即XOR邏輯連接106-111的MISR電路。在此，相應(yīng)于反向耦合描述一種模塊類型。在此，輸入端Input0、Input1、Input2、Input3、Input4和Inputn-1耦合入移位寄存器內(nèi)，這些輸入端對應(yīng)于毗連的數(shù)據(jù)字的相應(yīng)的比特位，以及用給定的時鐘脈沖讀入和移動。然后，在移位寄存器中可得到狀態(tài)X0、X1、X2、X3、X4和Xn-1，其中n是大于0的自然數(shù)，并且在這個具體例子中甚至于最小為6。
圖2示出了同樣MI SR電路和同樣具有移位寄存器100-105以及異或、也即XOR邏輯連接106-111。此外，也附加描述了2個XOR邏輯連接111和113，該兩個邏輯連接在這個例子中在移位寄存器100和102之后進(jìn)行操作。所以在此涉及MI SR的標(biāo)準(zhǔn)類型，其中耦合點、也即異或邏輯連接112和113同樣如其數(shù)量那樣能夠任意在MISR中進(jìn)行選擇。在這里也描述了輸入端0至n-1，并且同樣描述了移位寄存器的狀態(tài)X0至Xn-1，其中n∈N。
圖3則示出了三個數(shù)據(jù)字DW1、DW2和DW3，它們應(yīng)按此順序毗連到輸入端Input0至Inputn-1。單個比特位用BS0和BSn-1表示。如果現(xiàn)在譬如在時刻T在數(shù)據(jù)字DW1中對于Input1確定地毗連一個誤差F，并且同樣在以后的時刻T+1在數(shù)據(jù)字DW2中也即在Input2中也毗連一個誤差，那么這樣在MISR中在以一個時鐘脈沖移位后補償這個誤差。同樣的也適用于其它的誤差組合，這種誤差組合將根據(jù)耦合時間點以及在數(shù)據(jù)字中的和相應(yīng)的輸入端的位置將導(dǎo)致補償。
現(xiàn)在，在圖4中用一個i比特碼生成器擴充該MISR。在此，i同樣作為大于0的自然數(shù)表示比特數(shù)，該數(shù)根據(jù)在碼生成器中的所用的碼或ECC碼通過代碼生成器耦合入MISR。根據(jù)該數(shù)量i的碼生成器輸出的比特位，也可附加于MISR，設(shè)置相應(yīng)數(shù)量的移位寄存器、在此用408標(biāo)出。在此，最簡單的情況是實現(xiàn)奇偶位構(gòu)建，以致只設(shè)置一個附加的移位寄存器和另一個Input-1。
在MISR中的哪個位置上引入至少一個附加的移位寄存器或至少一個附加的耦合點、也即異或點或者等效點，是可自由選擇的，并且在這里只舉例說明。也就是說，在這里在圖4中又描述了常規(guī)的移位寄存器100-105，其中設(shè)置至少一個附加的移位寄存器408。本發(fā)明裝置的輸入端Input04、Input14、Input24、Input34、Input44、Input(n-1)4在這里不僅導(dǎo)向異或點、也即XOR邏輯連接，而且也供給i比特碼生成器。這樣，以預(yù)定的時鐘脈沖從到達(dá)的數(shù)據(jù)字中與所用的碼(特別是ECC)相關(guān)地生成附加信息，并且將其輸入相應(yīng)數(shù)量的移位寄存器。在這個例子中，設(shè)置單元400-406作為XOR邏輯連接點，其中在所述的這個例子中除移位寄存器408的輸入端Input-i和狀態(tài)X-i外，還得到移位寄存器的常規(guī)狀態(tài)X0、X1、X2、X3和Xn-1。作為i比特代碼生成器407的輸出端的附加的箭頭指出了在其他實施方案中正好將不只一個的附加比特位寫入MISR，與所用的代碼有關(guān)。
在使用漢明碼時，譬如亦即在ECC進(jìn)行單個誤差糾錯時，4比特有用數(shù)據(jù)得到3比特糾錯碼。在具有8比特有用數(shù)據(jù)的ECC單個誤差糾錯時，得到4比特糾錯碼。在16比特有用數(shù)據(jù)時，得到5比特糾錯碼，并且在32比特有用數(shù)據(jù)時，得到6比特糾錯碼。也即一般來說2k＞＝m+k+1，其中m作為大于0的自然數(shù)相當(dāng)于有用比特的數(shù)量，并且k作為自然數(shù)同樣相應(yīng)于碼位或糾錯位或糾錯代碼。如果應(yīng)附加實現(xiàn)2次誤差檢測，則每1比特可設(shè)置更多糾錯碼。
如果譬如應(yīng)用一種Berger碼，則在4比特有用數(shù)據(jù)時，設(shè)置附加的3個碼位、5種狀態(tài)，在8比特有用數(shù)據(jù)時，設(shè)置附加的4個碼位、9種狀態(tài)。在16比特有用數(shù)據(jù)時，設(shè)置附加的5個碼位、有17種狀態(tài)，并且在32比特有用數(shù)據(jù)時，設(shè)置附加的6個碼位有33種狀態(tài)。在這里一般地有2k＞＝m+1或K＞＝1d(m+1)，其中m相當(dāng)于數(shù)據(jù)的有用比特數(shù)，并且k相當(dāng)于碼位數(shù)或糾錯碼。
還有其它的碼如Brose-Lin碼在此也是可能的，其中編碼位的數(shù)量在此也是與Berger碼相同的，但是檢測位只為模4或模5。
由此根據(jù)這個編碼位數(shù)k也可設(shè)置該數(shù)量的碼生成器的輸出端、也即附加的輸入端(inputs)-i，其中i＝1至k∈N，并且同樣數(shù)量的移位寄存器和邏輯連接點。
由此，MISR擴展至少一位，通過從原數(shù)據(jù)輸入Input0至Input n-1中獲得至少一位奇偶碼或其它碼，并且一同輸入特征符號內(nèi)，在此譬如在圖4中針對有標(biāo)準(zhǔn)組件的類型(圖1)標(biāo)明。當(dāng)然，同樣的情況也適用于標(biāo)準(zhǔn)類型(圖2)。由此，該碼生成器可以是一個奇偶生成器，i＝1，其中在這種情況中準(zhǔn)確地說需要一個附加的觸發(fā)器。對于譬如在Input3中出現(xiàn)一個誤差的情況，附加在Input-1上、也即奇偶Input上輸入一個已變化的值。為在有誤差的情況下掩蔽這個值，則準(zhǔn)確地在下一個時鐘脈沖中，不僅在Input4上而且在Input0上也必須有一個誤差。也即在這里有一個較高的漢明間隔，并且在具有2個誤差的誤差掩蔽時，通過必要的精確的時間特性明顯地減少掩蔽概率。
如上所述，隨著在代碼位上更多的花費，則可任意擴展?jié)h明間隔。如果代替異或，使用一個等效邏輯連接進(jìn)行耦合，則固然可實現(xiàn)一個微不足道的小的冗余度，但是還總是明顯地比現(xiàn)有技術(shù)誤差消除概率小。
作為其它的可能性。對于代碼生成器407來說還可得到一個表格分配、也即使用一個碼生成器表，其中與輸入的數(shù)據(jù)字的比特組合相關(guān)地將預(yù)定數(shù)量的碼位耦合入相應(yīng)數(shù)量的移位寄存器內(nèi)。通過這樣的碼生成器表將輸入的數(shù)據(jù)位任意分配給輸出的編碼位是可能的。
為從MISR中讀出構(gòu)建的特征符號，在串行的情況下設(shè)置一個開關(guān)裝置S，它能夠斷開反耦合線路，并且使得串行地讀出移位寄存器成為可能。另一方面，如用字母P和短劃線所示的那樣，也有可能是并行的移位寄存器，并且由此一次性從MISR中讀出特征符號，以便將這些特征符號與相應(yīng)的期望的特征符號進(jìn)行比較。
由此可見，本發(fā)明表現(xiàn)出明顯高于通常MISR的安全系數(shù)，并且與用于補償誤差掩蔽的持續(xù)必須的數(shù)據(jù)字求反相反，表現(xiàn)出明顯更少的花費。
由此，本發(fā)明能夠運用在所有安全性要求高的應(yīng)用上、特別是在汽車領(lǐng)域內(nèi)如剎車控制(ABS、ASR、ESP等等)、用導(dǎo)線轉(zhuǎn)向、用導(dǎo)線斷開、也即一般地用導(dǎo)線交換(x-by-wire)、安全氣囊、電機控制、聯(lián)動裝置控制等等。同樣，本發(fā)明在測試范圍內(nèi)的微控制器或其它的半導(dǎo)體結(jié)構(gòu)中，以及在所有BIST結(jié)構(gòu)中(機內(nèi)自測試)和還有在優(yōu)化產(chǎn)品測試時得到應(yīng)用。
權(quán)利要求
1.構(gòu)建特征符號的裝置，其中設(shè)置預(yù)定數(shù)量的移位寄存器，將待檢驗的輸入數(shù)據(jù)以比特方式作為連續(xù)的數(shù)據(jù)字并行連到這些寄存器上，并且這些移位寄存器進(jìn)一步地將輸入數(shù)據(jù)以可預(yù)定的時鐘脈沖串行地移位，其中在一定數(shù)量的數(shù)據(jù)字和時鐘脈沖之后在移位寄存器中構(gòu)建一個特征符號，其特征在于，附加設(shè)置一個代碼生成器，該代碼生成器從在該特征符號內(nèi)的每個數(shù)據(jù)字中產(chǎn)生在至少一個附加的移位寄存器內(nèi)的至少一個附加比特位。
2.按照權(quán)利要求1所述的裝置，其特征在于，各個移位寄存器通過異或點連接，并且數(shù)據(jù)字的各個比特同樣如該代碼生成器的至少一個附加比特位耦合入這個異或點以構(gòu)建特征符號。
3.按照權(quán)利要求1所述的裝置，其特征在于，各個移位寄存器通過異或點連接，并且數(shù)據(jù)字的各個比特同樣如該代碼生成器的一個附加比特位那樣至少耦合入這個異或點以構(gòu)建特征符號。
4.按照權(quán)利要求1所述的裝置，其特征在于，該代碼生成器如此構(gòu)建，致使這個代碼生成器實現(xiàn)一種ECC碼，并且給相應(yīng)數(shù)量的用于構(gòu)建特征符號的附加移位寄存器以與各ECC碼相應(yīng)的數(shù)量的比特位。
5.按照權(quán)利要求1所述的裝置，其特征在于，該代碼生成器如此構(gòu)建，致使這個代碼生成器生成一個奇偶比特并且給該奇偶比特規(guī)定一個附加的移位寄存器。
6.按照權(quán)利要求4所述的裝置，其特征在于，該代碼生成器如此構(gòu)建，致使這個代碼生成器實現(xiàn)漢明碼。
7.按照權(quán)利要求4所述的裝置，其特征在于，該代碼生成器如此構(gòu)建，致使這個代碼生成器實現(xiàn)Berger碼。
8.按照權(quán)利要求4所述的裝置，其特征在于，該代碼生成器如此構(gòu)建，致使這個代碼生成器實現(xiàn)Bose-Lin碼。
9.按照權(quán)利要求4所述的裝置，其特征在于，該代碼生成器如此構(gòu)建，以使這個代碼生成器實現(xiàn)一個一般的代碼生成器表。
10.構(gòu)建特征符號的方法，其中設(shè)置預(yù)定數(shù)量的移位寄存器，將待檢驗的輸入數(shù)據(jù)以比特方式作為連續(xù)的數(shù)據(jù)字并行連到這些寄存器上，并且這些移位寄存器進(jìn)一步地將輸入數(shù)據(jù)以可預(yù)定的時鐘脈沖串行地移位，其中在一定數(shù)量的數(shù)據(jù)字和時鐘脈沖之后在移位寄存器中構(gòu)建一個特征符號，其特征在于，附加設(shè)置一個代碼生成器，該代碼生成器從在該特征符號內(nèi)的每個數(shù)據(jù)字中產(chǎn)生在至少一個附加的移位寄存器內(nèi)的至少一個附加比特位。
全文摘要
構(gòu)建特征符號的裝置和方法，其中設(shè)置預(yù)定數(shù)量的移位寄存器，將要檢驗的輸入數(shù)據(jù)以比特方式作為連續(xù)的數(shù)據(jù)字并連到這些寄存器上，并且這些寄存器進(jìn)一步地將輸入數(shù)據(jù)以可預(yù)定的時鐘脈沖串行地移位，其中在一定數(shù)量的數(shù)據(jù)字和時鐘脈沖之后在移位寄存器中形成一個特征符號，其中，附加設(shè)置一個代碼生成器，該代碼生成器從在特征符號中的每個數(shù)據(jù)字中產(chǎn)生在至少一個附加的移位寄存器內(nèi)的至少一個附加比特位。
文檔編號G01R31/3185GK1729402SQ200380106860
公開日2006年2月1日 申請日期2003年12月18日 優(yōu)先權(quán)日2002年12月20日
發(fā)明者W·哈特, R·安格爾鮑爾, E·貝爾 申請人:羅伯特·博世有限公司