專利名稱：自集成芯片讀出缺陷信息項之方法及集成存儲芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于一種自集成存儲芯片讀出缺陷信息之方法，本發(fā)明進(jìn)一步關(guān)于一種集成存儲芯片，缺陷信息項可由此讀出。
背景技術(shù)：
在DRAM存儲芯片制造期間，關(guān)于個別存儲單元或存儲單元組的缺陷之發(fā)生幾乎為無法避免的。為在存儲芯片制造后增加可用存儲芯片的產(chǎn)量，冗余存儲單元一般被提供于存儲芯片。在該存儲芯片的制造后，整個芯片與該冗余存儲單元一起被測試及被辨識為缺陷的該存儲芯片由冗余存儲單元取代。
為取代該缺陷存儲單元，后者首先必須在該存儲芯片中斷連接及接著冗余存儲單元被提供于相對應(yīng)存儲地址。為進(jìn)行此目的，熔絲，亦即可程序開關(guān)，被提供于存儲芯片，及可在完成后及容納該存儲芯片前被作動，一般使用雷射熔絲，其在相對應(yīng)激光切割方法于激光束協(xié)助下被熔斷或不被熔斷。關(guān)于哪一雷射熔絲要被熔斷或不被熔斷的信息基于與在測試系統(tǒng)中與個別芯片通訊的缺陷信息項而被決定。
該缺陷信息項顯示缺陷存儲單元或缺陷存儲區(qū)域位于該存儲芯片的區(qū)域，亦即地址，該缺陷信息項必須被自該存儲芯片傳送至該測試系統(tǒng)，此缺陷信息項的傳送需要測試時間。
個別存儲單元常為未由冗余存儲單元取代的情況，而是，具許多冗余存儲單元的冗余存儲區(qū)域被提供，其完全地取代許多缺陷存儲單元存在的該相對應(yīng)存儲區(qū)域，。用于具一或許多缺陷存儲單元的字線組的置換之具許多字線的冗余字線組及用于缺陷位線組的置換的具許多位線之冗余位線組一般被提供用于此目的。如此，對進(jìn)行此修護(hù)，不必要知道自字線組的字線的那一字線或自位線組的位線的那一位線發(fā)生缺陷，因為在缺陷發(fā)生的情況下，無論如何該組會由字線或位線組取代。
一般知道在測試期間緩沖儲存經(jīng)辨識的缺陷于該存儲芯片中及在測試期間或之后將它們傳送至該測試系統(tǒng)，測試系統(tǒng)僅具有限數(shù)目的測試器通道，故在每一情況缺陷信息項應(yīng)經(jīng)由最少可能的測試器信道自該存儲芯片傳送至該測試系統(tǒng)，以使得盡可能多的存儲芯片可藉由測試統(tǒng)同時測試。
迄今，許多測試器通道已被用于傳送缺陷信息項。在此情況下，缺陷信息項常被內(nèi)部地壓縮于該存儲芯片使得沒有任何該缺陷存儲單元的修護(hù)所需的信息被遺失，此是可能的如在位于位線組的存儲單元可被合并以形成單一缺陷信息項及以單一缺陷信息項傳送至該測試系統(tǒng)。在具四個位線的位線組的情況下，所需測試器通道的數(shù)目可因而可減少因子4。
亦可能在芯片上處理缺陷信息及因而可在芯片上辨識哪個組件確定必須被修護(hù)，必須被傳送的數(shù)據(jù)體積因而被減少。藉由此方法，不必增加傳送時間，通道數(shù)目可被減少至單一測試器通道，然而，此需要內(nèi)部邏輯電路，藉由內(nèi)部邏輯電路，一般在該測試系統(tǒng)進(jìn)行的計算可在芯片上執(zhí)行，這些內(nèi)部邏輯電路需要相當(dāng)?shù)男酒娣e，及此可因成本原因不被考慮。
在決定缺陷存儲單元方面，測試沿位線或沿字線組的存儲單元以發(fā)現(xiàn)要被共同修護(hù)的字線組的字線是否在該相同位線或在相同位線組上具缺陷之測試已因時間原因不被考慮。為藉由簡單電路測試此，必須做動沿位線或位線組的讀出。然而，此為非常緩慢的，因為每一次一地址被讀出，前一字線必須被去激活及新的字線被激活，此產(chǎn)生讀出停頓。相反的，沿字線讀出存儲單元為最快的，因為在字線的激活后，沿整個字線的存儲單元可被沒有中斷地讀出。為能夠僅可能地傳送缺陷數(shù)據(jù)至該測試系統(tǒng)而無相當(dāng)長的停頓，所以沿位線或沿位線組的存儲單元之讀出一般不被考慮。

發(fā)明內(nèi)容
本發(fā)明目的為提供一種改良的方法及改良的集成電路以自集成存儲芯片讀出缺陷信息項，所以本發(fā)明目的為提供一種方法及集成電路以使得缺陷信息項可以有效方式提供至測試系統(tǒng)。
此目的可藉由根據(jù)權(quán)利要求第1項的方法及亦藉由根據(jù)權(quán)利要求第6項的集成存儲芯片達(dá)到。
本發(fā)明的進(jìn)一步有利細(xì)節(jié)被訂定于相依權(quán)利要求。
本發(fā)明的第一方向提供一種自集成存儲芯片讀出缺陷信息項之方法，該集成存儲芯片具排列于字線及位線的動態(tài)存儲單元。具若干字線的字線組可由冗余字線組取代及/或位線可由冗余位線取代，以取代缺陷存儲單元。測試數(shù)據(jù)被寫至該存儲芯片的存儲單元以進(jìn)行測試存儲單元的目的，該寫入數(shù)據(jù)被讀出及與先前讀出測試數(shù)據(jù)比較以依據(jù)比較結(jié)果產(chǎn)生第一缺陷信息項。若該寫入測試數(shù)據(jù)及該讀出測試數(shù)據(jù)不同，則該第一缺陷信息項顯示缺陷。沿該位線其一的存儲單元被連續(xù)地讀出。在每一情況，該第一缺陷信息項對每一該讀取存儲單元產(chǎn)生。在存儲單元測試期間該第一缺陷信息項緩沖儲存于該字線組，產(chǎn)生第二缺陷信息項，故若至少一該缺陷信息項顯示缺陷，則該第二缺陷信息項顯示缺陷。該第二缺陷信息項在沿該位線的該字線組的存儲單元之讀取結(jié)束后被輸出。
根據(jù)本發(fā)明方法使得首先緩沖儲存沿該位線的存儲單元之該缺陷信息項為可能，其由字線組的字線的連續(xù)激活及去激活決定之，以接著能夠輸出經(jīng)壓縮缺陷信息項至該測試系統(tǒng)。該經(jīng)壓縮缺陷信息項接著使得可在該測試系統(tǒng)更簡單地確認(rèn)，亦即以在該測試系統(tǒng)簡化的計算，在該字線組的字線的缺陷是否可以共享字線組取代。
為藉由簡單電路辨識此，該存儲單元必須沿該位線被連續(xù)讀取，因為此種緩慢形式的讀出，為不減緩數(shù)據(jù)進(jìn)入該測試系統(tǒng)的流動，僅在沿該位線及在該字線組的字線的存儲單元之個別缺陷信息項之決定后，該字線組的字線的該缺陷信息項先被收集及以壓縮缺陷信息輸出。該壓縮產(chǎn)生當(dāng)在沿在字線組的該位線的該存儲單元讀出期間所決定的該第一缺陷信息項的至少一顯示缺陷，則該第二(經(jīng)壓縮)缺陷信息項顯示缺陷之效果。
由于該字線的連續(xù)激活及去激活需要相當(dāng)時間且沒有要被傳送至該測試系統(tǒng)的相關(guān)第二缺陷信息項可提供，在此時間期間，可使得該測試器通道被提供用于其它缺陷信息項或一些其它信息項之傳輸。
由于上述步驟，在傳送缺陷信息的時間期間及得到個別缺陷信息的時間期間之間的不符合為非常大的，故沿在字線組的該位線的該存儲單元之連續(xù)讀出應(yīng)較佳為盡可能在集成存儲芯片內(nèi)多重平行地執(zhí)行，以在每一次相關(guān)存儲單元之完整讀出后，得到許多缺陷信息項使得已被決定的該第二缺陷信息項可在沿該位線或另一位線及/或進(jìn)一步字線組的該存儲單元之下一讀出期間同時傳輸。
在此方面，可提供如該集成存儲電路具許多存儲器陣列，每一包括排列于字線及位在線的存儲單元。在該許多存儲器陣列的字線組的該存儲單元在此情況下基本上被同時讀取。第二缺陷信息項的產(chǎn)生對每一該許多存儲器陣列進(jìn)行，該第二缺陷信息項被緩沖儲存及在沿該位線的該字線組的存儲單元之讀取結(jié)束后，該第二缺陷信息項被連續(xù)輸出。該存儲器陣列一般稱為存儲組及基本上為與另一無關(guān)地而可由該地址數(shù)據(jù)定地址的，亦即亦同時的。結(jié)果為可在該許多存儲器陣列同時進(jìn)行根據(jù)本發(fā)明方法，故做為結(jié)果，使得對每一存儲器陣列第二缺陷信息項可被提供于沿該位線及在該字線組的存儲單元。如此，在四個存儲組一般被提供于一存儲芯片之情況下，在于該字線組的字線的存儲單元之連續(xù)讀取后，四個第二缺陷信息項被提供，其可在進(jìn)一步存儲單元的測試之相同時間被連續(xù)輸出至該該測試系統(tǒng)，此使得測試時間不必被增加即使當(dāng)沿該位線的存儲單元被連續(xù)測試，連續(xù)測試一般緩慢地發(fā)生使得由此決定的該第一缺陷信息項的直接傳輸會顯著加長該測試時間。
可使得具許多位線的位線組可由冗余位線組取代以置換缺陷的存儲單元。在字線組的該字線的該存儲單元及沿該位線組的存儲單元之連續(xù)讀出，第三缺陷信息項依據(jù)對每一相對應(yīng)存儲單元的比較結(jié)果而產(chǎn)生，該第三缺陷信息項顯示是否缺陷發(fā)生于該位線組的存儲單元的其一。該第一缺陷信息項藉由壓縮由該第三缺陷信息項產(chǎn)生，故若該第三缺陷信息項的其一顯示缺陷，則該第一缺陷信息項顯示缺陷。以此方式，可能達(dá)到該缺陷信息項的進(jìn)一步壓縮，僅對由字線組地址及位線組地址所定義的存儲區(qū)段得到的缺陷信息項被提供以被傳送至該測試系統(tǒng)。在具四個字線的字線組及具四個位線的位線組的情況下，具一位大小的缺陷信息項可由此為包含16個存儲單元的存儲區(qū)段產(chǎn)生，故可達(dá)到以因子16的該缺陷信息項之壓縮。
本發(fā)明的進(jìn)一步方向提供一種具排列于字線及位線的存儲單元之集成存儲電路。該存儲電路具一種測試電路以根據(jù)測試模式寫入測試數(shù)據(jù)至該存儲電路的存儲單元。該存儲電路具冗余字線組以在缺陷情況下置換具若干字線的字線組，該存儲電路進(jìn)一步具冗余位線以在缺陷情況下置換位線。在寫入電路的協(xié)助下，提供用于測試該存儲單元的測試數(shù)據(jù)被寫至該存儲電路的存儲單元。一種讀出電路被提供以讀出經(jīng)寫入數(shù)據(jù)，使用比較器電路的協(xié)助，該讀出數(shù)據(jù)與該讀出測試數(shù)據(jù)比較以依據(jù)比較結(jié)果產(chǎn)生第一缺陷信息項，若該寫入測試數(shù)據(jù)及該讀出數(shù)據(jù)不同，則該第一缺陷信息項顯示缺陷。該測試電路以一種方式被提供以連續(xù)讀取在該字線組及沿該位線的存儲單元及以一種方式指定該第一缺陷信息項的其一至該讀取存儲單元的每一。經(jīng)決定的該第一缺陷信息項被緩沖儲存于緩沖器站。該測試電路以一種方式進(jìn)一步被構(gòu)形為產(chǎn)生第二缺陷信息項及提供該第二缺陷信息項用于輸出，若該字線組的至少一第一缺陷信息項顯示缺陷，則該第二缺陷信息項顯示缺陷。
以此方式，可提供一種集成存儲電路，其使得連續(xù)測試沿位線的存儲單元及提供一種顯示在該字線組或沿該位線的存儲單元是否為缺陷的經(jīng)壓縮缺陷信息項為可能。在集成存儲電路產(chǎn)生的壓縮使得利用讀出在該字線組及沿該位線的存儲單元之時間為可能以通訊已經(jīng)決定的其它缺陷信息項，或是經(jīng)由測試器信道至測試系統(tǒng)的其它信息項，同時，在測試系統(tǒng)的時間被節(jié)省因為在測試系統(tǒng)關(guān)于缺陷是否發(fā)生于由字線組及位線所定義的存儲區(qū)域及以在缺陷情況下由冗余字線組取代相對應(yīng)字線組之計算可被避免或顯著簡化。
該存儲電路較佳為具許多存儲器陣列，其中存儲單元可在共同地址協(xié)助下同時被定地址。該測試電路以一種方式被構(gòu)形以基本上同時激活該存儲器陣列使得在每一存儲器陣列第二缺陷信息項被基本上同時提供。為進(jìn)行此目的，該測試電路具進(jìn)一步緩沖儲存站以緩沖儲存該許多存儲器陣列的第二缺陷信息項，該測試電路以一種方式被構(gòu)形以在沿該位線的該字線組的存儲單元之讀取結(jié)束后連續(xù)讀出該第二缺陷信息項，以此方式，對該存儲器陣列，第二缺陷信息項可被平行決定，及可較佳為被輸出至該測試系統(tǒng)且缺陷信息項為進(jìn)一步字線組決定。
該存儲電路較佳為以一種方式被構(gòu)形以使得具許多位線的位線組由冗余位線組取代。該測試電路產(chǎn)生每一字線組的該第一缺陷信息項，若至少一第三缺陷信息項顯示缺陷，則該第一缺陷信息項顯示缺陷，該第三缺陷信息項對應(yīng)于在位線組及在個別字線的存儲單元內(nèi)容與寫入測試數(shù)據(jù)之比較結(jié)果。


本發(fā)明較佳具體實施例參考相關(guān)附圖詳細(xì)解釋于下文，其中
第1圖顯示依據(jù)第一具體實施例根據(jù)本發(fā)明的集成存儲電路。
具體實施例方式
第1標(biāo)地說明具四個存儲組1的集成存儲電路，在該存儲組1中，存儲單元2皆排列于字線3及位線4，為清楚緣故，第1圖的說明僅說明一字線及一位線，該存儲單元位于其交叉點，實際上，有大數(shù)目的字線及位線存在于存儲組。
該位線4系經(jīng)由合適感應(yīng)放大器(未示出)、第二感應(yīng)放大器(未示出)及切換裝置(未示出)連接至數(shù)據(jù)總線5，經(jīng)由此，數(shù)據(jù)可被讀出或是數(shù)據(jù)可被寫入，該數(shù)據(jù)總線5具如64位的寬度，故64位的數(shù)據(jù)可被平行讀出或?qū)懭搿?br> 若該存儲電路在測試模式操作，每一存儲組1的數(shù)據(jù)總線連接至測試電路6。若該集成存儲電路在測試模式，則測試電路6被激活。該測試電路6基本上未用于該存儲電路的正常操作。
該測試電路6具壓縮單元7于每一存儲組1，該壓縮單元被連接至數(shù)據(jù)總線5。在存儲單元的測試期間，于相關(guān)數(shù)據(jù)總線5，自該存儲單元讀出的數(shù)據(jù)皆被送至比較器單元8，其比較讀出的數(shù)據(jù)與先前寫入的數(shù)據(jù)，該比較器裝置8的輸出連接至壓縮單元7。顯示哪一讀取存儲單元不具先前寫入的測試數(shù)據(jù)及結(jié)果為缺陷的之缺陷信息項存在于該比較器裝置8的輸出。
該存儲單元一般不個別以冗余存儲單元置換，而是至少一缺陷存儲單元所在的存儲區(qū)段由相對應(yīng)冗余存儲區(qū)段置換。做為實例，若在特定字線及特定位線存儲單元為缺陷的，則此存儲單元可由以冗余字線置換或以冗余位線置換而被修護(hù)。一般，合并形成字線組的許多字線由冗余字線組取代及合并形成位線組的許多位線由冗余位線組取代。當(dāng)沿字線讀取數(shù)據(jù)時，在自許多位線組的位線的存儲單元一般被讀取，因不必要傳送每一讀取存儲單元的缺陷信息至測試系統(tǒng)，可能在集成存儲電路內(nèi)部地決定是否缺陷發(fā)生于剛被讀取的位線組的存儲單元。因不必要知道在位線組內(nèi)缺陷發(fā)生的位置，位線組及在字線的存儲單元的缺陷信息項可被合并以形成單一缺陷信息項，其中若位線組的存儲單元及字線的存儲單元的其一為缺陷的，則該缺陷信息項顯示缺陷，因而可能以得自位線組的大小之因子達(dá)到缺陷數(shù)據(jù)的壓縮，此系由壓縮單元7執(zhí)行，該壓縮單元7以得自要被同時修護(hù)的位線的數(shù)目大小之因子壓縮由此決定的缺陷信息項。
這些缺陷信息項一般接著被直接傳送至該測試系統(tǒng)，該測試系統(tǒng)儲存由此決定的缺陷信息項及接著決定所發(fā)現(xiàn)的缺陷要如何被置換。該缺陷信息項至該測試系統(tǒng)的傳送為耗時的，及修護(hù)該缺陷存儲單元的合適修護(hù)方法之計算亦需要時間。
本發(fā)明現(xiàn)在使得于合并形成字線組的字線之存儲單元可被連續(xù)讀取及提供由此決定的第二缺陷信息項先被緩沖儲存于存儲組1的個別緩沖儲存站9，該緩沖儲存站9被形成為移位緩存器及具數(shù)緩存器組件10，該緩存器組件10皆具16位的寬度，該16位的寬度系得自該第二缺陷信息項的寬度。緩存器組件10的數(shù)目系由字線組的字線之?dāng)?shù)目決定。在所說明實例中，該字線組包括四個字線。
該移位緩存器9的四個緩存器組件10在該相關(guān)字線組的字線的存儲單元的連續(xù)讀取期間被填充。該緩存器組件10的輸出系皆接連接至AND門11，因為16位的該缺陷信息項的寬度，16個AND門11被提供于每一存儲組1。
一旦來自該字線組的最后字線之?dāng)?shù)據(jù)已被讀出及該相對應(yīng)缺陷信息項存在于該移位緩存器，相對應(yīng)第二缺陷信息項存在于AND門11，及可被接受進(jìn)入鎖存12，結(jié)果，顯示缺陷是否存在于相關(guān)字線組的缺陷信息項可在該鎖存12被讀出，鎖存12同樣地具16位的寬度。
最后，在個別存儲組1的缺陷由該第二缺陷信息項辨識，僅一缺陷數(shù)據(jù)被提供用于可經(jīng)由字線組及位線組定地址的存儲區(qū)段。在本情況下，可達(dá)到壓縮因子16，因為由四個位線及四個字線所定義的存儲區(qū)段，亦即具16個存儲單元的存儲區(qū)段，可由個別缺陷信息項辨識為無缺陷或是被缺陷圍繞。
因用于讀取該存儲單元的字線之連續(xù)激活需要較讀取在整個字線的該存儲單元顯著為長的時間，以此方式，該相對應(yīng)缺陷信息項較當(dāng)同時讀取所有沿字線的該存儲單元的情況更為顯著緩慢地提供。雖然如此為可以連續(xù)順序提供可被傳送至該測試系統(tǒng)的足夠數(shù)目的缺陷信息項，沿位線或沿位線組的存儲單元之讀取可對許多存儲組同時進(jìn)行。
在所說明實例中，所有四個存儲組1由共同地址定地址及經(jīng)由相對應(yīng)比較器單元8、相對應(yīng)壓縮單元7、相對應(yīng)移位緩存器9及相對應(yīng)AND門11提供于相對應(yīng)鎖存12以進(jìn)行提供該第二缺陷信息項的目的。
該鎖存12系由它們的輸出連接至進(jìn)一步移位緩存器13，該進(jìn)一步移位緩存器13包括進(jìn)一步數(shù)進(jìn)一步緩存器組件14，該進(jìn)一步緩存器組件14的進(jìn)一步數(shù)目系由存儲組1的數(shù)目決定，在所說明實例中為四個。在字線組及沿位線組的字線的存儲單元之讀取后，在該同時經(jīng)測試存儲組1的經(jīng)測試存儲區(qū)段的該缺陷信息項被提供于該鎖存12的輸出。該缺陷信息項被寫至該進(jìn)一步移位緩存器13的進(jìn)一步緩存器組件14。若在該字線組的字線的存儲單元已被讀取及相對應(yīng)第二缺陷信息項以被產(chǎn)生，則在該進(jìn)一步字線組的字線的存儲單元之測試以上述方式繼續(xù)。當(dāng)在該進(jìn)一步字線組的存儲單元被測試時，儲存于該進(jìn)一步移位緩存器13的缺陷數(shù)據(jù)經(jīng)由輸出15被輸出至該測試系統(tǒng)(未示出)。
在倍加數(shù)據(jù)速率II存儲芯片的情況下，特別是，至字線的四個存取內(nèi)部地需要28個時鐘循環(huán)，因16位缺陷信息項由每一存儲組1提供，兩個存儲組的平行處理為最適的，由此得到32位缺陷信息項，其為在28個時鐘循環(huán)期間至該進(jìn)一步字線組的四個字線的存取所必須的。在32個時鐘循環(huán)期間，該32缺陷信息項可接著經(jīng)由單一測試器信道傳送至該測試系統(tǒng)。結(jié)果為可得到不被中斷的具內(nèi)部16倍缺陷壓縮的缺陷信息流動。
本發(fā)明觀念在于提供缺陷信息項于該測試系統(tǒng)，缺陷信息項顯示是否，沿位線組，缺陷發(fā)生于在字線組的存儲單元，此節(jié)省在該經(jīng)連接測試系統(tǒng)的修護(hù)方法的計算時間。然而，當(dāng)沿相同位線組的存儲單元被連續(xù)讀取時，此可以小的額外電路配置達(dá)到，該字線組的字線被連續(xù)激活。
因定地址在不同字線的存儲單元需要較定地址沿一字線的存儲單元顯著為長的時間，特別是在該缺陷信息項的壓縮之后為此情況，較在被傳輸用于讀取沿位線組的存儲單元的情況為少的缺陷信息項被提供用于至該測試系統(tǒng)的傳輸，所以，根據(jù)本發(fā)明方法可同時在許多存儲組1進(jìn)行，故缺陷信息項基本上可同時自該許多同時測試的存儲組1提供，該缺陷信息項可接著緩沖儲存于進(jìn)一步移位緩存器13及在進(jìn)一步存儲區(qū)段的存儲單元的測試期間被輸出。
依據(jù)在個別存儲芯片的測試時間及要在測試系統(tǒng)同時測試的存儲芯片數(shù)目之間產(chǎn)生的最適比值，該缺陷信息項可經(jīng)由一測試器信道或許多測試器信道輸出。
參考符號清單1存儲組2存儲單元3字線4位線5數(shù)據(jù)總線6測試電路7壓縮單元8比較器電路9移位緩存器10 緩存器組件11 AND門12 鎖存13 進(jìn)一步移位緩存器14 進(jìn)一步緩存器組件15 輸出
權(quán)利要求
1.一種自具排列于字線(3)及位線(4)的動態(tài)存儲單元之集成存儲芯片讀出缺陷信息之方法，具若干字線(3)的字線組可由冗余字線組取代及/或位線可由冗余位線取代，以取代缺陷存儲單元，測試數(shù)據(jù)被寫至該存儲芯片的存儲單元以進(jìn)行測試該存儲單元(2)的目的，該寫入數(shù)據(jù)被讀出及與先前寫入數(shù)據(jù)比較以依據(jù)比較結(jié)果產(chǎn)生第一缺陷信息項，若該寫入測試數(shù)據(jù)及該讀出測試數(shù)據(jù)不同，則該第一缺陷信息項顯示缺陷，其中沿該位線(4)其一的存儲單元(2)被連續(xù)地讀出，在每一情況，該第一缺陷信息項對每一該讀取存儲單元(2)產(chǎn)生，該第一缺陷信息項在該存儲單元測試期間被緩沖儲存于該字線組，第二缺陷信息項被產(chǎn)生，若至少一該第一缺陷信息項顯示缺陷，則該第二缺陷信息項顯示缺陷，該第二缺陷信息項在沿該位線(4)的該字線組的該存儲單元(2)之讀取結(jié)束后被輸出。
2.根據(jù)權(quán)利要求第1項的方法，其中該集成存儲電路具許多存儲器陣列(1)，每一包括排列于字線(3)及位線(4)上的存儲單元(2)，在該許多存儲器陣列(1)的該字線組的存儲單元基本上被同時讀取，該第二缺陷信息項的產(chǎn)生對每一該許多存儲器陣列(1)進(jìn)行，該第二缺陷信息項被緩沖儲存，及該第二缺陷信息項在沿該位線的該字線組的存儲單元(2)之讀取結(jié)束后被連續(xù)輸出。
3.根據(jù)權(quán)利要求第2項的方法，其中該第二缺陷信息項的輸出被執(zhí)行且自該存儲器陣列(1)的進(jìn)一步字線組的存儲單元(2)被讀取以進(jìn)行測試該存儲單元(2)的目的。
4.根據(jù)權(quán)利要求第1至3任一項的方法，其中在每一該存儲器陣列(1)的字線組的字線(3)的每一被激活以進(jìn)行相關(guān)存儲單元(2)之連續(xù)讀取及接著去激活。
5.根據(jù)權(quán)利要求第1至4任一項的方法，其中具許多位線(4)的位線組可由冗余位線組取代以置換缺陷的存儲單元(2)，在此情況下，在該字線組的該字線(3)及在位線組的該存儲單元(2)之連續(xù)讀出期間，第三缺陷信息項依據(jù)對每一該相對應(yīng)存儲單元(2)的比較結(jié)果而產(chǎn)生，該第三缺陷信息項顯示是否該位線組的存儲單元(2)的其一的缺陷發(fā)生，該第一缺陷信息項系由該第三缺陷信息項產(chǎn)生，故若該第三缺陷信息項的其一顯示缺陷，則該第一缺陷信息項顯示缺陷。
6.一種集成存儲電路其具排列于字線(3)及位線(4)的存儲單元(2)，其具一種測試電路(6)以根據(jù)測試模式寫入測試數(shù)據(jù)至該存儲電路的存儲單元(2)，其具冗余字線組以在缺陷情況下置換具若干字線(3)的字線組，其具冗余位線以置換位線(4)，其具寫入電路以使得提供用于測試該存儲單元(2)的測試數(shù)據(jù)被寫至該存儲電路的該存儲單元(2)，其具讀出電路以讀出經(jīng)寫入數(shù)據(jù)，其具比較器電路(8)以比較該讀出數(shù)據(jù)與該寫入數(shù)據(jù)，以依據(jù)比較結(jié)果產(chǎn)生第一缺陷信息項，若該寫入測試數(shù)據(jù)及該讀出測試數(shù)據(jù)不同，則該第一缺陷信息項顯示缺陷，其中該測試電路(6)以一種方式被提供以連續(xù)讀取在字線組及沿該位線(4)的該存儲單元(2)及以一種方式指定該第一缺陷信息項的其一至該讀取存儲單元(2)的每一及以緩沖儲存該信息于緩沖儲存站(9)，該測試電路以一種方式進(jìn)一步被構(gòu)形為產(chǎn)生第二缺陷信息項及提供其用于輸出，若該字線組的至少一第一缺陷信息項顯示缺陷，則該第二缺陷信息項顯示缺陷。
7.根據(jù)權(quán)利要求第6項的集成存儲電路，其中該存儲電路具許多具該存儲單元(2)的存儲器陣列(1)，該測試電路(6)以一種方式被構(gòu)形以基本上同時測試該存儲區(qū)域及以提供該第二缺陷信息項用于該存儲器陣列，該測試電路具進(jìn)一步緩沖儲存站(13)以緩沖儲存該第二缺陷信息項，該測試電路(6)以一種方式被構(gòu)形以在沿該位線(4)的該字線組的存儲單元(2)之讀取結(jié)束后連續(xù)輸出該第二缺陷信息項。
8.根據(jù)權(quán)利要求第6或7項的集成存儲電路，其中該存儲電路以一種方式被構(gòu)形，使得具許多位線(4)的位線組由冗余位線組取代，該測試電路(6)以一種方式被構(gòu)形，使得為每一字線組的該字線(3)產(chǎn)生該第一缺陷信息項，若至少一第三缺陷信息項顯示缺陷，則該第一缺陷信息項顯示缺陷，該第三缺陷信息項系對應(yīng)于在該位線組及在個別字線(3)的該存儲單元(2)的內(nèi)容與該寫入測試數(shù)據(jù)之比較結(jié)果。
全文摘要
本發(fā)明系關(guān)于一種集成存儲芯片讀出缺陷信息之方法，具若干字線的字線組可由冗余字線組取代及/或位線可由冗余位線取代，以取代缺陷存儲單元；測試數(shù)據(jù)被寫至該存儲芯片的存儲單元以進(jìn)行測試該存儲單元的目的；該寫入數(shù)據(jù)被讀出及與先前寫入測試數(shù)據(jù)比產(chǎn)生第一缺陷信息項；若該寫入測試數(shù)據(jù)及該讀出測試數(shù)據(jù)不同，則該第一缺陷信息項顯示缺陷；沿該位線的其一的存儲單元被連續(xù)地讀出；該第一缺陷信息項在該存儲單元測試期間被緩沖儲存于該字線組；第二缺陷信息項被產(chǎn)生，若至少一該第一缺陷信息項顯示缺陷，則該第二缺陷信息項顯示缺陷。
文檔編號G01R31/3193GK1577633SQ20041006982
公開日2005年2月9日 申請日期2004年7月9日 優(yōu)先權(quán)日2003年7月9日
發(fā)明者P·比爾 申請人:因芬尼昂技術(shù)股份公司