專利名稱：與其它類型電路集成的mram器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及磁隨機(jī)存取存儲器(MRAM)，并且更具體地，涉及 具有MRAM和其它電路類型的集成電路。
背景技術(shù)：
磁隨機(jī)存取存儲器(MRAM)具有非易失性的好處同時還具有諸 如DRAM和SRAM的常規(guī)隨機(jī)存取存儲器(RAM)的一些有價值的 特性。因此，MRAM是有吸引力的，不僅作為單獨(dú)的存儲器，還可作 為其它電路嵌入至相同的集成電路。由于利用不同于用于其它非 MRAM電路的材料和工藝制造MRAM單元，所以計劃在其它工藝全 部完成后形成MRAM單元。另一總是存在的問題是成本。MRAM處理的成本被加入至制造其 它電路的成本。該額外的成本可降低MRAM作為嵌入式存儲器的吸引 力。


本發(fā)明通過示例說明，并且不限于附圖，其中相同的引用標(biāo)記表 示類似的元件，其中.-圖l是根據(jù)本發(fā)明一個方面的具有嵌入式MRAM和其它電路的集成電路的一部分的剖面圖；圖2是根據(jù)圖l的集成電路的一個實(shí)現(xiàn)方式的集成電路的剖面圖； 圖3是根據(jù)圖l的集成電路的第二實(shí)現(xiàn)方式的集成電路的剖面圖； 圖4是根據(jù)圖1的集成電路的第三實(shí)現(xiàn)方式的集成電路的剖面圖； 圖5是根據(jù)圖1的集成電路的第四實(shí)現(xiàn)方式的集成電路的剖面圖； 圖6是根據(jù)圖l的集成電路的第五實(shí)現(xiàn)方式的集成電路的剖面圖。
技術(shù)人員明白，圖中的元件僅出于簡明的目的而說明，并不一定 按照比例繪制。例如，圖中一些元件的尺度可能相對于其它元件夸大， 以有助于提高對于本發(fā)明各實(shí)施例的理解。
具體實(shí)施方式
在一個方面，磁隨機(jī)存取存儲器(MRAM)與其它電路類型相嵌 入。諸如處理器的邏輯是特別適合同MRAM—同嵌入的電路類型。通 過利用作為與其它電路的互連的一部分也作為MRAM單元的一部分的 金屬層可更加高效地形成這樣的嵌入。MRAM單元都被編程線寫入。 在這種用法中，編程線是兩個線中的任何一個，這兩個線寫入位于這 兩個編程線交叉處的單元。由于將金屬線同時用于MRAM的編程線之 一和邏輯的互連線之一，因而設(shè)計得到簡化。通過參考附圖和下面的 說明，可更好地理解這一點(diǎn)。圖1所示是半導(dǎo)體器件10，其包括半導(dǎo)體襯底11、邏輯部分12 以及MRAM部分13。邏輯部分12包括前端14、前端14上方的柵極 與互連區(qū)18、以及互連區(qū)22。 MRAM部分13包括前端16、前端16 上方的互連區(qū)20、以及互連區(qū)24?；ミB區(qū)24是形成MRAM單元的區(qū) 域。這些MRAM單元沒有在圖1中示出?；ミB區(qū)22和24在其中提供 了金屬層26，如圖1所示，該金屬層對于區(qū)域22和24中的互連是有 用的。金屬層26包括金屬部分28、 30、 32、 34以及36。金屬部分28 和30全部位于邏輯部分12。金屬部分34和36全部位于MRAM部分 13。金屬部分32在MRAM部分13和邏輯部分12中延伸。通過連續(xù) 金屬層的淀積，然后將該連續(xù)金屬層圖案化以保留金屬部分，形成金 屬層26。如此處所使用，金屬層是多個金屬部分，它們在襯底上方基 本相同的距離。如此處所使用，前端是形成晶體管的區(qū)域，通常表示 形成源極與漏極的襯底頂部，在襯底上方形成的柵極。因此，前端14 和16既形成于襯底11之中，也形成于襯底11上方。互連區(qū)域18與 20由傳導(dǎo)層形成，其具有隔離它們的介電層，互連區(qū)在形成電氣連接
方面是有用的，例如晶體管之間的電氣連接。在操作中，半導(dǎo)體器件IO具有MRAM和一起操作的另一電路。 該另一電路優(yōu)選地是邏輯電路，例如處理器，但也可以是任何非MRAM 電路，例如RF電路。邏輯電路在部分12中形成。MRAM在部分13 中形成。MRAM和邏輯電路都使用金屬線26。優(yōu)選地，金屬線26用 作MRAM 24中的編程線。圖2所示是半導(dǎo)體器件50，其表示圖1的器件的更加詳細(xì)的第一 實(shí)現(xiàn)方式。器件50包括作為圖1的互連22的第一詳細(xì)實(shí)施例的互連 52和作為圖1的互連24的第一詳細(xì)實(shí)施例的互連54?；ミB52包括分 別由孔86、 90和100連接的金屬部分56、 60、 66和76。連接52中還 提供用于將金屬部分76連接至互連18和前端14之一的孔108?；ミB 52為在部分12中形成的邏輯電路提供互連?；ミB54包括金屬部分58、 62、 68、 70、 72、 74、 80、 82禾口 84，孑L 88、 92、 94、 96、 98、 99、 102、 104、 106、 110、 112、 114，單元互連120，磁隧道結(jié)(MTJ) 116以及 感應(yīng)連接118。孔88、 92和102分別互連金屬部分58、 62、 68和80。 孔94和98頂部堆疊，并且連接單元互連120和金屬部分70。孑L 104 連接金屬部分70和金屬部分82?？?10、 112和114具有分別連接至 金屬部分80、 82和84的一端。另一端連接至前端16或者互連20?？?96將單元互連120連接至MTJ 116。感應(yīng)連接118將MTJ 116連接至 孔99。金屬部分74沿與金屬部分62垂直的方向延伸?？?9將感應(yīng)連 接118連接至金屬部分72?？?02、 104和106分別將金屬部分68、 70和72連接至金屬部分80、 82和84。金屬部分80、 82和84對于存 儲器單元的形成并不是必須的。金屬部分74與金屬部分62用于寫入MTJ 116的狀態(tài)，這兩個金 屬部分的每一個均是編程線。金屬部分74是數(shù)字線，而金屬部分62 是比特線。金屬部分62、 68、 70、 72和74，孔92、 94、 96、 98、 99， 感應(yīng)連接118，單元互連120以及MTJ 116的排列對于本領(lǐng)域的普通技
術(shù)人員是己知的，以形成MRAM單元55。金屬部分60和62包括金屬 層。類似地，金屬部分66、 68、 70、 72和74形成金屬層。從而在圖2 所示的這種實(shí)現(xiàn)方式中，在互連52和54間共用兩個金屬線。這兩個 金屬線被互連54中的MRAM單元用作編程線。金屬部分74和62，并 且因此金屬部分60和66，相隔開形成MRAM單元所需的距離。那么在圖2所示的情況中，孔90和92間隔相同的距離。該示例 中的距離可為約4000埃。金屬部分60和66在許多位置由諸如孔90 的孔互連。利用這些眾多的孔連接，這兩個金屬部分實(shí)際上是高度傳 導(dǎo)性的單層，即使它們由不同的金屬材料形成。為了有效地承載高電 流，有時希望頂部的兩個金屬層是高度傳導(dǎo)性的。在此示例中，每一 金屬部分60和66可小于該功能希望的那樣，但是對于這兩個金屬部 分和孔卯的組合，該效果是希望的。在這種情況下，金屬部分60和 66的掩膜圖案可以相同。金屬部分76通常將是最后較薄的金屬層，并 將為例如約3250埃，而金屬部分可為例如8400埃。金屬部分60和66 可分別為5150埃和3250埃，其和為上面兩層所希望的S400埃。這可 視為將倒數(shù)第二層分為兩層，它們在邏輯前端14上方基本相連，并且 將MRAM單元置于這兩層之間，并且利用這兩層作為MRAM前端16 上方的編程線。這確實(shí)增加了總高度，但沒有在金屬部分形成后加入 MRAM增加得那么多。另一益處是可將MRAM增加至現(xiàn)有的邏輯設(shè) 計，而僅需通過分離各個厚金屬層的第一個(最靠近襯底)并且通過 孔連接兩個片段修改邏輯側(cè)。分離最后的金屬也是可行的，但沒有倒 數(shù)第二金屬有吸引力，因?yàn)樵诰嘁r底更遠(yuǎn)處平面性變得較差，這使得 制造MRAM單元更加困難。結(jié)果是編程部分62和74的金屬層在邏輯 部分12和MRAM部分13中共用。圖3所示是半導(dǎo)體器件300，其表示圖1的更加詳細(xì)的第二實(shí)現(xiàn) 方式。器件300包括作為圖1的互連22的第二詳細(xì)實(shí)現(xiàn)方式的互連302 以及作為圖1的互連24的第二詳細(xì)實(shí)現(xiàn)方式的互連304?；ミB302包 括分別通過孔326和330連接的金屬部分306、 310和316?？?42將
金屬部分316連接至互連14或前端18?；ミB304包括金屬部分308、 312、 314和318，孔328、 332、 334、 336、 338、 340、 344、 346禾口 348， MTJ 350,單元互連351以及感應(yīng)連接352。孔328連接金屬部分308 和312。除了金屬部分308和312以及孔328之外，圖3中針對互連 304標(biāo)識的元件具有在圖2中以相同方式連接的類似元件，以形成 MRAM單元305，這對于本領(lǐng)域的普通技術(shù)人員是已知的。金屬部分 316、 318、 320和322形成金屬層，因此MRAM單元305使用相同的 金屬線用作數(shù)字線，如同互連302在執(zhí)行其互連功能時進(jìn)行連接那樣。 在這種情況下，比特線，金屬部分314，形成于金屬部分312之下。部 分310和312形成第一厚金屬層。從而，MRAM單元305使用最后厚 金屬層和第一厚金屬層間的空間，同時使用最后厚金屬層作為編程線。 這在需要對現(xiàn)有的邏輯設(shè)計進(jìn)行最少改變時特別有優(yōu)勢，因?yàn)閮H需要 較長的孔。圖4所示是半導(dǎo)體器件400，其表示圖1的器件的更加詳細(xì)的第 三實(shí)現(xiàn)方式。器件400包括作為圖1的互連22的第三詳細(xì)實(shí)現(xiàn)方式的 互連401以及作為圖1的互連24的第三詳細(xì)實(shí)現(xiàn)方式的互連402。互 連401包括金屬部分403、 406、 410和414以及孔424、 428、 432和 444?？?24、 428和432分別互連金屬部分403、 406、 414?；ミB401 與圖3的互連302相同，除了第一厚金屬層406和最后厚金屬層410 之間的金屬部分插入，以在長孔330的位置形成短孔428和432?；ミB 402包括金屬部分404、 408、 412和416，孔426、 430、 434、 436、 438、 440、 442、 446、 448和450，單元互連451、感應(yīng)連接454以及MTJ 452。 互連402與互連304的不同之處僅在于在第一厚金屬層、金屬部分408 與比特線、金屬部分402間存在孔430。孔430用于提供比特線412， 與上面的導(dǎo)體層408和404之間的直接連接。參考圖3，比特線314與 上層互連312和308之間的連接存在，通過替換路徑通孔312、互連 318/316，并且向上達(dá)到302。圖5所示是半導(dǎo)體器件500，其表示圖1的器件的更加詳細(xì)的第 四實(shí)現(xiàn)方式。器件500包括作為圖1的互連22的第四詳細(xì)實(shí)現(xiàn)方式的 互連502以及作為圖1的互連24的第四詳細(xì)實(shí)現(xiàn)方式的互連504?；?連502包括金屬部分506、 510、 514和518以及孔528、 532、 536和 552?？?28、 532和536分別互連金屬部分506、 510、 514和518。孔 552將金屬部分518連接至互連18或前端14。金屬部分514和518是 相對最為薄的兩個互連層。這些層將優(yōu)選地由低k電介質(zhì)分隔，但是 它們比正常時相隔更大的距離，因此降低了對于低k的需求?；ミB504 包括金屬部分508、 512、 516和520，孔530、 534、 538、 540、 546、 548、 550、 554、 556和558，單元互連561以及感應(yīng)連接560以及MTJ 562。類似的元件如圖2所示進(jìn)行連接，以形成MRAM單元505。在這 種情況下，MRAM單元505在相對最薄的兩個金屬層之間和最厚的兩 個金屬層之下形成。金屬部分516和514形成邏輯與MRAM單元共用 的一個金屬線，并且金屬部分518、 520、 522、 524和526形成邏輯與 MRAM單元共用的第二金屬線。由于金屬線之間MRAM單元505的 插入，這些金屬線必須被進(jìn)一步分離，這允許使用與MRAM單元的材 料更為兼容的低溫電介質(zhì)。圖6所示的是半導(dǎo)體器件600，其表示圖1的器件的更加詳細(xì)的 第五實(shí)現(xiàn)方式。器件600包括作為圖1的互連22的第五詳細(xì)實(shí)現(xiàn)方式 的互連602和作為圖1的互連24的第五詳細(xì)實(shí)現(xiàn)方式的互連604?；?連602包括金屬部分606、 610、 614和618以及孔628、 632、 614、 636 和64S?？?28、 632和636分別互連金屬部分606、 610、 614和618。 孔648將金屬部分618連接至互連18或者前端14。互連604包括金屬 部分608、 612、 616和620，孔630、 634、 638、 640、 642、 644、 646、 650、 652和654，單元互連655， MTJ 657以及感應(yīng)連接658。類似的 元件如圖2所示進(jìn)行連接，以形成MRAM單元605。金屬部分616和 614形成邏輯和MRAM間共用的金屬層。金屬部分618、 620、 622、 624和626也是如此。在這種情況下，金屬部分612和614由大尺寸的 孔632連接?？?32的寬度能夠大于諸如孔628的孔的寬度，因?yàn)榭?632連接沒有精密幾何尺寸要求的層。
在前面的說明中，已經(jīng)參考特定實(shí)施例說明了本發(fā)明。然而，本 領(lǐng)域的普通技術(shù)人員明白，在不超過權(quán)利要求闡釋的本發(fā)明范圍的情 況下，可進(jìn)行各種修改和變化。例如，金屬層可為復(fù)合金屬，其中一 些可以不是金屬。摻雜硅常常用作導(dǎo)體。編程線被說明為正交，但是它們可彼此處于一些其它角度。作為另一示例，非MRAM電路被說明為邏輯電路，但是也可為其它類型，例如模擬電路。相應(yīng)地，說明書 與附圖被視為解釋意義而不是限制意義，并且所有這些修改被包括在 本發(fā)明范圍之內(nèi)。上面對于特定實(shí)施例說明了益處、其它優(yōu)勢和問題的解決方案。 然而，這些益處、優(yōu)勢、問題的解決方案以及使任何益處、優(yōu)勢或解 決方案出現(xiàn)或顯得更加明顯的任何要素將不被視為任何或所有權(quán)利要 求的關(guān)鍵的、必需的或本質(zhì)的特征。如此處所使用，術(shù)語"包括"或 其另外的變形，目的是涵蓋非排它性的內(nèi)容，使得包括一系列要素的 過程、方法、物品或裝置不僅包括這些要素，而且包括沒有明確列出 的或這些過程、方法、物品或裝置固有的要素。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底，具有用于MRAM的第一部分和用于第一電路類型的第二部分，其中所述第一電路類型不同于MRAM；用于所述MRAM的第一前端電路，處于所述襯底中所述第一部分上方；用于所述第一電路類型的第二前端電路，處于所述襯底的所述第二部分之中；所述第一前端電路上方的MRAM單元，其中所述MRAM單元使用第一金屬層用作第一編程線；以及所述第二前端電路上方的金屬互連，其中所述金屬互連使用所述第一金屬層提供用于所述第一電路類型的互連。
2. 權(quán)利要求1所述的半導(dǎo)體器件，其中所述MRAM單元的特征 進(jìn)一步在于使用第二金屬層用作第二編程線，并且所述金屬互連的特 征進(jìn)一步在于使用所述第二金屬層提供用于所述第一電路類型的互 連。
3. 權(quán)利要求2所述的半導(dǎo)體器件，進(jìn)一步包括所述第一與第二金 屬層上方的第三金屬層以及所述第三金屬層上方的第四金屬層，其中 所述第三和第四金屬層均厚于所述第一和第二金屬層。
4. 權(quán)利要求3所述的半導(dǎo)體器件，其中所述第三和第四金屬層具 有基本相同的厚度。
5. 權(quán)利要求4所述的半導(dǎo)體器件，其中所述第一金屬層的一部分 用作數(shù)字線。
6. 權(quán)利要求5所述的半導(dǎo)體器件，其中所述第二金屬線的一部分 用于比特線。
7. 權(quán)利要求4所述的半導(dǎo)體器件，其中所述第三和第四層相隔第 一距離，所述第二和第三層相隔第二距離，其中所述第二距離大于所 述第一距離。
8. 權(quán)利要求4所述的半導(dǎo)體器件，其中所述第三和第四層相隔第一距離，所述第二和第三層相隔第二距離，其中所述第二距離基本上 等于所述第一距離。
9. 權(quán)利要求3所述的半導(dǎo)體器件，其中所述第四層厚于所述第三層。
10. 權(quán)利要求9所述的半導(dǎo)體器件，其中所述第三和第四金屬層 由第一寬度的孔連接，所述第三和第二金屬層由大于所述第一寬度的 第二寬度的孔連接。
11. 權(quán)利要求l所述的半導(dǎo)體器件，進(jìn)一步包括-第三金屬層，其具有所述襯底的所述第一部分上方的第一部分和所述襯底的所述第二部分上方的第二部分，其中所述第三金屬層的第 一部分緊接著位于所述第二金屬層的上方，所述第三金屬層的第二部 分緊接著位于所述第三金屬層的上方。
12. 權(quán)利要求l所述的半導(dǎo)體器件，其中所述MRAM使用所述第 二金屬層用作第二編程線。
13. 權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括所述第二金屬層 上方的第三金屬層，其中所述第三金屬層具有所述襯底的所述第一部 分上方的第一部分和所述襯底的所述第二部分上方的第二部分，其中 所述第二部分基本上與所述第二層相連，并且通過多個孔連接至所述 第^"層°
14. 權(quán)利要求13所述的半導(dǎo)體器件，其中所述MRAM單元使用 所述第二金屬層用作第二編程線。
15. —種半導(dǎo)體器件，包括半導(dǎo)體襯底，其具有用于MRAM的第一部分和用于不同于MRAM 的類型的電路的第二部分；以及第一金屬層，其具有所述襯底的所述第一部分上方的第一部分和 所述襯底的所述第二部分上方的第二部分，其中所述第一金屬層的所 述第一部分被用作用于所述MRAM的第一編程線，并且所述第一金屬 層的所述第二部分被用作互連所述電路。
16. 權(quán)利要求15所述的半導(dǎo)體器件，進(jìn)一步包括所述第一金屬層 上方的第二金屬層，其具有所述襯底的所述第一部分上方的第一部分 和所述襯底的所述第二部分上方的第二部分，其中所述第二金屬層的 第一部分用作所述MRAM的第二編程線，并且所述第二金屬層的第二 部分用于互連所述電路。
17. 權(quán)利要求16所述的半導(dǎo)體器件，進(jìn)一步包括第三金屬層，該 第三金屬層具有所述襯底的所述第一部分上方的第一部分和所述襯底 的所述第二部分上方的第二部分，其中所述第三金屬層的第二部分通過具有第一長度的第一孔連接至所 述第二層的第二部分；所述第二金屬層的第二部分通過具有大于所述第一長度的第二長 度的第二孔連接至所述第一金屬層的第二部分。
18. 權(quán)利要求17所述的半導(dǎo)體器件，其中所述第三金屬層是所述 半導(dǎo)體器件的最后金屬層。
19. 權(quán)利要求17所述的半導(dǎo)體器件，其中所述第二和第三金屬層 的第二部分基本相連。
20. 權(quán)利要求17所述的半導(dǎo)體器件，進(jìn)一步包括所述第三金屬層上方的第四金屬層，其具有所述襯底的所述第一部分上方的第一部分 和所述襯底的所述第二部分上方的第二部分。
21. 權(quán)利要求20所述的半導(dǎo)體器件，其中所述第四金屬層具有大 于所述第三金屬層厚度的厚度。
22. 權(quán)利要求20所述的半導(dǎo)體器件，其中所述第四金屬層連接至 所述第三金屬層。
23. 權(quán)利要求15所述的半導(dǎo)體器件，進(jìn)一步包括所述襯底的所述 第一部分上方的所述第一金屬層上方的第二金屬層，其用作所述 MRAM的第二編程線。
24. 權(quán)利要求23所述的半導(dǎo)體器件，進(jìn)一步包括第三金屬層，其 具有所述襯底的所述第一部分上方的第一部分和所述襯底的所述第二 部分上方的第二部分，其中所述第三金屬層的第一部分緊接著位于所 述第二金屬層的上方，并且所述第三金屬層的第二部分緊接著位于所 述第一金屬層的上方。
25. 權(quán)利要求24所述的半導(dǎo)體器件，進(jìn)一步包括 將所述第二金屬層的第一部分連接至所述第一金屬層的第一部分的第一孔，所述第一孔具有第一長度；以及將所述第三金屬層的第二部分連接至所述第一金屬層的第二部分 的第二孔，所述第二孔具有大于所述第一長度的第二長度。
26. —種制造半導(dǎo)體器件的方法；包括 提供半導(dǎo)體襯底；在所述襯底的第一部分之上和之中形成MRAM電路； 在所述襯底的第二部分之中和之上形成類型不同于MRAM的第 一電路；形成第一金屬層，該第一金屬層具有所述襯底的所述第一部分上 方的第一部分和所述襯底的所述第二部分上方的第二部分，所述第一 金屬層的第二部分用于互連所述第一電路；利用所述第一金屬層的第一部分作為所述MRAM單元的第一編 程線，在所述第一金屬層的第一部分上方形成MRAM單元的一部分。
27. 權(quán)利要求26所述的方法，進(jìn)一步包括形成第二金屬層，該第 二金屬層具有所述襯底的所述第一部分上方的第一部分和所述襯底的 所述第二部分上方的第二部分，所述第二金屬層的第二部分用于互連 所述第一電路，并且所述第二金屬層的第一部分用于提供所述MRAM 單元的第二編程線。
28. 權(quán)利要求26所述的方法，進(jìn)一步包括在所述第一金屬線的上方形成所述第二金屬層，以提供所述 MRAM單元的第二編程線；以及形成第三金屬層，該第三金屬層具有所述襯底的所述第一部分上 方的第一部分和所述襯底的所述第二部分上方的第二部分，所述第三 金屬層的第二部分緊接著位于所述第一金屬層的上方，以互連所述第 一電路，并且所述第三金屬層的第一部分緊接著位于所述第二金屬層 的上方。
全文摘要
一種與其它電路類型(12)一起嵌入的磁隨機(jī)存取存儲器(MRAM)(13)。邏輯(12)，例如處理器，是特別適合與MRAM(13)一起嵌入的電路類型。通過使用既用作其它電路(12)的互連部分還用作MRAM單元(13)部分的金屬層(26)，可更加有效地形成這樣的嵌入。MRAM(13)都由編程線寫入，編程線是交叉形成待寫入單元的兩個線。從而，由于將金屬線(26)同時用于MRAM的編程線之一和邏輯(13)的互連線之一，因而設(shè)計得到簡化。
文檔編號G01C7/00GK101133301SQ200480036273
公開日2008年2月27日 申請日期2004年10月29日 優(yōu)先權(quán)日2003年12月8日
發(fā)明者常利辛, 托馬斯·V·邁克斯納, 格洛麗亞·J·凱爾斯齊科夫斯基, 洛倫·J·懷斯, 明 顏, 馬克·A·迪爾拉姆 申請人:飛思卡爾半導(dǎo)體公司