国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種芯片通用測(cè)試裝置及其構(gòu)建方法

      文檔序號(hào):6113828閱讀:250來(lái)源:國(guó)知局
      專(zhuān)利名稱(chēng):一種芯片通用測(cè)試裝置及其構(gòu)建方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及半導(dǎo)體器件測(cè)試技術(shù),尤其涉及一種芯片通用測(cè)試裝置及其構(gòu)建方法。
      背景技術(shù)
      為了保證半導(dǎo)體芯片的質(zhì)量,降低開(kāi)發(fā)成本,在芯片的開(kāi)發(fā)初期一般會(huì)在自動(dòng)測(cè)試設(shè)備(Automatic Test Equipment,縮寫(xiě)為ATE,簡(jiǎn)稱(chēng)測(cè)試機(jī))上做測(cè)試,其一般測(cè)試裝置如圖1所示,包括插座(Socket)或機(jī)械手(HandlerContactor)B,用來(lái)固定住待測(cè)試的封裝芯片(Device Under Test,簡(jiǎn)稱(chēng)DUT)A;器件接口板(Device Interface Board,簡(jiǎn)稱(chēng)DIB)C;測(cè)試平臺(tái)E。如圖1所示,DUT通過(guò)Socket與DIB連接,DIB又通過(guò)彈簧針(pogo pin)D與測(cè)試平臺(tái)的連接通道連接。這樣,測(cè)試平臺(tái)能夠把各種信號(hào)通過(guò)DIB上的布線傳送到DUT的各個(gè)引腳。
      或者,測(cè)試裝置包括探針卡(probe card),用來(lái)連接待測(cè)試的未封裝芯片(Wafer die),DIB和測(cè)試平臺(tái)。Wafer die通過(guò)探針卡與DIB連接,DIB又通過(guò)pogo pin與測(cè)試平臺(tái)的連接通道連接,因此,測(cè)試平臺(tái)能夠把各種信號(hào)通過(guò)DIB上的布線傳送到Wafer die晶元上。
      由于測(cè)試平臺(tái)的生產(chǎn)廠商不同,型號(hào)也不相同,因此造成了不同的測(cè)試平臺(tái),其內(nèi)部的硬件結(jié)構(gòu)和分布不相同,對(duì)應(yīng)的連接通道也不相同。比如泰瑞達(dá)(Teradyne)公司的測(cè)試平臺(tái)與安捷倫(Agilent)公司的測(cè)試平臺(tái)不相同,而Teradyne公司本身的J750、Catalyst和Flex型測(cè)試平臺(tái)之間也各不同。這就要求不同測(cè)試平臺(tái)即使是針對(duì)同一封裝的芯片、同一接觸點(diǎn)的Waferdie,都必須設(shè)計(jì)不同的專(zhuān)門(mén)匹配的DIB。
      同時(shí),對(duì)于同樣功能的器件,由于Wafer die接觸點(diǎn)物理結(jié)構(gòu)位置(PadMap)的不同,或?qū)τ谕恍酒捎谛酒盘?hào)封裝引腳位置(Pin Map)發(fā)生改變,導(dǎo)致測(cè)試平臺(tái)資源與改變后的引腳不匹配;或者同一芯片由于封裝形式的不同,如球柵陣列(BGA)封裝和雙列直插式封裝(DIP)具有完全不同的管腳構(gòu)造,造成和DIB板完全不匹配;因此,即使針對(duì)同一測(cè)試平臺(tái),對(duì)于同樣功能芯片由于外形尺寸的不同或同一芯片引腳順序不同也必然要求設(shè)計(jì)布線不同的DIB。
      顯然,測(cè)試平臺(tái)、芯片封裝以及引腳順序的多樣性和可變性,導(dǎo)致了DIB開(kāi)發(fā)的復(fù)雜度以及時(shí)間和成本的增加。為了克服這一問(wèn)題,目前業(yè)界進(jìn)行芯片工程測(cè)試時(shí),采用一種基于單一測(cè)試平臺(tái)的母子板方案對(duì)于封裝芯片DUT而言,母子板方案是在圖1基礎(chǔ)上,將DIB的功能分解為由母子板共同完成,如圖2所示。實(shí)際上DIB的功能是由一塊對(duì)應(yīng)某一測(cè)試平臺(tái)的母板,一塊對(duì)應(yīng)器件的子板,以及一個(gè)連接母板和子板的接口連接器來(lái)共同完成的。子板和芯片的接口依然是通過(guò)芯片的插座Socket來(lái)連接。
      相應(yīng)的,針對(duì)Wafer die的母子板方案結(jié)構(gòu)與圖2相同,只不過(guò)“芯片socket”需要被替換為探針“probe”。在這種情況下,子板起到了探針卡probe card的作用,因此,能夠直接與探針probe連接。
      由于DIB板被母子板方案替代,子板針對(duì)器件開(kāi)發(fā),母板針對(duì)測(cè)試平臺(tái)開(kāi)發(fā),增加了開(kāi)發(fā)靈活性。當(dāng)不同封裝,或者不同引腳順序的芯片在同一測(cè)試平臺(tái)測(cè)試時(shí),就只需要設(shè)計(jì)不同的子板,而不需要對(duì)測(cè)試母板有設(shè)置上的改動(dòng),從而減少開(kāi)發(fā)的重復(fù)性,時(shí)間和成本。
      但是,在單一測(cè)試平臺(tái)母子板技術(shù)方案中,子板并不是單一測(cè)試子板,即子板是根據(jù)某種平臺(tái)母板的接口進(jìn)行設(shè)置的;因此,單一測(cè)試平臺(tái)母子板技術(shù)方案仍存在著一個(gè)缺陷只有子板開(kāi)發(fā)的靈活性而沒(méi)有母板開(kāi)發(fā)的靈活性,即使芯片種類(lèi)沒(méi)有發(fā)生變化,只要測(cè)試平臺(tái)的母板改變,則必須相應(yīng)調(diào)整子板設(shè)計(jì),如圖3所示。
      當(dāng)測(cè)試平臺(tái)更換而導(dǎo)致母板更換時(shí),必須重新設(shè)置和制造新的母板及所對(duì)應(yīng)的子板,制作完成后才可以繼續(xù)開(kāi)發(fā)新的測(cè)試程序。所以同樣存在開(kāi)發(fā)周期較長(zhǎng)和成本較高的問(wèn)題。

      發(fā)明內(nèi)容
      本發(fā)明的目的是為了克服上述現(xiàn)有單一測(cè)試平臺(tái)母子板技術(shù)方案中的缺陷,提出一種跨測(cè)試平臺(tái)的芯片通用測(cè)試裝置及其構(gòu)建方法,避免在不同測(cè)試平臺(tái)進(jìn)行測(cè)試程序開(kāi)發(fā)時(shí)反復(fù)制作DIB測(cè)試板。
      為實(shí)現(xiàn)上述目的,本發(fā)明提供了一種芯片通用測(cè)試裝置,包括一測(cè)試母板和一測(cè)試子板,還包括連接所述測(cè)試母板和所述測(cè)試子板的一通用接口連接器;所述測(cè)試母板唯一地與一種測(cè)試平臺(tái)對(duì)應(yīng),并與所述通用接口連接器的一端連接,用于轉(zhuǎn)接測(cè)試平臺(tái)通道和通用接口連接器通道上的信號(hào);所述測(cè)試子板唯一地與一種芯片結(jié)構(gòu)對(duì)應(yīng),并與所述通用接口連接器的另一端連接,用于轉(zhuǎn)接芯片與通用接口連接器通道上的信號(hào),所述芯片結(jié)構(gòu)包括芯片物理結(jié)構(gòu)和芯片信號(hào)類(lèi)型的分布結(jié)構(gòu);所述通用接口連接器為采用統(tǒng)一接口標(biāo)準(zhǔn)的接口連接器,其兩端分別連接所述測(cè)試子板和所述測(cè)試母板。
      較佳的技術(shù)方案是,所述通用接口連接器包括至少一個(gè)電源接口模塊,至少一個(gè)數(shù)字接口模塊和/或至少一個(gè)模擬接口模塊,所述數(shù)字接口模塊、模擬接口模塊和電源接口模塊具有與所述統(tǒng)一接口標(biāo)準(zhǔn)匹配的固定位置,分別用于連接所述測(cè)試子板和所述測(cè)試母板通道上的數(shù)字信號(hào)、模擬信號(hào)和電源信號(hào)。
      所述通用接口連接器還可包括至少一個(gè)控制開(kāi)關(guān)接口模塊,所述控制開(kāi)關(guān)接口模塊具有與所述統(tǒng)一接口標(biāo)準(zhǔn)相匹配的固定位置,用于連接所述測(cè)試子板和所述測(cè)試母板的繼電器控制信號(hào)。
      所述任一接口模塊可分別設(shè)置有多個(gè)連接通道。
      所述任一接口模塊可為設(shè)定有優(yōu)先級(jí)的模塊。
      還提供了一種芯片通用測(cè)試裝置的構(gòu)建方法,其特征在于包括以下步驟步驟1、按照設(shè)定的統(tǒng)一接口標(biāo)準(zhǔn)設(shè)置通用接口連接器;步驟2、按照測(cè)試平臺(tái)結(jié)構(gòu)設(shè)置測(cè)試母板結(jié)構(gòu),使所述測(cè)試母板唯一地與所述測(cè)試平臺(tái)對(duì)應(yīng),并將所述測(cè)試母板的接口信號(hào)與所述通用接口連接器建立關(guān)聯(lián);步驟3、按照芯片的物理結(jié)構(gòu)及芯片信號(hào)類(lèi)型的分布結(jié)構(gòu)設(shè)置測(cè)試子板結(jié)構(gòu),使所述測(cè)試子板唯一地與所述芯片的物理結(jié)構(gòu)及所述芯片信號(hào)類(lèi)型的分布結(jié)構(gòu)對(duì)應(yīng),并將所述測(cè)試子板的接口信號(hào)與所述通用接口連接器建立關(guān)聯(lián)。
      較好的技術(shù)方案是所述按照預(yù)先設(shè)定的統(tǒng)一接口標(biāo)準(zhǔn)設(shè)置通用接口連接器,其中統(tǒng)一接口標(biāo)準(zhǔn)為自定義的統(tǒng)一接口標(biāo)準(zhǔn)或者為業(yè)界已有的通用接口標(biāo)準(zhǔn)。具體為按照統(tǒng)一接口標(biāo)準(zhǔn)分別設(shè)置通用接口連接器中的電源接口模塊、數(shù)字接口模塊和/或模擬接口模塊,并為所述任一接口模塊指定固定位置。
      還包括按照統(tǒng)一接口標(biāo)準(zhǔn)設(shè)置通用接口連接器中的控制開(kāi)關(guān)接口模塊,并為所述控制開(kāi)關(guān)接口模塊指定固定位置。
      還包括按照統(tǒng)一接口標(biāo)準(zhǔn)為任一所述電源接口模塊、數(shù)字接口模塊、模擬接口模塊和/或控制開(kāi)關(guān)接口模塊指定優(yōu)先級(jí)。則步驟2中將所述測(cè)試母板的接口信號(hào)與所述通用接口連接器建立關(guān)聯(lián)的步驟具體為根據(jù)所述測(cè)試母板接口信號(hào)的類(lèi)型,確定所述通用接口連接器中優(yōu)先級(jí)高的接口模塊;在所述優(yōu)先級(jí)高的接口模塊中,選擇至所述測(cè)試母板信號(hào)通道物理連線最短的接口模塊;在測(cè)試母板中建立所述測(cè)試母板的接口信號(hào)與所述接口模塊的映射關(guān)系。
      步驟3中將所述測(cè)試子板的接口信號(hào)與所述通用接口連接器建立關(guān)聯(lián)的步驟具體為根據(jù)所述測(cè)試子板接口信號(hào)的類(lèi)型,確定所述通用接口連接器中優(yōu)先級(jí)高的接口模塊;在所述優(yōu)先級(jí)高的接口模塊中,選擇至所述測(cè)試子板信號(hào)通道物理連線最短的接口模塊;在測(cè)試子板中建立所述測(cè)試子板的接口信號(hào)與所述接口模塊的映射關(guān)系。
      還包括按照統(tǒng)一接口標(biāo)準(zhǔn)為任一所述電源接口模塊、數(shù)字接口模塊、模擬接口模塊和/或控制開(kāi)關(guān)接口模塊設(shè)置多個(gè)連接通道,并為所述連接通道指定固定位置。
      由上述技術(shù)方案可知,本發(fā)明通過(guò)針對(duì)測(cè)試平臺(tái)設(shè)置測(cè)試母板,針對(duì)芯片測(cè)試內(nèi)容設(shè)置測(cè)試子板,采用統(tǒng)一測(cè)試母板和測(cè)試子板接口的方式,具有以下有益效果1、針對(duì)不同的測(cè)試平臺(tái)一次性投入相應(yīng)的單一的測(cè)試母板,避免了測(cè)試母板的反復(fù)開(kāi)發(fā),節(jié)省了芯片測(cè)試開(kāi)發(fā)的時(shí)間和成本;2、在芯片工程測(cè)試階段,無(wú)須考慮測(cè)試機(jī)臺(tái)的選擇問(wèn)題,降低了芯片測(cè)試開(kāi)發(fā)的難度;3、對(duì)同一結(jié)構(gòu)的芯片,只需制作一個(gè)測(cè)試子板即可實(shí)現(xiàn)對(duì)所有測(cè)試平臺(tái)的兼容,節(jié)省了芯片測(cè)試開(kāi)發(fā)的時(shí)間和成本。
      下面通過(guò)附圖和實(shí)施例,對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。


      圖1為本發(fā)明現(xiàn)有技術(shù)中DIB連接示意圖;圖2為本發(fā)明現(xiàn)有技術(shù)中測(cè)試平臺(tái)的母子板方案替代DIB示意圖;圖3為本發(fā)明現(xiàn)有技術(shù)中單一測(cè)試平臺(tái)母子板方案的示意圖;
      圖4為本發(fā)明所提供的芯片通用測(cè)試裝置的框圖;圖5為本發(fā)明所提供的芯片通用測(cè)試裝置的應(yīng)用示意圖;圖6為圖4所示裝置中通用接口連接器接口標(biāo)準(zhǔn)的示意圖;圖7為圖6所示通用接口連接器數(shù)字接口模塊的通道設(shè)置示意圖;圖8為圖6所示通用接口連接器模擬接口模塊的通道設(shè)置示意圖;圖9為圖6所示通用接口連接器電源接口模塊的通道設(shè)置示意圖;圖10為圖6所示通用接口連接器控制開(kāi)關(guān)接口模塊的通道設(shè)置示意圖;圖11為本發(fā)明所提供芯片通用測(cè)試裝置的構(gòu)建方法主要流程的示意圖;圖12為本發(fā)明所提供芯片通用測(cè)試裝置的構(gòu)建方法實(shí)施例的流程圖。
      具體實(shí)施例方式
      本發(fā)明所提供的芯片通用測(cè)試裝置,通過(guò)不同測(cè)試平臺(tái)的測(cè)試母板和不同器件的子板連接組合實(shí)現(xiàn)各種器件的跨平臺(tái)測(cè)試。
      參見(jiàn)圖4,本發(fā)明所提供的芯片通用測(cè)試裝置包括一測(cè)試母板1、一測(cè)試子板3和連接所述測(cè)試母板1和測(cè)試子板3的一通用接口連接器2。
      測(cè)試母板1與通用接口連接器2連接,作為測(cè)試平臺(tái)與通用接口連接器2之間的連接板,用于轉(zhuǎn)接測(cè)試平臺(tái)通道和通用接口連接器通道上的信號(hào)。一種測(cè)試母板1唯一地與一種測(cè)試平臺(tái)對(duì)應(yīng),即其匹配且僅匹配一種測(cè)試平臺(tái),是針對(duì)不同測(cè)試平臺(tái)分別設(shè)計(jì)、一次性投入的,比如Catalyst,J750,Teradyne平臺(tái)各自對(duì)應(yīng)不同結(jié)構(gòu)的測(cè)試母板1;因此,與通用接口連接器2連接的測(cè)試母板1的結(jié)構(gòu)并不局限于一種,而是可以變化的。具體的,測(cè)試母板1與對(duì)應(yīng)的測(cè)試平臺(tái)連接,根據(jù)測(cè)試平臺(tái)的結(jié)構(gòu)對(duì)測(cè)試母板1進(jìn)行設(shè)置。
      測(cè)試子板3與通用接口連接器2連接,作為芯片socket/probe與通用接口連接器2之間的連接板,用于轉(zhuǎn)接芯片與通用接口連接器通道上的信號(hào)。一種測(cè)試子板3唯一地與一種芯片結(jié)構(gòu)對(duì)應(yīng),該結(jié)構(gòu)包括芯片物理結(jié)構(gòu)及芯片信號(hào)類(lèi)型的分布結(jié)構(gòu)。比如,同為256管腳的BGA芯片,如果其中一個(gè)的某一管腳信號(hào)被設(shè)定為電源接口信號(hào),而另一個(gè)的同一管腳被設(shè)定為數(shù)字接口信號(hào)時(shí),對(duì)應(yīng)的測(cè)試子板結(jié)構(gòu)不相同;同時(shí),都是256管腳且芯片信號(hào)類(lèi)型分布結(jié)構(gòu)相同的情況下,即每一管腳對(duì)應(yīng)的信號(hào)類(lèi)型都相同時(shí),如果一個(gè)是BGA芯片,另外一個(gè)是PIC封裝,則由于物理結(jié)構(gòu)不同,對(duì)應(yīng)的測(cè)試子板結(jié)構(gòu)也不相同。因此,與通用接口連接器2連接的測(cè)試子板3的結(jié)構(gòu)并不局限于一種,而是可以變化的。具體的,測(cè)試子板3與對(duì)應(yīng)的芯片socket/probe連接,根據(jù)新器件測(cè)試的需要隨時(shí)進(jìn)行布線設(shè)置和制作。
      測(cè)試子板3與傳統(tǒng)測(cè)試子板不同之處在于,它是單一測(cè)試子板,設(shè)置時(shí)無(wú)需考慮測(cè)試平臺(tái)的結(jié)構(gòu)。因此本發(fā)明所提供的裝置中,一個(gè)測(cè)試母板為匹配且僅匹配一種測(cè)試平臺(tái)的單一測(cè)試母板,一個(gè)測(cè)試子板為匹配且僅匹配一種芯片結(jié)構(gòu),其應(yīng)用示意圖如圖5所示,通過(guò)不同測(cè)試平臺(tái)的測(cè)試母板和不同器件的子板連接組合實(shí)現(xiàn)各種器件的跨平臺(tái)測(cè)試,比如,“測(cè)試子板1”可以通過(guò)通用接口連接器分別和“測(cè)試母板1”、“測(cè)試母板2”和“測(cè)試母板3”分別組合,這樣“芯片1”可以通過(guò)同一個(gè)“測(cè)試子板1”自由的在“平臺(tái)1”或者“平臺(tái)2”或者“平臺(tái)3”上測(cè)試。
      當(dāng)然,考慮測(cè)試平臺(tái)結(jié)構(gòu)的測(cè)試子板同樣適用于本發(fā)明,但是由于在開(kāi)發(fā)成本和開(kāi)發(fā)時(shí)間上的浪費(fèi),因此,不是較佳的技術(shù)方案。
      通用接口連接器2是本技術(shù)方案中的關(guān)鍵部分,采用統(tǒng)一接口標(biāo)準(zhǔn)設(shè)置,其兩端分別連接所述測(cè)試子板3和所述測(cè)試母板1,將測(cè)試母板1和測(cè)試子板3連接在一起。其中,該統(tǒng)一接口標(biāo)準(zhǔn)可以是自定義的標(biāo)準(zhǔn),也可以采用業(yè)界現(xiàn)有的接口標(biāo)準(zhǔn),即本發(fā)明中所采用的接口可以是自定義的接口,也可以是業(yè)界通用接口。
      通用接口連接器2可以采用不同的物理方式實(shí)現(xiàn),包括但不限于pogo pin(一種彈簧針),connector(一種和插槽匹配的插針),同軸電纜等。
      這樣,使用統(tǒng)一的接口標(biāo)準(zhǔn)進(jìn)行通用接口連接器2的設(shè)置,則針對(duì)具有新的封裝規(guī)格及測(cè)試指標(biāo)要求的芯片,只涉及到測(cè)試子板3的開(kāi)發(fā),即可應(yīng)用于所有的測(cè)試平臺(tái),避免了轉(zhuǎn)換測(cè)試平臺(tái)時(shí)對(duì)相應(yīng)測(cè)試母板1的開(kāi)發(fā),實(shí)現(xiàn)了在不同測(cè)試平臺(tái)間無(wú)縫過(guò)渡。
      實(shí)施例如圖6所示,通用接口連接器2包括16個(gè)數(shù)字接口模塊21,分別以“DIGxx”表示,2個(gè)模擬接口模塊22,分別以“ANAxx”表示,以及4個(gè)電源接口模塊23,分別以“DPSxx”表示。其中,數(shù)字接口模塊21、模擬接口模塊22和電源接口模塊23具有固定位置,該固定位置由本實(shí)施例所定義的統(tǒng)一接口標(biāo)準(zhǔn)確定。這樣,通用接口連接器2就可以分別連接所述測(cè)試子板3和所述測(cè)試母板1通道上的數(shù)字信號(hào)、模擬信號(hào)和電源信號(hào)。
      本實(shí)施例中,通用接口連接器2還包括4個(gè)控制開(kāi)關(guān)接口模塊24,以“UTIxx”表示,所述控制開(kāi)關(guān)接口模塊24具有與統(tǒng)一接口標(biāo)準(zhǔn)相匹配的固定位置,用于連接測(cè)試子板3和測(cè)試母板1通道上的繼電器控制信號(hào)。
      在本實(shí)施例中,還進(jìn)一步設(shè)定了各個(gè)接口模塊的使用優(yōu)先級(jí),如圖6圈內(nèi)數(shù)字所示,在進(jìn)行實(shí)際接口設(shè)置時(shí),可參考優(yōu)先級(jí)進(jìn)行實(shí)際測(cè)試接口的規(guī)范。
      通用接口連接器2中的各個(gè)接口模塊還可以分別設(shè)置有多個(gè)連接通道,如圖7、圖8、圖9和圖10所示。
      圖7所示,為一數(shù)字接口模塊21的通道示意圖,設(shè)置了64個(gè)通道,其中數(shù)字為開(kāi)發(fā)人員設(shè)定,以便標(biāo)識(shí)方便;在本圖中,深色標(biāo)示的通道,如01、03、05、07、10、12、14、16等,表示接信號(hào)的通道;淺色標(biāo)示的通道,如02、04、06、08、09、11、13、15等,表示接地的通道。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解,本圖中所示,僅是一個(gè)具體實(shí)例而非限定,數(shù)字接口模塊的通道可由開(kāi)發(fā)人員根據(jù)需要任意設(shè)定。
      圖8所示,為一模擬接口模塊22的通道示意圖,設(shè)置了64個(gè)通道,其中數(shù)字為開(kāi)發(fā)人員設(shè)定,以便標(biāo)識(shí)方便;在本圖中,深色標(biāo)示的通道,如01、03、05、07、10、12、14、16等,表示接信號(hào)的通道;淺色標(biāo)示的通道,如02、04、06、08、09、11、13、15等,表示接地的通道。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解,本圖中所示,僅是一個(gè)具體實(shí)例而非限定,數(shù)字接口模塊的通道可由開(kāi)發(fā)人員根據(jù)需要任意設(shè)定。
      圖9所示,為一電源接口模塊23的通道示意圖,設(shè)置了39個(gè)通道,其中空白部分為通孔,標(biāo)示數(shù)字為開(kāi)發(fā)人員設(shè)定,以便標(biāo)識(shí)方便;在本圖中,通道01、15、27、39表示與模擬電源的地連接的通道;以另外一種灰度標(biāo)示的通道,如09、12、18、35等,表示接電源的通道;空白表示的通道,如02、03、16、28等,表示與數(shù)字電源的地連接的通道。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解,本圖中所示,僅是一個(gè)具體實(shí)例而非限定,數(shù)字接口模塊的通道可由開(kāi)發(fā)人員根據(jù)需要任意設(shè)定。
      圖10所示,為一控制開(kāi)關(guān)接口模塊24的通道示意圖,設(shè)置了15個(gè)通道,其中空白部分為通孔,標(biāo)示數(shù)字為開(kāi)發(fā)人員設(shè)定,以便標(biāo)識(shí)方便;在本圖中,通道01、05、10和11表示接地的通道;通道02、04為自行定義的通道;通道06-09以及12-15,表示接信號(hào)的通道;通道03表示控制開(kāi)關(guān)接口模塊接電源的通道;分別以不同的灰度標(biāo)示。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解,本圖中所示,僅是一個(gè)具體實(shí)例而非限定,數(shù)字接口模塊的通道可由開(kāi)發(fā)人員根據(jù)需要任意設(shè)定。
      應(yīng)當(dāng)理解,本實(shí)施例僅為說(shuō)明清楚而描述了四類(lèi)模塊,但本發(fā)明所提供的技術(shù)方案不僅僅局限于上述四類(lèi)模塊,可以根據(jù)開(kāi)發(fā)人員定義的統(tǒng)一接口標(biāo)準(zhǔn)增加或減少模塊類(lèi)型,比如可以?xún)H包括電源接口模塊和模擬模塊,用來(lái)適配模擬芯片,也可以?xún)H包括電源接口模塊和數(shù)字模塊,用來(lái)適配數(shù)字芯片,同時(shí),也可以在本實(shí)施例的基礎(chǔ)上,增加如射頻信號(hào)接口模塊、大電流接口模塊、高速信號(hào)接口模塊等;本發(fā)明所提供的技術(shù)方案也不僅僅局限于上述模塊的位置描述和通道設(shè)定。
      為了進(jìn)一步說(shuō)明通過(guò)接口連接器,能夠?qū)崿F(xiàn)在不同的各個(gè)測(cè)試平臺(tái)之間及限制視場(chǎng)。影像傳感器70可為CMOS(Complementary Metal-OxideSemiconductor)或CCD(Charge Coupled Device)影像傳感器,本實(shí)施方式中優(yōu)選的影像傳感器70可達(dá)一百三十萬(wàn)像素的分辨率。平板元件60可由透明玻璃材料制成,用以防止灰塵污染該影像傳感器70,第一平行面61或第二平行面62可鍍有紅外線截止膜以消除紅外線對(duì)成像質(zhì)量的影響。本實(shí)施方式優(yōu)選的制作平板元件60的玻璃材料型號(hào)為B270。該復(fù)合透鏡系統(tǒng)100規(guī)劃的具體情形如表1所示表1 復(fù)合透鏡系統(tǒng)規(guī)劃

      該復(fù)合透鏡系統(tǒng)100中,第一透鏡10的第一、第二表面11、12為球面結(jié)構(gòu),第二透鏡20的第三、第四表面21、22,第三透鏡30的第五、第六表面31、32均具有非球面結(jié)構(gòu),該等非球面結(jié)構(gòu)表面可運(yùn)用下列公式表示X(Y)=(Y^2/R)/(1+sqrt(1-(1+K)*(Y/R)^2))+A4*Y^4+A6*Y^6+A8*Y^8+A10*Y^10+…其中,X鏡面上一點(diǎn)的截面深度;Y鏡面上一點(diǎn)距光軸的垂直距離;K二次曲線系數(shù);
      其中,通道設(shè)置不局限于上述模式,接口模塊也不局限于本實(shí)施例出現(xiàn)的數(shù)字接口模塊、模擬接口模塊、電源接口模塊以及控制開(kāi)關(guān)接口模塊;同時(shí),測(cè)試平臺(tái)也并不局限于上述幾種,其種類(lèi)可以增減。
      綜上所述,測(cè)試母板是針對(duì)不同的測(cè)試平臺(tái),比如Catalyst,F(xiàn)lex,分別一次性投入的,無(wú)需反復(fù)開(kāi)發(fā),節(jié)省了芯片測(cè)試開(kāi)發(fā)的時(shí)間和成本;這樣,在芯片工程測(cè)試階段,就無(wú)須考慮測(cè)試機(jī)臺(tái)的選擇問(wèn)題,降低了芯片測(cè)試開(kāi)發(fā)的難度;同時(shí),對(duì)同一的芯片,只需制作一個(gè)測(cè)試子板即可實(shí)現(xiàn)對(duì)所有測(cè)試平臺(tái)的兼容,節(jié)省了芯片測(cè)試開(kāi)發(fā)的時(shí)間和成本。
      本發(fā)明還提供了一種芯片通用測(cè)試裝置的構(gòu)建方法,參見(jiàn)圖11,其主要流程包括以下步驟步驟101、按照設(shè)定的統(tǒng)一接口標(biāo)準(zhǔn)設(shè)置通用接口連接器;步驟102、按照測(cè)試平臺(tái)結(jié)構(gòu)設(shè)置測(cè)試母板結(jié)構(gòu),使所述測(cè)試母板唯一地與所述測(cè)試平臺(tái)對(duì)應(yīng),并將所述測(cè)試母板的接口信號(hào)與所述通用接口連接器建立關(guān)聯(lián);步驟103、按照芯片的物理結(jié)構(gòu)及芯片信號(hào)類(lèi)型的分布結(jié)構(gòu)設(shè)置測(cè)試子板結(jié)構(gòu),使所述測(cè)試子板唯一地與所述芯片物理結(jié)構(gòu)及芯片信號(hào)類(lèi)型的分布結(jié)構(gòu)對(duì)應(yīng),并將所述測(cè)試子板的接口信號(hào)與所述通用接口連接器建立關(guān)聯(lián)。
      其中,步驟101中的統(tǒng)一接口標(biāo)準(zhǔn)為自定義的統(tǒng)一接口標(biāo)準(zhǔn)或者為業(yè)界已有的通用接口標(biāo)準(zhǔn),定義了接口模塊的名稱(chēng)、數(shù)量及位置,接口模塊中信號(hào)通道的名稱(chēng)、數(shù)量及位置,以及接口模塊信號(hào)優(yōu)先級(jí)等。
      步驟101具體為按照統(tǒng)一接口標(biāo)準(zhǔn)分別設(shè)置通用接口連接器中的電源接口模塊、數(shù)字接口模塊和/或模擬接口模塊,并為所述任一接口模塊指定固定位置。
      步驟101還可以包括按照統(tǒng)一接口標(biāo)準(zhǔn)設(shè)置通用接口連接器中的控制開(kāi)關(guān)接口模塊,并為所述控制開(kāi)關(guān)接口模塊指定固定位置;按照統(tǒng)一接口標(biāo)準(zhǔn)為所述任一接口模塊指定優(yōu)先級(jí);以及按照統(tǒng)一接口標(biāo)準(zhǔn)為所述任一接口模塊設(shè)置多個(gè)連接通道,并為所述連接通道指定固定位置。
      實(shí)施例以使用通用接口連接器中設(shè)置的數(shù)字接口模塊為例,參見(jiàn)圖12,包括以下步驟步驟201、按照統(tǒng)一接口標(biāo)準(zhǔn)分別設(shè)置通用接口連接器中的電源接口模塊、數(shù)字接口模塊和模擬接口模塊及控制開(kāi)關(guān)接口模塊,并為所述任一接口模塊指定固定位置;步驟202、為電源接口模塊、數(shù)字接口模塊、模擬接口模塊以及控制開(kāi)關(guān)接口模塊指定優(yōu)先級(jí),在本實(shí)施例中,數(shù)字接口模塊A、B、C、D的優(yōu)先級(jí)分別是1、2、3、4;步驟203、為電源接口模塊、數(shù)字接口模塊、模擬接口模塊以及控制開(kāi)關(guān)接口模塊設(shè)置多個(gè)連接通道,并為所述連接通道指定固定位置;在本實(shí)施例中,數(shù)字接口模塊A、B、C、D都具有64個(gè)連接通道;
      步驟204、按照Catalyst測(cè)試平臺(tái)結(jié)構(gòu)設(shè)置測(cè)試母板結(jié)構(gòu),使所述測(cè)試母板唯一地與Catalyst測(cè)試平臺(tái)對(duì)應(yīng),;步驟205、識(shí)別該測(cè)試母板有128個(gè)信號(hào)通道的信號(hào)為數(shù)字信號(hào),因此按照優(yōu)先級(jí)確定可選用的接口模塊為數(shù)字接口模塊A和B;步驟206、在測(cè)試母板中,建立測(cè)試母板的信號(hào)通道的信號(hào)與數(shù)字接口模塊A和B中連接通道的一一對(duì)應(yīng)關(guān)系;在本步驟中,可以采用按照物理連線最短的原則建立對(duì)應(yīng)關(guān)系,即測(cè)試母板的每一個(gè)信號(hào)通道的信號(hào)都選擇距其最近且尚未使用的連接通道建立對(duì)應(yīng)關(guān)系,從而提高信號(hào)的質(zhì)量;步驟207、按照不同芯片的物理形式及芯片信號(hào)類(lèi)型的分布結(jié)構(gòu)設(shè)置測(cè)試子板結(jié)構(gòu),在本實(shí)施例中,是按照一種BGA芯片信號(hào)類(lèi)型的分布結(jié)構(gòu)設(shè)置測(cè)試子板結(jié)構(gòu),使所述測(cè)試子板唯一地與BGA芯片的信號(hào)類(lèi)型分布對(duì)應(yīng);步驟208、識(shí)別該測(cè)試子板有48個(gè)信號(hào)通道的信號(hào)為數(shù)字信號(hào),確定可選用的接口模塊為數(shù)字接口模塊A;步驟209、在測(cè)試子板中建立所述測(cè)試子板的全部通道的信號(hào)與所述數(shù)字接口模塊A中連接通道的映射關(guān)系,在本步驟中,該48個(gè)信號(hào)通道的信號(hào)可以在數(shù)字接口模塊的64個(gè)連接通道中任意選擇48個(gè)來(lái)建立一一對(duì)應(yīng)關(guān)系;但為了提高信號(hào)質(zhì)量,本實(shí)施例采用的是按照物理連線最短的原則來(lái)建立該對(duì)應(yīng)關(guān)系。
      可見(jiàn),本實(shí)施例采用了統(tǒng)一接口標(biāo)準(zhǔn),優(yōu)先選擇優(yōu)先級(jí)高的模塊設(shè)置該測(cè)試子板與通用接口連接器相連接的接口;在保證優(yōu)先級(jí)的條件下,以物理連線最短為原則建立映射關(guān)系。
      上述實(shí)施例僅提供了一種較佳的芯片通用測(cè)試裝置的構(gòu)建方法,本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解,其實(shí)施順序并不唯一。
      綜上所述,測(cè)試母板只針對(duì)測(cè)試平臺(tái)開(kāi)發(fā),測(cè)試子板只針對(duì)芯片開(kāi)發(fā),通過(guò)通用接口連接器,任一測(cè)試母板與任一測(cè)試子板都可實(shí)現(xiàn)匹配,節(jié)省了芯片測(cè)試開(kāi)發(fā)的時(shí)間和成本,降低了芯片測(cè)試開(kāi)發(fā)的難度。
      最后所應(yīng)說(shuō)明的是,以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非限制,盡管參照較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明,本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解,可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換,而不脫離本發(fā)明技術(shù)方案的精神和范圍。
      權(quán)利要求
      1.一種芯片通用測(cè)試裝置,包括一測(cè)試母板和一測(cè)試子板,其特征在于還包括連接所述測(cè)試母板和所述測(cè)試子板的一通用接口連接器;所述測(cè)試母板唯一地與一種測(cè)試平臺(tái)對(duì)應(yīng),并與所述通用接口連接器的一端連接,用于轉(zhuǎn)接測(cè)試平臺(tái)通道和通用接口連接器通道上的信號(hào);所述測(cè)試子板唯一地與一種芯片結(jié)構(gòu)對(duì)應(yīng),并與所述通用接口連接器的另一端連接,用于轉(zhuǎn)接芯片與通用接口連接器通道上的信號(hào),所述芯片結(jié)構(gòu)包括芯片物理結(jié)構(gòu)和芯片信號(hào)類(lèi)型的分布結(jié)構(gòu);所述通用接口連接器為采用統(tǒng)一接口標(biāo)準(zhǔn)的接口連接器,其兩端分別連接所述測(cè)試子板和所述測(cè)試母板。
      2.根據(jù)權(quán)利要求1所述的裝置,其特征在于所述通用接口連接器包括至少一個(gè)電源接口模塊,至少一個(gè)數(shù)字接口模塊和/或至少一個(gè)模擬接口模塊,所述數(shù)字接口模塊、模擬接口模塊和電源接口模塊具有與所述統(tǒng)一接口標(biāo)準(zhǔn)匹配的固定位置,分別用于連接所述測(cè)試子板和所述測(cè)試母板通道上的數(shù)字信號(hào)、模擬信號(hào)和電源信號(hào)。
      3.根據(jù)權(quán)利要求2所述的裝置,其特征在于所述通用接口連接器還包括至少一個(gè)控制開(kāi)關(guān)接口模塊,所述控制開(kāi)關(guān)接口模塊具有與所述統(tǒng)一接口標(biāo)準(zhǔn)相匹配的固定位置,用于連接所述測(cè)試子板和所述測(cè)試母板的繼電器控制信號(hào)。
      4.根據(jù)權(quán)利要求2或3所述的裝置,其特征在于所述任一接口模塊分別設(shè)置有多個(gè)連接通道。
      5.根據(jù)權(quán)利要求2或3所述的裝置,其特征在于所述任一接口模塊為設(shè)定有優(yōu)先級(jí)的模塊。
      6.一種芯片通用測(cè)試裝置的構(gòu)建方法,其特征在于包括以下步驟步驟1、按照設(shè)定的統(tǒng)一接口標(biāo)準(zhǔn)設(shè)置通用接口連接器;步驟2、按照測(cè)試平臺(tái)結(jié)構(gòu)設(shè)置測(cè)試母板結(jié)構(gòu),使所述測(cè)試母板唯一地與所述測(cè)試平臺(tái)對(duì)應(yīng),并將所述測(cè)試母板的接口信號(hào)與所述通用接口連接器建立關(guān)聯(lián);步驟3、按照芯片的物理結(jié)構(gòu)及芯片信號(hào)類(lèi)型的分布結(jié)構(gòu)設(shè)置測(cè)試子板結(jié)構(gòu),使所述測(cè)試子板唯一地與所述芯片的物理結(jié)構(gòu)及所述芯片信號(hào)類(lèi)型的分布結(jié)構(gòu)對(duì)應(yīng),并將所述測(cè)試子板的接口信號(hào)與所述通用接口連接器建立關(guān)聯(lián)。
      7.根據(jù)權(quán)利要求6所述的方法,其特征在于所述步驟1中的統(tǒng)一接口標(biāo)準(zhǔn)為自定義的統(tǒng)一接口標(biāo)準(zhǔn)或者為業(yè)界已有的通用接口標(biāo)準(zhǔn)。
      8.根據(jù)權(quán)利要求6所述的方法,其特征在于所述步驟1具體為按照統(tǒng)一接口標(biāo)準(zhǔn)分別設(shè)置通用接口連接器中的電源接口模塊、數(shù)字接口模塊和/或模擬接口模塊,并為所述任一接口模塊指定固定位置。
      9.根據(jù)權(quán)利要求8所述的方法,其特征在于所述步驟1還包括按照統(tǒng)一接口標(biāo)準(zhǔn)設(shè)置通用接口連接器中的控制開(kāi)關(guān)接口模塊,并為所述控制開(kāi)關(guān)接口模塊指定固定位置。
      10.根據(jù)權(quán)利要求8或9所述的方法,其特征在于所述步驟1還包括按照統(tǒng)一接口標(biāo)準(zhǔn)為所述任一接口模塊指定優(yōu)先級(jí)。
      11.根據(jù)權(quán)利要求10所述的方法,其特征在于所述步驟2中將所述測(cè)試母板的接口信號(hào)與所述通用接口連接器建立關(guān)聯(lián)的步驟具體為根據(jù)所述測(cè)試母板接口信號(hào)的類(lèi)型,選擇所述通用接口連接器中優(yōu)先級(jí)高的接口模塊;在所述優(yōu)先級(jí)高的接口模塊中,選擇至所述測(cè)試母板信號(hào)通道物理連線最短的接口模塊;在測(cè)試母板中建立所述測(cè)試母板的接口信號(hào)與所述接口模塊的映射關(guān)系。
      12.根據(jù)權(quán)利要求10所述的方法,其特征在于所述步驟3中將所述測(cè)試子板的接口信號(hào)與所述通用接口連接器建立關(guān)聯(lián)的步驟具體為根據(jù)所述測(cè)試子板接口信號(hào)的類(lèi)型,確定所述通用接口連接器中優(yōu)先級(jí)高的接口模塊;在所述優(yōu)先級(jí)高的接口模塊中,選擇至所述測(cè)試子板信號(hào)通道物理連線最短的接口模塊;在測(cè)試子板中建立所述測(cè)試子板的接口信號(hào)與所述接口模塊的映射關(guān)系。
      13.根據(jù)權(quán)利要求8或9所述的方法,其特征在于所述步驟1還包括按照統(tǒng)一接口標(biāo)準(zhǔn)為所述任一接口模塊設(shè)置多個(gè)連接通道,并為所述連接通道指定固定位置。
      全文摘要
      本發(fā)明公開(kāi)了一種芯片通用測(cè)試裝置,包括一測(cè)試母板、一測(cè)試子板和一通用接口連接器;測(cè)試母板唯一地與一種測(cè)試平臺(tái)對(duì)應(yīng),并與通用接口連接器的一端連接;測(cè)試子板唯一地與一種芯片結(jié)構(gòu)對(duì)應(yīng),與通用接口連接器的另一端連接;通用接口連接器為采用統(tǒng)一接口標(biāo)準(zhǔn)的接口連接器。還公開(kāi)了一種芯片通用測(cè)試裝置的構(gòu)建方法,按照設(shè)定的統(tǒng)一接口標(biāo)準(zhǔn)設(shè)置通用接口連接器;將測(cè)試母、子板的接口信號(hào)與通用接口連接器建立關(guān)聯(lián)。通過(guò)本發(fā)明,實(shí)現(xiàn)了同一測(cè)試子板跨平臺(tái)用于不同的測(cè)試母板,以及同一測(cè)試母板使用不同的測(cè)試子板;避免了測(cè)試母、子板的反復(fù)開(kāi)發(fā),使芯片測(cè)試轉(zhuǎn)換測(cè)試平臺(tái)時(shí)硬件無(wú)投入,節(jié)省了芯片測(cè)試開(kāi)發(fā)的時(shí)間和成本。
      文檔編號(hào)G01R1/06GK1858596SQ20061006659
      公開(kāi)日2006年11月8日 申請(qǐng)日期2006年4月3日 優(yōu)先權(quán)日2006年4月3日
      發(fā)明者張欣, 楊文進(jìn), 李益歡, 王宇, 林建軍, 戈文, 李春雷 申請(qǐng)人:華為技術(shù)有限公司
      網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1