国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      持續(xù)低電壓檢測(cè)電路和方法

      文檔序號(hào):6121685閱讀:345來(lái)源:國(guó)知局
      專利名稱:持續(xù)低電壓檢測(cè)電路和方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及持續(xù)低電壓檢測(cè)系統(tǒng)。提供以下描述以使所屬領(lǐng)域的一般技術(shù)人員能夠 制造和使用本發(fā)明,且在專利申請(qǐng)案及其要求的上下文中提供以下描述。所屬領(lǐng)域的技 術(shù)人員將易于了解對(duì)優(yōu)選實(shí)施例的各種修改以及本文描述的一般原理和特征。因此,不 希望本發(fā)明限于所展示的實(shí)施例,而是本發(fā)明應(yīng)符合與本文描述的原理和特征一致的最
      廣泛范圍。
      根據(jù)本發(fā)明,使用快閃存儲(chǔ)器的編程狀態(tài)來(lái)提供持續(xù)低電壓檢測(cè)。如此項(xiàng)技術(shù)中眾 所周知的,快閃存儲(chǔ)器是一種可以塊形式被擦除和重新編程的類型的EEPROM。許多現(xiàn) 代PC的BIOS存儲(chǔ)在快閃存儲(chǔ)器芯片上使得其可在必要時(shí)容易更新。典型的快閃存儲(chǔ)器 包括存儲(chǔ)器陣列,所述存儲(chǔ)器陣列包含以行和列的方式排列的大量存儲(chǔ)器單元。存儲(chǔ)器 單元的每一者包含能夠保持電荷的浮動(dòng)?xùn)艠O場(chǎng)效應(yīng)晶體管。所述單元通常分組為塊。塊 內(nèi)單元的每一者可通過(guò)為浮動(dòng)?xùn)艠O充電而以隨機(jī)方式進(jìn)行電編程。可通過(guò)塊擦除操作從 浮動(dòng)?xùn)艠O中去除電荷。通過(guò)浮動(dòng)?xùn)艠O中是否存在電荷來(lái)確定單元中的數(shù)據(jù)。
      根據(jù)本發(fā)明,利用快閃單元中的數(shù)據(jù)來(lái)提供持續(xù)低電壓檢測(cè)。

      圖1說(shuō)明互阻抗讀出 放大器的電路圖以示范根據(jù)本發(fā)明以快閃單元來(lái)提供持續(xù)低電壓檢測(cè)。如圖所示,所述 電路包含放大器100,所述放大器100包括晶體管102和104。電流比較器106耦合到放 大器100,所述電流比較器106包括晶體管108和110。同樣耦合到放大器的是快閃單元, 其由電流源112表示。通過(guò)鎖存器114取樣和保持來(lái)自電流比較器106的數(shù)據(jù)。反相器 116緩沖來(lái)自鎖存器114的輸出以提供DATA力UT (數(shù)據(jù)_輸出)信號(hào)。
      包括晶體管120和122的第二電流比較器118耦合到放大器100。鎖存器124耦合到 比較器118。采用XOR門(mén)的形式的組合邏輯126耦合到鎖存器124,并輸出信號(hào) (WARNING (警報(bào)))作為持續(xù)低電壓檢測(cè)輸出。
      操作中,當(dāng)電流源112的電流對(duì)于未編程的單元為低時(shí),DATA^^UT將為低。當(dāng)電 流對(duì)于經(jīng)編程的單元為高時(shí),DATA—OUT將為高。在檢測(cè)持續(xù)低電壓狀況時(shí),通過(guò)監(jiān)視 觀察到的電流來(lái)監(jiān)視快閃單元上電荷的維持。當(dāng)快閃單元開(kāi)始損失其電荷時(shí),電流將下 降。如果電流下降到預(yù)定閾值以下(例如,如果電流下降到最大值的約80%以下),那么 基于通過(guò)XOR門(mén)126對(duì)由鎖存器114和124鎖存的電流比較器106和118的取樣狀態(tài)的 組合而輸出WARNING信號(hào)。
      以此方式,持續(xù)低電壓檢測(cè)器感測(cè)快閃單元何時(shí)開(kāi)始損失其內(nèi)含物。這可能(例如) 在快閃存儲(chǔ)器在延長(zhǎng)的時(shí)段內(nèi)經(jīng)受高溫、經(jīng)受輻射等時(shí)發(fā)生。然而,其還將檢測(cè)單元電 流何時(shí)過(guò)低,這將在電源電壓較低時(shí)乃至在芯片的時(shí)鐘頻率過(guò)高(且快閃存儲(chǔ)器沒(méi)有足
      夠的時(shí)間來(lái)解析正確的數(shù)據(jù))時(shí)發(fā)生。因此,對(duì)于關(guān)鍵的應(yīng)用(例如,醫(yī)學(xué)),可使用警 報(bào)信號(hào)來(lái)提示控制器對(duì)其本身重新編程或完全關(guān)閉以防止故障,正如所屬領(lǐng)域的技術(shù)人 員充分理解的。
      圖2說(shuō)明對(duì)圖1的電路的操作的模擬的信號(hào)圖。應(yīng)了解,這種模擬反映單元中電荷 的損失。類似的模擬在電源電壓下降或時(shí)鐘頻率過(guò)高時(shí)提供持續(xù)低電壓指示。
      參看圖2,信號(hào)線200表示快閃單元的電流電平(i(ieecell))。信號(hào)線202表示取樣 信號(hào)的電壓電平(v(sample))。來(lái)自鎖存器114并通過(guò)反相器116緩沖的數(shù)據(jù)輸出由信號(hào) 線204表示為電壓電平(v(data一out))。信號(hào)線206表示從組合邏輯126輸出的警報(bào)信號(hào) 的電壓電平(v(warning))。信號(hào)線中表示快閃單元的三種編程狀況。即,0.5 us (微秒) 處存在未編程單元狀況,2.5us處存在經(jīng)良好編程的快閃單元,且4.5us處存在稍許放電 的經(jīng)編程單元(持續(xù)低電壓)狀況。如圖所示,警報(bào)信號(hào)對(duì)應(yīng)于來(lái)自快閃單元的電流的 下降而變高,指示單元中電荷的損失且因此指示電源電壓下降。
      盡管已根據(jù)所展示的實(shí)施例描述了本發(fā)明,但所屬領(lǐng)域的一般技術(shù)人員將容易認(rèn)識(shí) 到,可對(duì)所述實(shí)施例作出變化,且所述變化將在本發(fā)明的精神和范圍內(nèi)。因此,所屬領(lǐng) 域的一般技術(shù)人員可在不脫離所附權(quán)利要求書(shū)的精神和范圍的情況下作出許多修改。
      權(quán)利要求
      1.一種持續(xù)低電壓檢測(cè)電路,其包括讀出放大器,其用于感測(cè)由快閃單元展示出的電流電平;以及組合邏輯,其耦合到所述讀出放大器,用于基于所述感測(cè)到的電流電平來(lái)識(shí)別所述快閃單元的編程狀況,包含持續(xù)低電壓狀況,以便提供警報(bào)從而避免由于所述持續(xù)低電壓狀況而引起潛在故障。
      2. 根據(jù)權(quán)利要求l所述的電路,其中所述組合邏輯進(jìn)一步將處于已編程狀態(tài)的所述快 閃單元的感測(cè)到的電流電平的下降識(shí)別為所述持續(xù)低電壓狀況。
      3. 根據(jù)權(quán)利要求2所述的電路,其進(jìn)一步包括第一和第二電流比較器,所述第一和第 二電流比較器耦合到所述讀出放大器并接收所述感測(cè)到的電流電平。
      4. 根據(jù)權(quán)利要求3所述的電路,其進(jìn)一步包括耦合到所述第一電流比較器的第一鎖存器和耦合到所述第二電流比較器的第二鎖存器,用于鎖存來(lái)自所述第一和第二電流 比較器的輸出。
      5. 根據(jù)權(quán)利要求4所述的電路,其中所述組合邏輯進(jìn)一步包括XOR門(mén),所述XOR門(mén) 將來(lái)自所述第一和第二鎖存器的輸出在邏輯上進(jìn)行組合。
      6. 根據(jù)權(quán)利要求5所述的電路,其中所述XOR門(mén)輸出提供所述警報(bào)作為輸出信號(hào)。
      7. —種用于檢測(cè)持續(xù)低電壓狀況的方法,所述方法包括感測(cè)由快閃單元展示出的電流電平;以及基于所述感測(cè)到的電流電平來(lái)識(shí)別所述快閃單元的編程狀況,包含持續(xù)低電壓狀 況,以便提供警報(bào)從而避免由于所述持續(xù)低電壓狀況而引起潛在故障。
      8. 根據(jù)權(quán)利要求7所述的方法,其中所述識(shí)別步驟進(jìn)一步包括將處于已編程狀態(tài)的所 述快閃單元的感測(cè)到的電流電平的下降識(shí)別為所述持續(xù)低電壓狀況。
      9. 根據(jù)權(quán)利要求8所述的方法,其進(jìn)一步包括通過(guò)第一和第二電流比較器電路比較所 述感測(cè)到的電流電平。
      10. 根據(jù)權(quán)利要求9所述的方法,其進(jìn)一步包括將來(lái)自所述第一和第二電流比較器電路 的輸出鎖存在第一和第二鎖存器電路中。
      11. 根據(jù)權(quán)利要求IO所述的方法,其進(jìn)一步包括用XOR門(mén)將來(lái)自所述第一和第二鎖存 器電路的輸出在邏輯上進(jìn)行組合。
      12. 根據(jù)權(quán)利要求11所述的方法,其進(jìn)一步包括提供所述警報(bào)作為來(lái)自所述XOR門(mén)的 輸出信號(hào)。
      13. —種持續(xù)低電壓檢測(cè)電路,其包括電流源,其提供由快閃存儲(chǔ)器展示出的電流電平; 讀出放大器,其耦合到所述電流源,用于感測(cè)所述電流電平;電流比較器電路,其耦合到所述讀出放大器,用于將所述感測(cè)到的電流電平與預(yù) 定閾值進(jìn)行比較;以及組合邏輯,其耦合到所述電流比較器電路,用于在所述感測(cè)到的電流電平下降到 所述預(yù)定閾值以下時(shí)識(shí)別持續(xù)低電壓狀況,以便提供警報(bào)從而避免由于所述持續(xù)低 電壓狀況而引起潛在故障。
      14. 根據(jù)權(quán)利要求13所述的電路,其中所述比較器電路進(jìn)一步包括第一和第二電流比 較器。
      15. 根據(jù)權(quán)利要求14所述的電路,其進(jìn)一步包括耦合到所述第一電流比較器的第一鎖 存器和耦合到所述第二電流比較器的第二鎖存器,用于鎖存來(lái)自所述第一和第二電 流比較器的輸出。
      16. 根據(jù)權(quán)利要求15所述的電路,其中所述組合邏輯進(jìn)一步包括XOR門(mén),所述XOR 門(mén)將來(lái)自所述第一和第二鎖存器的輸出在邏輯上進(jìn)行組合。
      17. 根據(jù)權(quán)利要求16所述的電路,其中所述XOR門(mén)輸出提供所述警報(bào)作為輸出信號(hào)。
      全文摘要
      一種持續(xù)低電壓檢測(cè)電路包含讀出放大器(100),其用于感測(cè)由快閃單元展示出的電流電平。組合邏輯(126)耦合到所述讀出放大器(100),用于基于所述感測(cè)到的電流電平來(lái)識(shí)別所述快閃單元的編程狀況,包含持續(xù)低電壓狀況,以便提供警報(bào)(206)從而避免由于持續(xù)低電壓狀況而引起潛在故障。
      文檔編號(hào)G01R31/08GK101163976SQ200680011925
      公開(kāi)日2008年4月16日 申請(qǐng)日期2006年4月11日 優(yōu)先權(quán)日2005年4月12日
      發(fā)明者泰耶·塞特 申請(qǐng)人:愛(ài)特梅爾公司
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1