專利名稱：輻射成像采集設(shè)備及輻射成像數(shù)據(jù)采集方法
技術(shù)領(lǐng)域：
本發(fā)明涉及輻射檢測(cè)技術(shù)領(lǐng)域，特別涉及輻射成像系統(tǒng)中對(duì)探測(cè) 器信號(hào)進(jìn)行采集、處理的方法及設(shè)備。
背景技術(shù)：
射線穿過(guò)物體時(shí)會(huì)被吸收，其吸收強(qiáng)度與物體的密度、厚度等物 理特性有關(guān)，輻射成像系統(tǒng)利用這一物理原理進(jìn)行成像。
在輻射成像系統(tǒng)中，探測(cè)器將包含有被測(cè)物信息的射線信號(hào)轉(zhuǎn)化 成易于處理的電信號(hào)，經(jīng)過(guò)后續(xù)的放大、成形等處理，并進(jìn)行模數(shù)轉(zhuǎn)
換，變成數(shù)字信號(hào)，傳輸?shù)接?jì)算機(jī)；圖像處理分系統(tǒng)將這些數(shù)據(jù)處理， 可以重建出檢測(cè)的透視圖像。
探測(cè)器信號(hào)包含被測(cè)物的信息，為得到這些信息，要做相應(yīng)的后
續(xù)處理，包括進(jìn)行放大濾波成形，降低噪聲，提高信噪比，進(jìn)行A/D
變換等。由于這些信息是圖像處理分系統(tǒng)進(jìn)行圖像重建的信息來(lái)源， 因此采集的準(zhǔn)確性(信噪比的好壞、數(shù)字量化的精度等)對(duì)圖像質(zhì)量 有直接影響。
傳統(tǒng)的探測(cè)器前放電路基本上釆用阻容反饋前放，模擬信號(hào)傳輸
一定距離后進(jìn)行A/D變換，實(shí)現(xiàn)數(shù)據(jù)采集。這種數(shù)據(jù)釆集的方式的測(cè) 量誤差主要表現(xiàn)在以下幾點(diǎn)阻容反饋前放的反饋電阻噪聲；成形電 路的彈道虧損；采樣保持電路不能準(zhǔn)確在脈沖峰頂采樣，從而帶來(lái)的 測(cè)量誤差；前放信號(hào)模擬傳輸會(huì)帶來(lái)傳輸干擾。另外，傳統(tǒng)的數(shù)據(jù)采 集系統(tǒng)采用的是16位A/D,當(dāng)模擬電路的信噪比高于16位時(shí)，A/D的 量化噪聲也將成為影響系統(tǒng)總體信噪比的主要因素。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服上述現(xiàn)有技術(shù)中存在的缺陷，提供一種用于輻射成像的數(shù)字化探測(cè)器模塊及數(shù)據(jù)獲取模塊。
為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明釆用如下技術(shù)方案 一種輻射成像數(shù)據(jù)采集設(shè)備，包括探測(cè)器裝置、主控裝置和通用 計(jì)算機(jī)，所述探測(cè)器裝置包括至少一探測(cè)器，用于將X射線轉(zhuǎn)換為 電流信號(hào)，至少一開(kāi)關(guān)積分前放模塊，用于將所述電流信號(hào)進(jìn)行積分 前置放大，至少一差值濾波模塊，用于在所述開(kāi)關(guān)積分前放模塊將所 述電流信號(hào)積分放大的同時(shí)使用差值濾波模塊減小開(kāi)關(guān)電荷的噪聲， 至少一A/D轉(zhuǎn)換模塊，用于將經(jīng)開(kāi)關(guān)積分前放模塊和差值濾波模塊放 大、濾波后的模擬信號(hào)變換為數(shù)字信號(hào)，至少一數(shù)據(jù)緩存模塊，用于 存儲(chǔ)A/D變換后的數(shù)字信號(hào)；所述主控裝置通過(guò)接口電路與所述探測(cè) 器裝置相連，并且通過(guò)以太網(wǎng)接口與通用計(jì)算機(jī)進(jìn)行通信，將數(shù)據(jù)傳 送給圖像處理軟件，由圖像處理軟件根據(jù)這些與探測(cè)器相關(guān)的數(shù)據(jù)進(jìn) 行圖像重建。
優(yōu)選的，所述探測(cè)器裝置還具有時(shí)序、控制電路，使用FPGA產(chǎn) 生前放的開(kāi)關(guān)控制時(shí)序、A/D變換時(shí)序、各模塊之間的通訊協(xié)議，并 同時(shí)使用FPGA內(nèi)部的雙口 RAM作為數(shù)據(jù)緩存。
優(yōu)選的，所述開(kāi)關(guān)積分前放模塊中包括八個(gè)相同的前放通道電 路，每個(gè)前放通道電路分別由一開(kāi)關(guān)積分前放芯片、兩個(gè)相同的采樣 保持電路和一差分放大器組成。
優(yōu)選的，多個(gè)所述探測(cè)器裝置可以通過(guò)串行接口級(jí)連起來(lái)，最后 與一個(gè)主控模塊連接，將數(shù)據(jù)傳送到主控裝置，通過(guò)以太網(wǎng)接口與通 用計(jì)算機(jī)進(jìn)行通信和數(shù)據(jù)傳輸。
優(yōu)選的，所述開(kāi)關(guān)積分前放模塊可以釆用IVC102或ACF2101 'o斤。
優(yōu)選的，所述A/D轉(zhuǎn)換模塊中的A/D芯片可以是ADS1251、 ADS1252、 ADS1254或ADS1256等24位A/D芯片。
優(yōu)選的，所述的主控裝置中也具有一時(shí)序、控制電路，通過(guò)FPGA產(chǎn)生接口通訊時(shí)序，接收來(lái)自探測(cè)器裝置的數(shù)據(jù)、實(shí)現(xiàn)數(shù)據(jù)緩存，并 產(chǎn)生同步控制時(shí)序。
優(yōu)選的，在所述接口電路中，控制信號(hào)和數(shù)據(jù)信號(hào)采用不同的接 口進(jìn)行數(shù)據(jù)傳輸。
優(yōu)選的，在所述接口電路中，使用RS485進(jìn)行控制信號(hào)的傳輸， 使用LVDS進(jìn)行數(shù)據(jù)信號(hào)的傳輸。
優(yōu)選的，在所述主控裝置中采用單片機(jī)網(wǎng)絡(luò)模塊RCM3200來(lái)進(jìn) 行數(shù)據(jù)的獲取和與通用計(jì)算機(jī)的通訊。
本發(fā)明還提供一種輻射成像數(shù)據(jù)采集方法，包括如下步驟
探測(cè)器將X射線轉(zhuǎn)換為電流信號(hào)；
使用開(kāi)關(guān)積分前放將所述電流信號(hào)進(jìn)行積分前置放大；
在所述開(kāi)關(guān)積分前放模塊將所述電流信號(hào)積分放大的同時(shí)使用 差值濾波的方法減小開(kāi)關(guān)電荷的噪聲；
將經(jīng)積分前置放大、濾波后的模擬信號(hào)變換為數(shù)字信號(hào)；
使用FPGA產(chǎn)生多個(gè)通道的開(kāi)關(guān)積分前放和A/D的控制時(shí)序， 同時(shí)作為這些通道的數(shù)據(jù)緩存，接收變換好的數(shù)字信號(hào)數(shù)據(jù)，并將其
存儲(chǔ)；
將數(shù)字信號(hào)數(shù)據(jù)傳輸?shù)街骺匮b置并通過(guò)以太網(wǎng)口與上行計(jì)算機(jī) 進(jìn)行通信和數(shù)據(jù)傳輸。
優(yōu)選的，在探測(cè)器信號(hào)輸入到開(kāi)關(guān)積分前放進(jìn)行前置放大后，將 放大的信號(hào)送到兩個(gè)相同的采樣保持電路，分別在探測(cè)器信號(hào)到來(lái)之 前和之后進(jìn)行保持，然后再將這兩路信號(hào)送到差分放大器去相減，作 為前置放大信號(hào)進(jìn)行輸出。
本發(fā)明具有以下優(yōu)點(diǎn)
1.采用開(kāi)關(guān)積分放大器作為探測(cè)器的前置放大器，解決了傳統(tǒng) 阻容反饋前放的反饋電阻噪聲、成形電路的彈道虧損的問(wèn)題；同時(shí)， 釆用差值濾波的方法減小開(kāi)關(guān)積分放大器帶來(lái)的開(kāi)關(guān)噪聲的負(fù)面影響，因此，具有測(cè)量準(zhǔn)確、噪聲低的優(yōu)點(diǎn)。2. 釆用24位的A/D進(jìn)行模數(shù)轉(zhuǎn)換，具有精度高、動(dòng)態(tài)范圍大的優(yōu)點(diǎn)。3. 使用FPGA產(chǎn)生前放的開(kāi)關(guān)控制時(shí)序、A/D變換時(shí)序、各模塊 之間的通訊協(xié)議、并同時(shí)使用FPGA內(nèi)部的雙口RAM做數(shù)據(jù)緩存，具 有電路簡(jiǎn)化、集成度高、可擴(kuò)展性強(qiáng)的優(yōu)點(diǎn)。4. 使用RS485差分信號(hào)進(jìn)行控制信號(hào)的傳輸、使用LVDS差分信 號(hào)進(jìn)行數(shù)據(jù)信號(hào)的傳輸，具有抗干擾能力強(qiáng)、數(shù)據(jù)傳輸率高的優(yōu)點(diǎn)。5. 使用單片機(jī)網(wǎng)絡(luò)模塊進(jìn)行數(shù)據(jù)獲取和與計(jì)算機(jī)通訊，具有通 訊協(xié)議簡(jiǎn)單、使用方便的優(yōu)點(diǎn)。


圖l為本發(fā)明的工作原理圖； 圖2為探測(cè)器裝置中前放子電路板工作原理圖；圖3為探測(cè)器裝置中開(kāi)關(guān)積分前放和差值濾波電路結(jié)構(gòu)圖； 圖4為探測(cè)器裝置中A/D主電路板工作原理圖； 圖5為探測(cè)器裝置中24位A/D電路結(jié)構(gòu)圖； 圖6為探測(cè)器裝置中FPGA和接口電路結(jié)構(gòu)圖； 圖7為主控裝置的工作原理圖； 圖8為主控裝置的FPGA和接口電路結(jié)構(gòu)圖； 圖9為主控裝置單片機(jī)網(wǎng)絡(luò)模塊RCM3200電路結(jié)構(gòu)圖； 圖10為本發(fā)明的使用框圖。
具體實(shí)施方式
以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。 本發(fā)明提出的用于輻射成像的數(shù)字化探測(cè)器模塊及數(shù)據(jù)獲取模 塊結(jié)合附圖和實(shí)施例說(shuō)明如下。為方便理解，在以下的表述中，探測(cè) 器裝置又可稱為前放-A/D模塊，主控裝置又被稱為主控模塊。參看圖l，虛線部分為實(shí)現(xiàn)本發(fā)明的數(shù)字化探測(cè)器模塊和數(shù)據(jù)獲取模塊的電路，包括實(shí)現(xiàn)前置放大及模數(shù)變換的前放-A/D模塊、實(shí) 現(xiàn)數(shù)據(jù)獲取和控制的主控模塊，對(duì)應(yīng)的電路有對(duì)探測(cè)器信號(hào)進(jìn)行開(kāi)關(guān) 積分放大及差值濾波的電路、模數(shù)轉(zhuǎn)換電路、數(shù)據(jù)緩存和控制電路、 接口電路、控制及網(wǎng)絡(luò)傳輸電路。前放-A/D模塊由前放電路子板和A/D主電路板構(gòu)成，通過(guò)插針 實(shí)現(xiàn)電氣連接。圖2為前放-A/D模塊中前放電路子板的工作原理圖。如圖2所 示， 一塊前放電路子板中包括八個(gè)相同的前放通道電路，分別連接到 探測(cè)器信號(hào)的八個(gè)輸入端和前放信號(hào)的八個(gè)輸出端。每個(gè)前放通道電 路由一開(kāi)關(guān)積分前放電路、兩個(gè)相同的采樣保持電路和一差分放大器 組成。探測(cè)器的信號(hào)輸入到開(kāi)關(guān)積分前放進(jìn)行前置放大后，送到兩個(gè) 相同的采樣保持電路，分別是在探測(cè)器信號(hào)到來(lái)之前和之后進(jìn)行保持 后，再將這兩路信號(hào)送到差分放大器去相減，從而保留了信號(hào)幅度的 大小，同時(shí)又減去了由于開(kāi)關(guān)積分前放開(kāi)關(guān)過(guò)程中帶來(lái)的有漲落的本 底，進(jìn)而達(dá)到減小噪聲的目的。前放電路子板每個(gè)前放通道電路的具體實(shí)現(xiàn)電路如圖3所示。其 中開(kāi)關(guān)積分前放芯片可以是IVC102、 ACF2101,采樣保持芯片可以是 LF298或其他模擬開(kāi)關(guān)，在本實(shí)施例中，開(kāi)關(guān)積分前放使用的是 IVC102，采樣保存芯片使用的是LF298。探測(cè)器信號(hào)IN經(jīng)過(guò)芯片U1 (IVC102)放大，輸入到芯片U2、 U3 (LF298)進(jìn)行采樣保持，再 送到差分放大器U4 (INA133)進(jìn)行差分放大后成為輸出信號(hào)OUT輸 入到A/D主電路板?？刂崎_(kāi)關(guān)前放和采樣保存的控制信號(hào)RESET、 SHO、 SH1也由A/D主電路板提供。 一塊前放電路子板中有八個(gè)相同 功能的上述前放通道電路。圖4為前放-A/D模塊中A/D主電路板的工作原理圖，其中的A/D 部分、FPGA和接口電路部分的具體實(shí)現(xiàn)電路分別如圖5和圖6所示。 在圖4中， 一個(gè)A/D主電路板使用四個(gè)四通道的A/D芯片，可以接兩個(gè)前放電路子板。前放子電路輸出的放大成形的信號(hào)輸入到24位A/D進(jìn) 行模數(shù)轉(zhuǎn)換，變換完的數(shù)據(jù)送到FPGA的A/D數(shù)據(jù)緩存RAM中進(jìn)行緩 存，再通過(guò)接口電路傳輸出去，F(xiàn)PGA同時(shí)還完成開(kāi)關(guān)積分前放、A/D 變換等時(shí)序控制信號(hào)的產(chǎn)生。圖5為A/D主電路板中A/D部分的具體實(shí)現(xiàn)電路，其中A/D芯片可 以是ADS1251、 ADS1252、 ADS1254、 ADS1256等24位A/D芯片，在 本實(shí)施例中，使用的是ADS1254，四通道的A/D,可以對(duì)來(lái)自前放子 電路板的四個(gè)通道信號(hào)進(jìn)行模數(shù)變換。前放子電路板的各通道信號(hào)輸 出OUT分別連接到A/D的輸入VO0-VO3,變換完的數(shù)據(jù)在SCLK0的 控制下，由DO一RD信號(hào)輸出。U2為基準(zhǔn)電壓源，為A/D芯片提供參 考電壓。 一塊A/D主電路板中有四個(gè)相同功能的A/D，從而實(shí)現(xiàn)十六 個(gè)信號(hào)通道的模數(shù)變換，變換好的數(shù)據(jù)送到FPGA。A/D主電路板中FPGA和接口電路部分的具體實(shí)現(xiàn)電路如圖6所 示。在本實(shí)施例中，F(xiàn)PGA使用的是XC2S50，連接各個(gè)A/D的DO一RD 信號(hào)，接收A/D變換好的數(shù)據(jù)，并將其存儲(chǔ)，實(shí)現(xiàn)數(shù)據(jù)緩存的功能， 同時(shí)還產(chǎn)生開(kāi)關(guān)前放控制信號(hào)RESET、 SHO、 SH1以及A/D變換時(shí)序 的控制信號(hào)SCLKO等。接口電路由U14( MAX3096 )、U15( MAX9112 )、 U16 (MAX9113)構(gòu)成，分別實(shí)現(xiàn)RS485控制信號(hào)的接收和LVDS數(shù) 據(jù)信號(hào)的輸入和輸出。其中U14 (MAX3096)為RS485接收器，接收 從主控模塊經(jīng)電纜傳輸來(lái)的差分控制信號(hào)(RS、 HS等)，轉(zhuǎn)換成TTL 電平，送到FPGA中，控制FPGA產(chǎn)生前放-A/D模塊的復(fù)位、同步等 時(shí)序；U16 (MAX9113)是LVDS接收器，接收從前一個(gè)前放-A/D 模塊經(jīng)電纜傳輸來(lái)的差分串行數(shù)據(jù)信號(hào)SDI和相應(yīng)差分時(shí)鐘信號(hào) SDCLKI,轉(zhuǎn)換成TTL電平，送到FPGA中，并由此得到前一個(gè)前放-A/D模塊的數(shù)據(jù)，在FPGA中緩存；U15 ( MAX9112)是LVDS發(fā)送器， 將FPGA需要發(fā)送的數(shù)據(jù)信號(hào)SDO和相應(yīng)差分時(shí)鐘信號(hào)SDCLKO轉(zhuǎn)換 成LVDS差分信號(hào)，通過(guò)電纜將數(shù)據(jù)傳送到下一個(gè)前放-A/D模塊或主控模塊。圖7為主控模塊的工作原理圖，通過(guò)接口電路主控模塊實(shí)現(xiàn)與前放-A/D模塊的通訊。通訊時(shí)序和控制時(shí)序由主控模塊中的FPGA產(chǎn) 生，并將輸入的數(shù)據(jù)保存在FPGA內(nèi)部的數(shù)據(jù)緩存RAM中；FPGA再 將數(shù)據(jù)傳送到單片機(jī)網(wǎng)絡(luò)模塊RCM3200，并通過(guò)以太網(wǎng)最終將數(shù)據(jù) 傳送到計(jì)算機(jī)；另外，F(xiàn)PGA中產(chǎn)生同步控制信號(hào)，同步源可以是外 同步信號(hào)，也可以是內(nèi)同步信號(hào)，同步輸出信號(hào)用于級(jí)連更多的主控 模塊，實(shí)現(xiàn)協(xié)同工作。圖8為主控模塊中FPGA和接口電路部分的具體實(shí)現(xiàn)電路。在本實(shí) 施例中，F(xiàn)PGA使用的是XC2S50,產(chǎn)生接口通訊時(shí)序，接收來(lái)自前放-A/D的數(shù)據(jù)、實(shí)現(xiàn)數(shù)據(jù)緩存，并產(chǎn)生同步控制時(shí)序，接口電路由U6(MAX3096)、 U7 (MAX3032E)、 U8 ( MAX9113 )構(gòu)成，分別實(shí)現(xiàn) RS485控制信號(hào)的接收和輸出以及LVDS數(shù)據(jù)信號(hào)的輸入。其中U7(MAX3032E)為RS485發(fā)送器，將FPGA產(chǎn)生的對(duì)前放-A/D模塊的 控制信號(hào)(RS、 HS等)，轉(zhuǎn)換成RS485差分電平傳送出去；U8(MAX9113)是LVDS接收器，接收從前放-A/D模塊經(jīng)電纜傳輸來(lái) 的差分串行數(shù)據(jù)信號(hào)SDI和相應(yīng)差分時(shí)鐘信號(hào)SDCLKI,轉(zhuǎn)換成TTL 電平，送到FPGA中，并由此得到前放-A/D模塊的數(shù)據(jù)；U6(MAX3096)為RS485接收器，當(dāng)該主控模塊作為從模塊時(shí)，可以接 收主模塊的同步信號(hào)。由于主控模塊和前放-A/D模塊之間的控制信 號(hào)使用RS485差分信號(hào)進(jìn)行傳輸、數(shù)據(jù)信號(hào)使用LVDS差分信號(hào)進(jìn)行 傳輸，因而具有抗干擾能力強(qiáng)、數(shù)據(jù)傳輸率高的特點(diǎn)。圖9為主控模塊中單片機(jī)網(wǎng)絡(luò)模塊RCM3200接口的具體實(shí)現(xiàn)電 路，RCM3200的PA、 PB、 PE等端口與FPGA相連，實(shí)現(xiàn)對(duì)FPGA的寄 存器讀寫(xiě)、工作方式的控制、數(shù)據(jù)的讀出等等。圖10為本發(fā)明的使用框圖。在本實(shí)施例中，圖10所示為一個(gè)Mx Nxl6通道的系統(tǒng)組成框圖，總共有M個(gè)主控模塊，每個(gè)主控模塊帶有N個(gè)前放-A/D模塊(共16 x N個(gè)通道),其中O號(hào)主控模塊為主模塊， 其他為從模塊，以保證數(shù)據(jù)的同步。主模塊接收外同步信號(hào)，并由此 產(chǎn)生同步輸出，從模塊接收主模塊的同步輸出，從而實(shí)現(xiàn)各模塊間的 數(shù)據(jù)同步。前放-A/D模塊之間通過(guò)多芯電纜串行連接，最后一個(gè)模 塊和主控模塊相連。所有的主控模塊和計(jì)算機(jī)都通過(guò)網(wǎng)線連接的交換 機(jī)，組成一個(gè)局域網(wǎng)，實(shí)現(xiàn)數(shù)據(jù)通訊。以上實(shí)施方式僅用于說(shuō)明本發(fā)明，而并非對(duì)本發(fā)明的限制，雖然 本實(shí)施例表述的是輻射檢測(cè)技術(shù)，但本領(lǐng)域技術(shù)人員可以將其應(yīng)用到 其它領(lǐng)域以解決輻射成像數(shù)據(jù)采集問(wèn)題，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人 員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和 變型，因此本領(lǐng)域技術(shù)人員在本實(shí)施例的基礎(chǔ)上進(jìn)行的所有相關(guān)的擴(kuò) 展和應(yīng)用都應(yīng)落入本申請(qǐng)的保護(hù)范圍。
權(quán)利要求
1. 一種輻射成像數(shù)據(jù)采集設(shè)備，包括探測(cè)器裝置、主控裝置和通用計(jì)算機(jī)，其特征在于，所述探測(cè)器裝置包括至少一探測(cè)器，用于將X射線轉(zhuǎn)換為電流信號(hào)，至少一開(kāi)關(guān)積分前放模塊，用于將所述電流信號(hào)進(jìn)行積分前置放大，至少一差值濾波模塊，用于在所述開(kāi)關(guān)積分前放模塊將所述電流信號(hào)積分放大的同時(shí)使用差值濾波模塊減小開(kāi)關(guān)電荷的噪聲，至少一A/D轉(zhuǎn)換模塊，用于將經(jīng)開(kāi)關(guān)積分前放模塊和差值濾波模塊放大、濾波后的模擬信號(hào)變換為數(shù)字信號(hào)，至少一數(shù)據(jù)緩存模塊，用于存儲(chǔ)A/D變換后的數(shù)字信號(hào)；所述主控裝置通過(guò)接口電路與所述探測(cè)器裝置相連，并且通過(guò)以太網(wǎng)接口與通用計(jì)算機(jī)進(jìn)行通信和數(shù)據(jù)傳輸。
2、 如權(quán)利要求1所述的輻射成像數(shù)據(jù)采集設(shè)備，其特征在于所 述探測(cè)器裝置還具有時(shí)序、控制電路，使用FPGA產(chǎn)生前放的開(kāi)關(guān)控 制時(shí)序、A/D變換時(shí)序、各模塊之間的通訊協(xié)議，并同時(shí)使用FPGA 內(nèi)部的雙口 RAM作為數(shù)據(jù)緩存。
3、 如權(quán)利要求1所述的輻射成像數(shù)據(jù)釆集設(shè)備，其特征在于 所述開(kāi)關(guān)積分前放模塊中包括八個(gè)相同的前放通道電路，每個(gè)前放通 道電路分別由一開(kāi)關(guān)積分前放芯片、兩個(gè)相同的采樣保持電路和一差 分放大器組成。
4、 如權(quán)利要求1至3之一所述的輻射成像數(shù)據(jù)采集設(shè)備，其特 征在于多個(gè)所述探測(cè)器裝置可以通過(guò)串行接口級(jí)連起來(lái)，最后與 一個(gè) 主控模塊連接，將數(shù)據(jù)傳送到主控裝置，通過(guò)以太網(wǎng)接口與通用計(jì)算 機(jī)進(jìn)行通信和數(shù)據(jù)傳輸。
5、 如權(quán)利要求4所述的輻射成像數(shù)據(jù)采集設(shè)備，其特征在于所述開(kāi)關(guān)積分前放模塊可以采用IVC102或ACF2101芯片。
6、 如權(quán)利要求4所述的輻射成像數(shù)據(jù)采集設(shè)備，其特征在于所 述A/D轉(zhuǎn)換模塊中的A/D芯片采用24位A/D芯片。
7、 如權(quán)利要求4所述的輻射成像數(shù)據(jù)采集設(shè)備，其特征在于所 述A/D轉(zhuǎn)換模塊中的A/D芯片可以是ADS1251、ADS1252、ADS1254 或ADS1256。
8、 如權(quán)利要求4所述的輻射成像數(shù)據(jù)采集設(shè)備，其特征在于所 述的主控裝置中也具有一時(shí)序、控制電路，通過(guò)FPGA產(chǎn)生接口通訊 時(shí)序，接收來(lái)自探測(cè)器裝置的數(shù)據(jù)、實(shí)現(xiàn)數(shù)據(jù)緩存，并產(chǎn)生同步控制 時(shí)序。
9、 如權(quán)利要求5-8之一所述的輻射成像數(shù)據(jù)采集設(shè)備，其特征 在于在所述接口電路中，控制信號(hào)和數(shù)據(jù)信號(hào)采用不同的接口進(jìn)行 數(shù)據(jù)傳輸。
10、 如權(quán)利要求9所述的輻射成像數(shù)據(jù)采集設(shè)備，其特征在于 在所述接口電路中，使用RS485進(jìn)行控制信號(hào)的傳輸，使用LVDS 進(jìn)行數(shù)據(jù)信號(hào)的傳輸。
11、 如權(quán)利要求10所述的輻射成像數(shù)據(jù)采集設(shè)備，其特征在于 在所述主控裝置中采用單片機(jī)網(wǎng)絡(luò)模塊來(lái)進(jìn)行數(shù)據(jù)的獲取和與通用 計(jì)算機(jī)的通訊。
12、 一種輻射成像數(shù)據(jù)釆集方法，其特征在于該方法包括如下步探測(cè)器將X射線轉(zhuǎn)換為電流信號(hào)； 使用開(kāi)關(guān)積分前放將所述電流信號(hào)進(jìn)行積分前置放大； 在所述開(kāi)關(guān)積分前放模塊將所述電流信號(hào)積分放大的同時(shí)使用 差值濾波的方法減小開(kāi)關(guān)電荷的噪聲；將經(jīng)積分前置放大、濾波后的模擬信號(hào)變換為數(shù)字信號(hào)； 使用FPGA產(chǎn)生多個(gè)通道的開(kāi)關(guān)積分前放和A/D的控制時(shí)序，同時(shí)作為這些通道的數(shù)據(jù)緩存，接收變換好的數(shù)字信號(hào)數(shù)據(jù)，并將其存儲(chǔ)；將數(shù)字信號(hào)數(shù)據(jù)傳輸?shù)街骺匮b置并通過(guò)以太網(wǎng)口與上行計(jì)算機(jī) 進(jìn)行通信和數(shù)據(jù)傳輸。
13、 如權(quán)利要求12所述的輻射成像數(shù)據(jù)采集方法，其特征在于 在使用開(kāi)關(guān)積分前放將所述電流信號(hào)進(jìn)行積分前置放大的步驟中在探測(cè)器信號(hào)輸入到開(kāi)關(guān)積分前放進(jìn)行前置放大后，將放大的信 號(hào)送到兩個(gè)相同的釆樣保持電路，分別在探測(cè)器信號(hào)到來(lái)之前和之后 進(jìn)行保持，然后再將這兩路信號(hào)送到差分放大器去相減，作為前置放 大信號(hào)進(jìn)行輸出。
14、 如權(quán)利要求12或13所述的輻射成像數(shù)據(jù)采集方法，其特征 在于所述開(kāi)關(guān)積分前放可以采用IVC102或ACF2101芯片。
15、 如權(quán)利要求12或13所述的輻射成像數(shù)據(jù)釆集方法，其特征 在于在將經(jīng)積分前置放大、濾波后的模擬信號(hào)變換為數(shù)字信號(hào)的步驟 中，釆用24位A/D芯片進(jìn)行模數(shù)轉(zhuǎn)換。
全文摘要
本發(fā)明涉及輻射檢測(cè)技術(shù)領(lǐng)域。一種輻射成像數(shù)據(jù)采集設(shè)備及使用該設(shè)備的輻射成像數(shù)據(jù)采集方法，所述設(shè)備包括探測(cè)器裝置、主控裝置和通用計(jì)算機(jī)，所述探測(cè)器裝置包括至少一用于將X射線轉(zhuǎn)換為電流信號(hào)的探測(cè)器，至少一用于將所述電流信號(hào)進(jìn)行積分前置放大的開(kāi)關(guān)積分前放模塊，至少一用于減小開(kāi)關(guān)電荷的噪聲的差值濾波模塊，至少一A/D轉(zhuǎn)換模塊，和至少一數(shù)據(jù)緩存模塊；所述主控裝置通過(guò)接口電路與所述探測(cè)器裝置相連，并且通過(guò)以太網(wǎng)接口與通用計(jì)算機(jī)進(jìn)行通信和數(shù)據(jù)傳輸。本發(fā)明具有測(cè)量準(zhǔn)確、噪聲低、精度高、動(dòng)態(tài)范圍大、電路簡(jiǎn)化、集成度高、可擴(kuò)展性強(qiáng)、抗干擾能力強(qiáng)、數(shù)據(jù)傳輸率高、通訊協(xié)議簡(jiǎn)單、使用方便的優(yōu)點(diǎn)。
文檔編號(hào)G01T1/00GK101266714SQ200710064358
公開(kāi)日2008年9月17日 申請(qǐng)日期2007年3月13日 優(yōu)先權(quán)日2007年3月13日
發(fā)明者張清軍, 朱維斌, 李元景 申請(qǐng)人:同方威視技術(shù)股份有限公司;清華大學(xué)