專利名稱：基于可編程邏輯器件的多芯片自動(dòng)測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路自動(dòng)化測(cè)試技術(shù)，具體地說(shuō)是一種基于可編程邏輯器件(FPGA)的多芯片自動(dòng)測(cè)試方法。
技術(shù)背景集成電路測(cè)試是芯片開(kāi)發(fā)的重要一環(huán)。目前集成電路測(cè)試，包括手工測(cè) 試和自動(dòng)化測(cè)試兩種。自動(dòng)化測(cè)試速度快、程度高、測(cè)試全面，所以在大批 量產(chǎn)品測(cè)試時(shí)獲得普遍的應(yīng)用。但其成本高、測(cè)試過(guò)程復(fù)雜、調(diào)試周期長(zhǎng)。 而手工測(cè)試， 一般在定制的測(cè)試板上實(shí)現(xiàn)，通過(guò)測(cè)試人員觀測(cè)燈亮、聲音或 儀器讀表完成。手工測(cè)試適用于小批量的、簡(jiǎn)單的、非全面的快速測(cè)試。 發(fā)明內(nèi)容本發(fā)明的目的在于設(shè)計(jì)一種基于可編程邏輯器件的多芯片自動(dòng)測(cè)試方 法，結(jié)合自動(dòng)化測(cè)試和手工測(cè)試的原理和優(yōu)點(diǎn)，利用可編程邏輯器件(FPGA) 建立一套簡(jiǎn)單的自動(dòng)測(cè)試系統(tǒng)，可以在測(cè)試板上同時(shí)完成一個(gè)或多個(gè)芯片的 自動(dòng)化測(cè)試工作，不僅可以實(shí)現(xiàn)自動(dòng)化測(cè)試，而且投入成本少、開(kāi)發(fā)速度快， 完全可以滿足小批量產(chǎn)品測(cè)試的要求。按照本發(fā)明提供的技術(shù)方案，在可編程邏輯器件中包括相互連接的采樣 電路、數(shù)字比較器電路、譯碼器及激勵(lì)產(chǎn)生電路，其特征是數(shù)字比較器電 路的輸入端與多路選擇器的輸出端連接，采樣電路的輸入端與若干個(gè)被測(cè)試 芯片相連；多路選擇器為數(shù)字比較器電路提供數(shù)字輸入信號(hào)；被測(cè)試芯片為 采樣電路提供經(jīng)過(guò)模數(shù)轉(zhuǎn)換后的數(shù)字輸入信號(hào)；激勵(lì)產(chǎn)生電路分別與若干個(gè) 被測(cè)芯片和一個(gè)已測(cè)芯片連接，為被測(cè)芯片和已測(cè)芯片提供輸入信號(hào)與時(shí)鐘 信號(hào)；譯碼電路的輸出端與多路選擇器連接，為多路選擇器提供循環(huán)控制信 號(hào)，使多路選擇器選擇待測(cè)的被測(cè)芯片的輸出信號(hào)。在采樣電路與被測(cè)試芯片之間串接多路電子開(kāi)關(guān)與模數(shù)轉(zhuǎn)換器，多路電 子開(kāi)關(guān)用于選擇被測(cè)芯片的輸出，模數(shù)轉(zhuǎn)換器用于將被測(cè)芯片和已測(cè)芯片輸 出的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。在可編程邏輯器件中還包括串行接口與I2C接口；其中，串行接口用于連接PC電腦，Pc接口用于連接微控制器。
在可編程邏輯器件中還包括存儲(chǔ)器電路，用于存儲(chǔ)激勵(lì)產(chǎn)生電路所需的 測(cè)試向量。在可編程邏輯器件中還包括顯示電路，用于將芯片測(cè)試結(jié)果輸出到顯示 器或指示燈。本發(fā)明結(jié)合自動(dòng)化測(cè)試和手工測(cè)試的原理和優(yōu)點(diǎn)，利用可編程邏輯器件(FPGA)建立一套簡(jiǎn)單的自動(dòng)測(cè)試系統(tǒng)，可以在測(cè)試板上同時(shí)完成一個(gè)或 多個(gè)芯片的自動(dòng)化測(cè)試工作，不僅可以實(shí)現(xiàn)自動(dòng)化測(cè)試，而且投入成本少、 開(kāi)發(fā)速度快，完全可以滿足小批量產(chǎn)品測(cè)試的要求。


圖1是本發(fā)明的電路框圖。圖2是本發(fā)明的測(cè)試流程圖。
具體實(shí)施方式
如圖所示在可編程邏輯器件中包括相互連接的采樣電路、數(shù)字比較器 電路、譯碼器及激勵(lì)產(chǎn)生電路，其特征是數(shù)字比較器電路的輸入端與多路 選擇器的輸出端連接，采樣電路的輸入端與若干個(gè)被測(cè)試芯片相連；多路選 擇器為數(shù)字比較器電路提供數(shù)字輸入信號(hào)；被測(cè)試芯片為采樣電路提供經(jīng)過(guò) 模數(shù)轉(zhuǎn)換后的數(shù)字輸入信號(hào)；激勵(lì)產(chǎn)生電路分別與若干個(gè)被測(cè)芯片和一個(gè)已 測(cè)芯片連接，為被測(cè)芯片和已測(cè)芯片提供輸入信號(hào)與時(shí)鐘信號(hào)；譯碼電路的 輸出端與多路選擇器連接，為多路選擇器提供循環(huán)控制信號(hào)，使多路選擇器 選擇待測(cè)的被測(cè)芯片輸出信號(hào)。在采樣電路與被測(cè)試芯片之間串接多路電子開(kāi)關(guān)與模數(shù)轉(zhuǎn)換器，多路電 子開(kāi)關(guān)用于選擇被測(cè)芯片的輸出，模數(shù)轉(zhuǎn)換器用于將被測(cè)芯片和已測(cè)芯片輸 出的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。在可編程邏輯器件中還包括串行接口與I2C接口；其中，串行接口用于連接PC電腦，fc接口用于連接微控制器。在可編程邏輯器件中還包括存儲(chǔ)器電路，用于存儲(chǔ)激勵(lì)產(chǎn)生電路所需的 測(cè)試向量。在可編程邏輯器件中還包括顯示電路，用于將芯片測(cè)試結(jié)果輸出到顯示 器或指示燈。所謂芯片測(cè)試，就是要被測(cè)芯片(DUT)，在一組固定的輸入信號(hào)激勵(lì)下， 產(chǎn)生輸出，如果輸出信號(hào)和期待值相同，芯片就是合格的，否則就是不合格 的。這些工作，在測(cè)試機(jī)臺(tái)上是完全可以實(shí)現(xiàn)的，但在測(cè)試板上難以實(shí)現(xiàn)，
因而幾乎沒(méi)人做到。通過(guò)長(zhǎng)期研究和實(shí)驗(yàn)發(fā)現(xiàn)，采用FPGA，完全可以實(shí)現(xiàn) 芯片測(cè)試自動(dòng)化。1、 激勵(lì)信號(hào)產(chǎn)生芯片測(cè)試，首先要有一組測(cè)試向量作為激勵(lì)，送到芯片輸入口。 一般測(cè)試向量組由芯片設(shè)計(jì)人員提供，經(jīng)過(guò)格式轉(zhuǎn)換完成。這些 測(cè)試向量需要預(yù)先存放在測(cè)試系統(tǒng)中的。可以根據(jù)測(cè)試向量的容量大小存放在不同的存儲(chǔ)器中，少量的可以就放在FPGA的ROM中，量大可以放在系 統(tǒng)的DDR中，更大的可放在電腦中，需要時(shí)從電腦通過(guò)FPGA加到被測(cè)電 路上。這樣產(chǎn)生芯片的激勵(lì)信號(hào)完全可以由FPGA通過(guò)讀取存儲(chǔ)器獲得后產(chǎn) 生。2、 標(biāo)準(zhǔn)期待值這是指正確的輸出信號(hào)， 一般也可以由芯片設(shè)計(jì)人員提 供，經(jīng)過(guò)轉(zhuǎn)換得到。但這樣就也必須把這些期待值存放在FPGA的ROM、 或系統(tǒng)的DDR或者電腦上，這必然會(huì)有一些成本開(kāi)銷(xiāo)。可以采用更好的方 法，就是在多芯片測(cè)試板上，放置一塊經(jīng)過(guò)詳細(xì)測(cè)試合格的芯片，再加若干 塊被測(cè)芯片。測(cè)試時(shí)，先給合格芯片加上激勵(lì)信號(hào)，然后從其輸出得到輸出 信號(hào)，該輸出信號(hào)就認(rèn)為是標(biāo)準(zhǔn)期待值；接著逐個(gè)把激勵(lì)信號(hào)送到被測(cè)芯片 上，得到被測(cè)芯片的輸出值。3、 被測(cè)芯片合格判別多組輸出信號(hào)逐個(gè)同標(biāo)準(zhǔn)期待值比較，如果比較 結(jié)果完全一致，就可以認(rèn)為測(cè)試通過(guò)，否則就認(rèn)為測(cè)試失敗，或做更詳細(xì)的 分析。比較判別的過(guò)程完全可以用FPGA實(shí)現(xiàn)，如果需要分析，完全可以把 結(jié)果通過(guò)接口送到電腦或其它比較直觀的觀測(cè)設(shè)備上去。
權(quán)利要求
1、基于可編程邏輯器件的多芯片自動(dòng)測(cè)試技術(shù)，在可編程邏輯器件中包括相互連接的采樣電路、數(shù)字比較器電路、譯碼器及激勵(lì)產(chǎn)生電路，其特征是數(shù)字比較器電路的輸入端與多路選擇器的輸出端連接，采樣電路的輸入端與若干個(gè)被測(cè)試芯片相連；多路選擇器為數(shù)字比較器電路提供數(shù)字輸入信號(hào)；被測(cè)試芯片為采樣電路提供經(jīng)過(guò)模數(shù)轉(zhuǎn)換后的數(shù)字輸入信號(hào)；激勵(lì)產(chǎn)生電路分別與若干個(gè)被測(cè)芯片和一個(gè)已測(cè)芯片連接，為被測(cè)芯片和已測(cè)芯片提供輸入信號(hào)與時(shí)鐘信號(hào)；譯碼電路的輸出端與多路選擇器連接，為多路選擇器提供循環(huán)控制信號(hào)，使多路選擇器選擇待測(cè)的被測(cè)芯片輸出信號(hào)。
2、 如權(quán)利要求1所述基于可編程邏輯器件的多芯片自動(dòng)測(cè)試技術(shù)，其特 征是在采樣電路與被測(cè)試芯片之間串接多路電子開(kāi)關(guān)與模數(shù)轉(zhuǎn)換器，多路 電子開(kāi)關(guān)用于選擇被測(cè)芯片的輸出，模數(shù)轉(zhuǎn)換器用于將被測(cè)芯片和已測(cè)芯片 輸出的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。
3、 如權(quán)利要求1所述基于可編程邏輯器件的多芯片自動(dòng)測(cè)試技術(shù)，其特 征是在可編程邏輯器件中還包括串行接口與I2C接口；其中，串行接口用 于連接PC電腦，^C接口用于連接微控制器。
4、 如權(quán)利要求1所述基于可編程邏輯器件的多芯片自動(dòng)測(cè)試技術(shù)，其特 征是在可編程邏輯器件中還包括存儲(chǔ)器電路，用于存儲(chǔ)激勵(lì)產(chǎn)生電路所需 的測(cè)試向量。
5、 如權(quán)利要求1所述基于可編程邏輯器件的多芯片自動(dòng)測(cè)試技術(shù)，其特 征是在可編程邏輯器件中還包括顯示電路，用于將芯片測(cè)試結(jié)果輸出到顯 示器或指示燈。
全文摘要
本發(fā)明涉及集成電路自動(dòng)化測(cè)試技術(shù)，具體地說(shuō)是一種基于可編程邏輯器件(FPGA)的多芯片自動(dòng)測(cè)試方法。按照本發(fā)明提供的技術(shù)方案，在可編程邏輯器件中包括相互連接的采樣電路、數(shù)字比較器電路、譯碼器及激勵(lì)產(chǎn)生電路，其特征是數(shù)字比較器電路的輸入端與多路選擇器的輸出端連接，采樣電路的輸入端與若干個(gè)被測(cè)試芯片相連；激勵(lì)產(chǎn)生電路分別與若干個(gè)被測(cè)芯片和一個(gè)已測(cè)芯片連接；譯碼電路的輸出端與多路選擇器連接。本發(fā)明利用可編程邏輯器件(FPGA)建立一套簡(jiǎn)單的自動(dòng)測(cè)試系統(tǒng)，可以在測(cè)試板上同時(shí)完成一個(gè)或多個(gè)芯片的自動(dòng)化測(cè)試工作，不僅可以實(shí)現(xiàn)自動(dòng)化測(cè)試，而且投入成本少、開(kāi)發(fā)速度快，完全可以滿足小批量產(chǎn)品測(cè)試的要求。
文檔編號(hào)G01R31/317GK101158708SQ20071013488
公開(kāi)日2008年4月9日 申請(qǐng)日期2007年10月23日 優(yōu)先權(quán)日2007年10月23日
發(fā)明者偉 唐 申請(qǐng)人:無(wú)錫漢柏信息技術(shù)有限公司