專利名稱：用于晶片級半導(dǎo)體測試的測試座及測試板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種晶片級半導(dǎo)體測試，且特別有關(guān)于一種用于晶片級半導(dǎo) 體測試的測試板。
背景技術(shù)：
封裝工藝是集成電路工藝中一個重要的步驟，可保護(hù)集成電路并為外部 電路提供一個信號傳輸接口。因此，封裝技術(shù)的發(fā)展與集成電路技術(shù)的發(fā)展 及電子產(chǎn)品的發(fā)展息息相關(guān)。在眾多已經(jīng)發(fā)展的封裝技術(shù)中，包括常見的球 柵陣列封裝、芯片級封裝、覆晶封裝與多重芯片模塊封裝。
以圖l、圖2中的半導(dǎo)體元件的代表例而言，例如是一種使用帶狀自動 連接柔性帶作為插入式選樣的球柵陣列封裝型半導(dǎo)體元件。此元件為所謂的 感光錫球光致抗蝕劑介層窗型的球柵陣列封裝型半導(dǎo)體元件。其中，介層窗
12用于填充錫球；在柔性帶基板5 (由絕緣膜組成)上形成由感光錫球光致
抗蝕劑組成的絕緣膜2，且在其側(cè)面形成線路圖案3。
圖l、圖2為傳統(tǒng)半導(dǎo)體元件的結(jié)構(gòu)。半導(dǎo)體元件所使用的帶狀自動連 接柔性帶l包括絕緣膜2、線路圖案3、黏著劑4、形成于聚亞胺光致抗蝕
劑絕緣膜上的柔性帶基板5。符號6代表黏著劑；符號7代表半導(dǎo)體芯片； 符號8代表電極；符號9代表連接線路；符號10代表連接襯墊(或稱打線 襯墊)；符號ll代表光致抗蝕劑；符號12代表介層窗；符號13代表錫球; 符號15代表接觸窗；符號30代表錫球安裝襯墊。雖然球柵陣列封裝可以提
高打線密度并提高產(chǎn)率，但是，由于使用錫球而接合待測芯片與測試板的緣
故，因此也具有下列缺點(diǎn)錫球的接合狀況檢査不易、返工性低。
覆晶封裝則是另一種常見的封裝技術(shù)。其通過位于連接襯墊上的錫球凸
塊而與電路板連接。圖3A至3D為顯示通過電鍍而形成錫球凸塊結(jié)構(gòu)的公
知方法的剖面圖。
如圖3A所示，提供基板100，此基板100例如是硅基板，且具有金屬
連接墊102。保護(hù)層104形成于基板100上方，但是露出金屬連接墊102。 金屬復(fù)合層106順應(yīng)性地形成于保護(hù)層104與外露的金屬連接墊102上方， 且通常是黏著層/阻障層/潤濕層的金屬疊層。為了簡化說明起見，僅顯示單 一層結(jié)構(gòu)。如圖3B所示，干圖案膜108形成于金屬復(fù)合層106上，且具有 一個露出位于金屬連接墊102上方的金屬復(fù)合層106的一部分的開口 109。 在此，開口 109用于形成錫球凸塊。因此，通過電鍍法而以錫球110填滿開 口 109。錫球的高度由干圖案膜108的厚度決定。如圖3C所示，移除干圖 案膜108及部分金屬復(fù)合層106，以露出下方的保護(hù)層104。剩余的金屬復(fù) 合層106a作為下方凸塊冶金層。如圖3D所示，進(jìn)行回流(reflow)工藝， 以致于錫球110因表面張力之故而形成球狀或類球狀的錫球凸塊U0a。
相似于球柵陣列封裝所遭遇的問題，覆晶封裝也由于使用錫球而接合待 測芯片與測試板的緣故，因此也具有下列缺點(diǎn)錫球的接合狀況檢查不易、 返工性低。
另外，晶片級封裝也是一種常見的封裝技術(shù)。圖4A顯示通過公知晶片 級封裝而成的半導(dǎo)體元件的上視圖。圖4B為顯示沿著圖4A的剖面線DD而 得的剖面圖。此半導(dǎo)體元件包括半導(dǎo)體芯片1000、氧化膜1001、多個導(dǎo)電 襯墊1002、絕緣膜1003、重新分布層1004、多個支柱1005、多個錫球凸塊 1006與封膠1007。半導(dǎo)體芯片IOOO具有一個主面，而該主面包含中央?yún)^(qū)域 1000a與周邊區(qū)域1000b，且該周邊區(qū)域1000b環(huán)繞該中央?yún)^(qū)域1000a。氧化 膜1001在所有區(qū)域中形成于半導(dǎo)體芯片1000的主要表面上。導(dǎo)電襯墊1002 形成于周邊區(qū)域1000b的氧化膜1001上。導(dǎo)電襯墊1002與形成于半導(dǎo)體芯 片1000上的電路電性連接。絕緣膜1003在所有區(qū)域中形成于氧化膜1001 上，且形成于導(dǎo)電襯墊1002上。重新分布層1004形成于周邊區(qū)域1000b內(nèi) 的導(dǎo)電襯墊1002與絕緣膜1003上。重新分布層1004與導(dǎo)電襯墊1002電性 連接。支柱1005形成于位在絕緣膜1003上方的重新分布層1004上，并與 重新分布層1004電性連接。錫球凸塊1006形成于支柱1005的一端上，且 與支柱1005電性連接。封膠1007封住絕緣膜1003、重新分布層1004、與 支柱1005的側(cè)面。
對于晶片級封裝而言，也遭受相似于球柵陣列封裝所遭遇的問題。也就 是說，由于使用錫球而接合待測芯片與測試板的緣故，因此也具有下列缺點(diǎn):
錫球的接合狀況檢查不易、返工性低。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種用于晶片級半導(dǎo)體測試的測試座及測試板。 基于上述目的，本發(fā)明實(shí)施例公開了一種用于晶片級半導(dǎo)體測試的測試 板，包括多個線路與元件；以及多個測試座，位于該測試板的上表面上。 每一個測試座包括基底構(gòu)件，通過第一組螺絲而與該測試板連接，其中該
基底構(gòu)件具有中央幵口，而該中央開口暴露下方的該測試板的一部分；異方 性導(dǎo)電膜，置于該基底構(gòu)件的該中央開口內(nèi)；待測芯片，置于該基底構(gòu)件的 該中央開口內(nèi)的該異方性導(dǎo)電膜上；以及上蓋構(gòu)件，位于該芯片上方，通過 第二組螺絲而與該基底構(gòu)件連接。
如上所述的用于晶片級半導(dǎo)體測試的測試板，其中該基底構(gòu)件至少具有 4個供該第一組螺絲穿過的開口。
如上所述的用于晶片級半導(dǎo)體測試的測試板，其中該上蓋構(gòu)件至少具有 2個供該第二組螺絲穿過的開口 。
如上所述的用于晶片級半導(dǎo)體測試的測試板，其中該待測芯片具有上方 形成有多個錫球的下表面，且其中該待測芯片通過該錫球及該異方性導(dǎo)電膜 而與該測試板形成電性連接。
如上所述的用于晶片級半導(dǎo)體測試的測試板，還包括
多個導(dǎo)電襯墊，形成于該部分內(nèi)的該測試板的該上表面上，其中該待測 芯片通過該錫球、該異方性導(dǎo)電膜及該導(dǎo)電襯墊而與該測試板形成電性連 接。
本發(fā)明實(shí)施例還公開了一種用于晶片級半導(dǎo)體測試的測試座，包括基
底構(gòu)件，通過第一組螺絲而與該測試板連接，其中該基底構(gòu)件具有中央開口，
而該中央開口暴露下方的該測試板的一部分；異方性導(dǎo)電膜，置于該基底構(gòu) 件的該中央開口內(nèi)；待測芯片，置于該基底構(gòu)件的該中央開口內(nèi)的該異方性 導(dǎo)電膜上；以及上蓋構(gòu)件，位于該芯片上方，通過第二組螺絲而與該基底構(gòu) 件連接。
如上所述的用于晶片級半導(dǎo)體測試的測試座，其中該基底構(gòu)件至少具有 4個供該第一組螺絲穿過的開口。
如上所述的用于晶片級半導(dǎo)體測試的測試座，其中該上蓋構(gòu)件至少具有
2個供該第二組螺絲穿過的開口。
如上所述的用于晶片級半導(dǎo)體測試的測試座，其中該待測芯片具有上方 形成有多個錫球的下表面，且其中該待測芯片通過該錫球及該異方性導(dǎo)電膜 而與該測試板形成電性連接。
如上所述的用于晶片級半導(dǎo)體測試的測試座，還包括多個導(dǎo)電襯墊， 形成于該部分內(nèi)的該測試板的該上表面上，其中該待測芯片通過該錫球、該 異方性導(dǎo)電膜及該導(dǎo)電襯墊而與該測試板形成電性連接。
如上所述的用于晶片級半導(dǎo)體測試的測試座，其中該測試板為多層印刷 電路板。
如上所述的用于晶片級半導(dǎo)體測試的測試座，其中該測試板與自動測試 系統(tǒng)連接。
因此，本發(fā)明提出的測試座及測試板，待測芯片可與測試板有非常良好 的接觸，且芯片上的錫球更精確地對準(zhǔn)導(dǎo)電襯墊。而且，當(dāng)測試結(jié)果顯示失 敗時，本發(fā)明的測試座增加了返工與維修的便利性。也就是說，在測試后， 芯片可以返工或輕易移除(即重置新的待測芯片)。


圖1為顯示公知使用帶狀自動連接柔性帶的半導(dǎo)體元件的剖面圖。
圖2為顯示用于圖1中所示的公知的半導(dǎo)體元件的平面圖，且由PSR側(cè) 視之。
圖3A至3D為顯示通過電鍍而形成錫球凸塊結(jié)構(gòu)的公知方法的剖面圖。 圖4A為顯示通過公知晶片級封裝而成的半導(dǎo)體元件的上視圖；圖4B 為顯示沿著圖4A的剖面線DD而得的剖面圖。
圖5為顯示本發(fā)明一實(shí)施例的用于晶片級半導(dǎo)體測試的測試板的平面圖。
圖6為顯示沿著圖5中剖面線AA'所得的測試座的剖面圖。 并且，上述附圖中的各附圖標(biāo)記說明如下 1帶狀自動連接柔性帶 2絕緣膜
3線路圖案 4黏著劑
5柔性帶基板6黏著劑
7半導(dǎo)體芯片8電極
9連接線路10連接襯墊
11光致抗蝕劑12介層窗
13錫球15接觸窗
30錫球安裝襯墊畫基板
102金屬連接墊104保護(hù)層
106金屬復(fù)合層108干圖案膜
109開口110錫球
106a剩余的金屬復(fù)合層110a錫球凸塊
1000半導(dǎo)體芯片1001氧化膜
1002導(dǎo)電襯墊1003絕緣膜
1004重新分布層1005支柱
1006錫球凸塊1007封膠
1000a中央?yún)^(qū)域1000b周邊區(qū)域
500測試板502微電子元件
504形成測試座的區(qū)域506形成測試座的區(qū)域
508測試座510測試板的一部分
512開口514異方性導(dǎo)電膜
516螺絲518基底構(gòu)件
520開口522上蓋構(gòu)件
524螺絲600待測芯片
602錫球610導(dǎo)電襯墊
614異方性導(dǎo)電膜618基底構(gòu)件
AA，、DD剖面線
具體實(shí)施例方式
為了讓本發(fā)明的目的、特征、及優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施 例，并配合所附附圖，做詳細(xì)的說明。
本發(fā)明說明書提供不同的實(shí)施例來說明本發(fā)明不同實(shí)施方式的技術(shù)特
征。其中，實(shí)施例中的各元件的配置為說明之用，并非用以限制本發(fā)明。且 實(shí)施例中附圖標(biāo)號的部分重復(fù)是為了簡化說明，并非意指不同實(shí)施例之間的 關(guān)聯(lián)性。
請參考附圖，其中相似的參考符號通過不同角度說明相似的元件，且下 列

本發(fā)明的實(shí)施例。這些附圖并不需要被縮放，而且為了說明的目 的而在某些例子中這些附圖已經(jīng)被放大或簡化。本領(lǐng)域技術(shù)人員應(yīng)該了解根 據(jù)本發(fā)明下列的實(shí)施可以做一些可能的應(yīng)用及變動。
如圖5、圖6所示，為了提高維修與返工的便利性，本發(fā)明一實(shí)施利公 開了一種用于晶片級半導(dǎo)體測試的測試座及測試板。圖5為顯示本發(fā)明一實(shí) 施例的用于晶片級半導(dǎo)體測試的測試板的平面圖。圖6為顯示沿著圖5中剖 面線AA'所得的測試座的剖面圖。
如圖5、圖6所示，提供測試板500 (例如多層印刷電路板)，用于晶 片級半導(dǎo)體測試。測試板500包括上方的多個線路(未顯示)與微電子元件 502。尤其是，測試板500的特征在于在自身表面上形成多個測試座(例 如508)，且該些測試座內(nèi)均含有異方性導(dǎo)電膜614。每一個測試座包括基 底構(gòu)件(例如，518或618)，而此基底構(gòu)件(例如，518或618)通過螺絲 516而與測試板500連接，其中該基底構(gòu)件(例如，518或618)具有中央開 口，而該中央開口暴露下方的該測試板的一部分(例如，510)。另外，每 一個測試座也包括置于該基底構(gòu)件(例如，518或618)的該中央開口內(nèi)異 方性導(dǎo)電膜(例如，514或614)。而且，將待測芯片600置于該基底構(gòu)件 (例如，518或618)的該中央開口內(nèi)的該異方性導(dǎo)電膜(例如，514或614) 上。而且，通過螺絲524而將位于芯片600上方的上蓋構(gòu)件522連接至該基 底構(gòu)件(例如，518或618)。
如圖5所示，符號504與506指用于形成測試座的區(qū)域，而供螺絲516 通過(或稱拴入)的四個開口 512形成于內(nèi)。符號510指形成在測試板500 上方或內(nèi)的導(dǎo)電襯墊。在區(qū)域506內(nèi)，通過將螺絲516拴入開口 (例如，512) 而使基底構(gòu)件518與測試板500連接。尤其是，基底構(gòu)件518具有中央開口 ， 其中，有異方性導(dǎo)電膜514形成于此中央開口內(nèi)，且此中央開口暴露下方測 試板500的一部分(例如，導(dǎo)電襯墊510)。基底構(gòu)件518也有兩個供螺絲 (例如，524)通過(或稱拴入)的兩個開口。也就是說，位于異方性導(dǎo)電
膜514上方的上蓋構(gòu)件522通過將螺絲524拴入開口 (例如，520)而與下 表面連接。
請參考圖6，其為顯示沿著圖5中剖面線AA'所得的測試座的剖面圖， 以說明芯片與測試板間的電性連接關(guān)系。如圖6所示，待測芯片600具有下 表面，且此下表面上形成有錫球602。而且，導(dǎo)電襯墊610形成于露出基底 構(gòu)件618的部分內(nèi)的測試板500的上表面上。因此，待測芯片600通過錫球 602而與測試板500、異方性導(dǎo)電膜614及導(dǎo)電襯墊610形成電性連接。當(dāng) 測試板500與自動測試系統(tǒng)連接時，則進(jìn)行晶片級半導(dǎo)體測試。
根據(jù)本發(fā)明實(shí)施例的測試座及測試板，待測芯片可與測試板有非常良好 的接觸，且芯片上的錫球更精確地對準(zhǔn)導(dǎo)電襯墊610。而且，當(dāng)測試結(jié)果顯 示失敗時，本發(fā)明的測試座增加了返工與維修的便利性。也就是說，在測試 后，芯片可以返工或輕易移除(即重置新的待測芯片)。
雖然本發(fā)明已以優(yōu)選實(shí)施例公開如上，但是其并非用以限定本發(fā)明，任 何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的改動與潤 飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種用于晶片級半導(dǎo)體測試的測試板，包括多個線路與元件；以及多個測試座，位于該測試板的上表面上，其中每一個測試座包括基底構(gòu)件，通過第一組螺絲而與該測試板連接，其中該基底構(gòu)件具有中央開口，而該中央開口暴露下方的該測試板的一部分；異方性導(dǎo)電膜，置于該基底構(gòu)件的該中央開口內(nèi)；待測芯片，置于該基底構(gòu)件的該中央開口內(nèi)的該異方性導(dǎo)電膜上；以及上蓋構(gòu)件，位于該芯片上方，通過第二組螺絲而與該基底構(gòu)件連接。
2. 如權(quán)利要求1所述的用于晶片級半導(dǎo)體測試的測試板，其中該基底構(gòu) 件至少具有4個供該第一組螺絲穿過的開口 。
3. 如權(quán)利要求1所述的用于晶片級半導(dǎo)體測試的測試板，其中該上蓋構(gòu) 件至少具有2個供該第二組螺絲穿過的開口 。
4. 如權(quán)利要求1所述的用于晶片級半導(dǎo)體測試的測試板，其中該待測芯 片具有上方形成有多個錫球的下表面，且其中該待測芯片通過該錫球及該異 方性導(dǎo)電膜而與該測試板形成電性連接。
5. 如權(quán)利要求4所述的用于晶片級半導(dǎo)體測試的測試板，還包括 多個導(dǎo)電襯墊，形成于該部分內(nèi)的該測試板的該上表面上，其中該待測芯片通過該錫球、該異方性導(dǎo)電膜及該導(dǎo)電襯墊而與該測試板形成電性連 接。
6. 如權(quán)利要求1所述的用于晶片級半導(dǎo)體測試的測試板，其中該測試板 為多層印刷電路板。
7. 如權(quán)利要求1所述的用于晶片級半導(dǎo)體測試的測試板，其中該測試板 與自動測試系統(tǒng)連接。
8. —種用于晶片級半導(dǎo)體測試的測試座，包括基底構(gòu)件，通過第一組螺絲而與該測試板連接，其中該基底構(gòu)件具有中 央開口，而該中央開口暴露下方的該測試板的一部分； 異方性導(dǎo)電膜，置于該基底構(gòu)件的該中央開口內(nèi)；待測芯片，置于該基底構(gòu)件的該中央開口內(nèi)的該異方性導(dǎo)電膜上；以及 上蓋構(gòu)件，位于該芯片上方，通過第二組螺絲而與該基底構(gòu)件連接。
9. 如權(quán)利要求8所述的用于晶片級半導(dǎo)體測試的測試座，其中該基底構(gòu) 件至少具有4個供該第一組螺絲穿過的開口 。
10. 如權(quán)利要求8所述的用于晶片級半導(dǎo)體測試的測試座，其中該上蓋 構(gòu)件至少具有2個供該第二組螺絲穿過的開口 。
11. 如權(quán)利要求8所述的用于晶片級半導(dǎo)體測試的測試座，其中該待測 芯片具有上方形成有多個錫球的下表面，且其中該待測芯片通過該錫球及該 異方性導(dǎo)電膜而與該測試板形成電性連接。
12. 如權(quán)利要求ll所述的用于晶片級半導(dǎo)體測試的測試座，還包括 多個導(dǎo)電襯墊，形成于該部分內(nèi)的該測試板的該上表面上，其中該待測芯片通過該錫球、該異方性導(dǎo)電膜及該導(dǎo)電襯墊而與該測試板形成電性連 接。
13. 如權(quán)利要求8所述的用于晶片級半導(dǎo)體測試的測試座，其中該測試 板為多層印刷電路板。
14. 如權(quán)利要求8所述的用于晶片級半導(dǎo)體測試的測試座，其中該測試 板與自動測試系統(tǒng)連接。
全文摘要
本發(fā)明涉及一種用于晶片級半導(dǎo)體測試的測試座及測試板，該測試板包括多個線路與元件；以及多個測試座，位于該測試板的上表面上。每一個測試座包括基底構(gòu)件，通過第一組螺絲而與該測試板連接，其中該基底構(gòu)件具有中央開口，而該中央開口暴露下方的該測試板的一部分；異方性導(dǎo)電膜，置于該基底構(gòu)件的該中央開口內(nèi)；待測芯片，置于該基底構(gòu)件的該中央開口內(nèi)的該異方性導(dǎo)電膜上；以及上蓋構(gòu)件，位于該芯片上方，通過第二組螺絲而與該基底構(gòu)件連接。根據(jù)本發(fā)明提出的測試座及測試板，待測芯片可與測試板有非常良好的接觸，且芯片上的錫球更精確地對準(zhǔn)導(dǎo)電襯墊。
文檔編號G01R1/02GK101393250SQ200710199570
公開日2009年3月25日 申請日期2007年12月13日 優(yōu)先權(quán)日2007年9月20日
發(fā)明者盧笙豐, 宋明勛, 林建邦, 陳士銘 申請人:采鈺科技股份有限公司