專利名稱：全球定位系統(tǒng)相關(guān)器電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種全球定位系統(tǒng)相關(guān)器電路，尤其涉及一種作為芯片電路 使用的全球定位系統(tǒng)相關(guān)器電路。
背景技術(shù)：
在GPS擴(kuò)頻通信的接收端，需要利用相關(guān)器對(duì)偽隨機(jī)碼與本地碼相關(guān)輸出 進(jìn)行累加，以便于獲得相關(guān)運(yùn)算的最大值，從而實(shí)現(xiàn)對(duì)接收信號(hào)的跟蹤和捕獲。在已有的設(shè)計(jì)中，通常使用全加器來構(gòu)成相關(guān)器，但考慮到GPS接收機(jī)是 多通道工作，對(duì)相關(guān)器的需求量很大，所有有必要在設(shè)計(jì)中減小相關(guān)器的面積和 功耗，提高其集成度。這里設(shè)GPS接收信號(hào)的頻率為20Mb/s, —般的數(shù)字電路 都能滿足這一要求，所以暫不將速度列入優(yōu)化目標(biāo)。普通的相關(guān)器電路直接將21位數(shù)據(jù)送進(jìn)全加器進(jìn)行運(yùn)算，始終布局比較簡(jiǎn) 單，但隨著數(shù)據(jù)位數(shù)的增加，電路所用的晶體管數(shù)目將急劇增多，使得芯片面積 增大，并產(chǎn)生很大的功耗，從而影響GPS接收機(jī)芯片的性能。發(fā)明內(nèi)容本實(shí)用新型提供一種能夠減小芯片面積、降低器件功耗并可作為芯片電路使 用的全球定位系統(tǒng)相關(guān)器電路。本實(shí)用新型采用如下技術(shù)方案一種全球定位系統(tǒng)相關(guān)器電路，包括6位全加器、寄存器組、鎖存器組和 時(shí)鐘產(chǎn)生電路，6位全加器的輸出端分別與寄存器組的輸入端連接，寄存器組的 輸出端分別與鎖存器組的第一至第六輸入端連接，時(shí)鐘產(chǎn)生電路產(chǎn)生的第一時(shí)鐘 信號(hào)用作寄存器組的開關(guān)控制信號(hào)，時(shí)鐘產(chǎn)生電路產(chǎn)生的第二時(shí)鐘信號(hào)用作寄存 器組的復(fù)位信號(hào)和鎖存器組的開關(guān)控制信號(hào)，在6位全加器與鎖存器組之間設(shè)有 14位計(jì)數(shù)器，14位計(jì)數(shù)器功能控制端C與6位全加器最高位進(jìn)位信號(hào)端連接， 14位計(jì)數(shù)器的14個(gè)輸出端分別與鎖存器組的第七至第二十輸入端連接，時(shí)鐘產(chǎn) 生電路產(chǎn)生的第一時(shí)鐘信號(hào)同時(shí)用作14位計(jì)數(shù)器的時(shí)鐘信號(hào)，時(shí)鐘產(chǎn)生電路產(chǎn)
生的第二時(shí)鐘信號(hào)經(jīng)過延時(shí)單元延時(shí)后形成第三時(shí)鐘信號(hào)，該第三時(shí)鐘信號(hào)用作 14位計(jì)數(shù)器的復(fù)位信號(hào)。與現(xiàn)有技術(shù)相比，本實(shí)用新型具有如下優(yōu)點(diǎn)-1、 采用高位14位計(jì)數(shù)器代替原有的14位全加器。計(jì)數(shù)器由D觸發(fā)器 構(gòu)成，與JK觸發(fā)器構(gòu)成的計(jì)數(shù)器相比，其硬件電路消耗比較小。所 采用得計(jì)數(shù)器是寄存器輸出，所以計(jì)數(shù)器后的14個(gè)寄存器可以省去， 而直接采用14個(gè)鎖存器作為輸出接口。采用該設(shè)計(jì)共節(jié)省140個(gè)晶 體管，由此減小了芯片面積。2、 與全加器相比，計(jì)數(shù)器的數(shù)據(jù)翻轉(zhuǎn)概率較小。根據(jù)& =/>0/《/(這 里《表示每次翻轉(zhuǎn)造成的功耗)可知，減小翻轉(zhuǎn)的概率，也就減小 了電路的功耗。3、 設(shè)計(jì)專門的時(shí)鐘產(chǎn)生電路。由外部信號(hào)產(chǎn)生非重疊時(shí)鐘，只要reset 信號(hào)高電平維持時(shí)間不全部處于PH2為低的時(shí)間窗口內(nèi)，就能產(chǎn)生 符合要求的控制信號(hào)。


圖1是GPS相關(guān)器電路的完整電路圖，其中包含的14位計(jì)數(shù)器的詳細(xì)電路 見圖.2所示。時(shí)鐘產(chǎn)生單元的詳細(xì)電路見圖.3。圖2是14位計(jì)數(shù)器的電路圖，該結(jié)構(gòu)在dumpl、 C和S信號(hào)控制下，可代 替全加器，實(shí)現(xiàn)既定的累加功能。圖3是時(shí)鐘產(chǎn)生電路，由clock和reset產(chǎn)生非重疊時(shí)鐘dumpl和dump2，用 以控制相關(guān)器輸出。圖4是計(jì)數(shù)器第一位和周圍電路的連接示意圖，包括和控制信號(hào)的連接，和 全加器、下級(jí)D觸發(fā)器以及輸出鎖存器的連接。圖5是全加器部分在dumpl和dump2兩個(gè)時(shí)鐘控制信號(hào)作用下所有信號(hào)的 時(shí)序圖。dump2作為采樣/清零信號(hào)，作用在dumpl時(shí)鐘的低電平窗口中，并且 下降沿和dumpl信號(hào)的上升沿切齊。圖6是計(jì)數(shù)器部分在dumpl和dump2兩個(gè)時(shí)鐘控制信號(hào)作用下所有信號(hào)的 時(shí)序圖。dump2作為采樣信號(hào)，作用在dumpl時(shí)鐘的低電平窗口中，并且下降 沿和dumpl信號(hào)的上升沿切齊。dump2通過延時(shí)單元后生成的dump3作為清零 信號(hào)，dump3的下降沿處于dumpl的高電平窗口中。
具體實(shí)施方式
一種全球定位系統(tǒng)相關(guān)器電路，包括6位全加器(102)、寄存器組(104)、 鎖存器組(105)和時(shí)鐘產(chǎn)生電路(106)， 6位全加器(102)的輸出端分別與寄 存器組(104)的輸入端連接，寄存器組(104)的輸出端分別與鎖存器組(105) 的第一至第六輸入端連接，時(shí)鐘產(chǎn)生電路(106)產(chǎn)生的第一時(shí)鐘信號(hào)(dumpl) 用作寄存器組(104)的開關(guān)控制信號(hào)，時(shí)鐘產(chǎn)生電路(106)產(chǎn)生的第二時(shí)鐘信 號(hào)(dump2)用作寄存器組(104)的復(fù)位信號(hào)和鎖存器組(105)的開關(guān)控制信 號(hào)，其特征在于在6位全加器(102)與鎖存器組(105)之間設(shè)有14位計(jì)數(shù)器 (101)， 14位計(jì)數(shù)器(101)功能控制端C與6位全加器(102)最高位進(jìn)位信 號(hào)端連接，14位計(jì)數(shù)器(101)的14個(gè)輸出端(Q1 Q14)分別與鎖存器組(105) 的第七至第二十輸入端連接，時(shí)鐘產(chǎn)生電路(106)產(chǎn)生的第一時(shí)鐘信號(hào)(dumpl) 同時(shí)用作14位計(jì)數(shù)器(101)的時(shí)鐘信號(hào)，時(shí)鐘產(chǎn)生電路(106)產(chǎn)生的第二時(shí) 鐘信號(hào)(dump2)經(jīng)過延時(shí)單元(103)延時(shí)后形成第三時(shí)鐘信號(hào)(dump3)，該 第三時(shí)鐘信號(hào)(dump3)用作14位計(jì)數(shù)器(101)的復(fù)位信號(hào)。。下面參照附圖，對(duì)本實(shí)用新型的具體實(shí)施方案作一詳細(xì)描述本實(shí)用新型所述GPS相關(guān)器電路的輸入信號(hào)為7位帶符號(hào)數(shù)，通過相關(guān)器 后輸出20位帶符號(hào)數(shù)。由此可見，輸入信號(hào)要擴(kuò)展為6位數(shù)據(jù)位和14位符號(hào)位， 采用補(bǔ)碼進(jìn)行運(yùn)算。設(shè)輸入信號(hào)的符號(hào)位為S,次高位進(jìn)位信號(hào)為C,可以驗(yàn)證 當(dāng)C二0， S=0時(shí)高位保持；當(dāng)C二1 ， S=0時(shí)高位遞增；當(dāng)C-0 ， S = l時(shí) 高位遞減；當(dāng)C二1， S=l時(shí)，高位保持。這樣就可以將高14位看作一個(gè)可增、 可減、可保持的14位2進(jìn)制計(jì)數(shù)器。由此，可將相關(guān)器分為兩個(gè)部分低6位全加器部分和高14位計(jì)數(shù)器部分。 它們由統(tǒng)一的時(shí)鐘信號(hào)控制，協(xié)同工作。當(dāng)后續(xù)電路要讀取相關(guān)器中的輸出數(shù)據(jù) 時(shí)，給出采樣信號(hào)dump2,從全加器部分和計(jì)數(shù)器部分同時(shí)讀取20位數(shù)據(jù)，并 對(duì)全加器和計(jì)數(shù)器進(jìn)行清零，在下一個(gè)始終信號(hào)到來之后，相關(guān)器重新開始累加 計(jì)數(shù)。由于14位同步計(jì)數(shù)器需要大量組合電路，出于節(jié)省芯片面積考慮，采用D 觸發(fā)器異步聯(lián)接而成。第一級(jí)觸發(fā)器的時(shí)鐘信號(hào)由dumpl和C、S信號(hào)運(yùn)算獲得， 后一級(jí)的時(shí)鐘驅(qū)動(dòng)由前一級(jí)的輸出和C、 S信號(hào)運(yùn)算獲得。dump2到來時(shí)，如果
采用同步清零，則必須等到上一級(jí)時(shí)鐘翻轉(zhuǎn)后才能對(duì)本級(jí)清零進(jìn)行清零。對(duì)于一 個(gè)異步計(jì)數(shù)器而言，時(shí)鐘翻轉(zhuǎn)并不統(tǒng)一，所以在異步級(jí)聯(lián)時(shí)不能實(shí)現(xiàn)同步清零， 只能采用異步清零。異步清零是把清零信號(hào)作為觸發(fā)信號(hào)，與時(shí)鐘無關(guān)。但如果 直接將dump2加到觸發(fā)器的清零端，則會(huì)產(chǎn)生競(jìng)爭(zhēng)問題，使采樣到的數(shù)據(jù)全部 為零?？梢栽赿ump2信號(hào)先加到輸出鎖存器上，在經(jīng)過一個(gè)緩沖器后加到計(jì)數(shù) 器清零端，使得能在清零之前的一個(gè)時(shí)間窗口內(nèi)獲得數(shù)據(jù)釆樣。因?yàn)槿悠魇墙M合電路，沒有記憶性，所以對(duì)全加器部分的清零可以在后面 的寄存器上進(jìn)行。只要對(duì)寄存器清零時(shí)，輸出鎖存器處于保持狀態(tài)，就可以保證 數(shù)據(jù)不會(huì)貫穿。對(duì)全加器部分可以采用同步清零。圖1所示為GPS相關(guān)器電路的完整電路圖。其中包含的主要器件為14位 計(jì)數(shù)器101全加器電路102，延遲單元103，鎖存器組104，寄存器組105和時(shí) 鐘產(chǎn)生電路106。包含的主要信號(hào)為兩路輸入信號(hào)clock和reset,兩路輸入信 號(hào)經(jīng)時(shí)鐘產(chǎn)生電路生成兩個(gè)時(shí)鐘控制信號(hào)dumpl和dump2，用以控制相關(guān)器的 工作。其中的鎖存器為高電平導(dǎo)通，寄存器為上升沿觸發(fā)。dumpl信號(hào)用以控制 寄存器的開關(guān)，并且作為14位計(jì)數(shù)器第一級(jí)的時(shí)鐘信號(hào)。dumpl、 dump2為非 重疊時(shí)鐘。對(duì)于加法器部分，當(dāng)dumpl為高時(shí)，寄存器從級(jí)導(dǎo)通，主級(jí)保持，將數(shù)據(jù)輸 入全加器和下面的鎖存器組，這時(shí)dump2為低，鎖存器組處于保持狀態(tài)；當(dāng)dumpl 為低時(shí)，寄存器主級(jí)導(dǎo)通，將全加器的輸出信號(hào)寫入到寄存器中，從級(jí)保持，寄 存器不輸出，這時(shí)dump2如果為高，鎖存器組處于透明狀態(tài)，將相關(guān)器的運(yùn)算 結(jié)果輸出。對(duì)于計(jì)數(shù)器部分，dumpl作為第一級(jí)時(shí)鐘信號(hào)，dump2作為鎖存器的控制信 號(hào)，并生成計(jì)數(shù)器的清零信號(hào)，高電平有效，即高電平打開鎖存器并對(duì)計(jì)數(shù)器進(jìn) 行清零?？紤]到異步清零會(huì)產(chǎn)生競(jìng)爭(zhēng)問題，將dump2作延遲后產(chǎn)生的dump3信 號(hào)輸入到計(jì)數(shù)器清零端，延時(shí)的長(zhǎng)短可以通過調(diào)節(jié)延時(shí)單元中晶體管得寬長(zhǎng)比實(shí) 現(xiàn)。將全加器次高位的進(jìn)位信號(hào)C和輸入數(shù)據(jù)的符號(hào)位S作為功能控制端，控 制功能描述如下C=0， Si時(shí)，觸發(fā)器保持，下級(jí)時(shí)鐘端為G";C=0， S4時(shí)，觸發(fā)器翻轉(zhuǎn)，下級(jí)時(shí)鐘端為2"，減法運(yùn)算；C=l， S-0時(shí)，觸發(fā)器翻轉(zhuǎn)，下級(jí)時(shí)鐘端為G"，加法運(yùn)算；C=l， S-l時(shí)，觸發(fā)器保持，下級(jí)時(shí)鐘端為込。時(shí)鐘產(chǎn)生電路106的兩路時(shí)鐘輸入為clock和reset,輸出為相關(guān)器的時(shí)鐘控 制信號(hào)dumpl和dump2。整個(gè)時(shí)鐘產(chǎn)生電路基于RS結(jié)構(gòu)，輸入時(shí)鐘信號(hào)clock 經(jīng)過反相器和延時(shí)單元后分別產(chǎn)生CLK1和CLK2，兩者的延時(shí)關(guān)系可以通過調(diào) 節(jié)延時(shí)單元來實(shí)現(xiàn)。CLK1和CLK2作為觸發(fā)器結(jié)構(gòu)的輸入信號(hào)。產(chǎn)生的信號(hào) PH1， PH2高電平不重疊。關(guān)于計(jì)數(shù)器和時(shí)鐘產(chǎn)生電路的詳細(xì)說明請(qǐng)見本文所附的信號(hào)波形圖及其解說。圖2是14位計(jì)數(shù)器電路101的電路結(jié)構(gòu)圖。其包含的器件為異或門202， 與門203， D觸發(fā)器204、 206、 208，同或門205、 207。包含的信號(hào)為輸入時(shí) 鐘信號(hào)dumpl，清零信號(hào)dunp3，功能控制信號(hào)C、 S。當(dāng)功能控制信號(hào)C、 S異 或輸出為0時(shí)，第一級(jí)驅(qū)動(dòng)時(shí)鐘為零，D觸發(fā)器處于保持狀態(tài)，輸出信號(hào)Q1 Q14 保持不變。當(dāng)控制信號(hào)C、 S異或輸出為1時(shí)，第一級(jí)D觸發(fā)器驅(qū)動(dòng)時(shí)鐘為的dumpl，進(jìn)行遞增或遞減計(jì)數(shù)。當(dāng)C=l， S=0時(shí)，下一級(jí)時(shí)鐘驅(qū)動(dòng)輸入為^"，表現(xiàn)為遞增計(jì)數(shù)；當(dāng)C=0， S=l時(shí)，下一級(jí)時(shí)鐘驅(qū)動(dòng)輸入為込，表現(xiàn)為遞減計(jì)數(shù)。Dump3作為清零信號(hào)，當(dāng)高電平到來時(shí)，所有D觸發(fā)器異步清零。圖3是時(shí)鐘產(chǎn)生電路的電路結(jié)構(gòu)圖及其波形圖，其包含的器件為非門301,緩沖器303，與非門302、 304，與門305。包含的信號(hào)為輸入時(shí)鐘信號(hào)clcok，清零信號(hào)reset, clock經(jīng)過非門301和緩沖器303產(chǎn)生的時(shí)鐘信號(hào)分別CLK1和CLK2， CLK1和PH2經(jīng)過與非門302產(chǎn)生PH1， CLK2和PHI經(jīng)過與非門304產(chǎn)生PH2, reset和PH2經(jīng)過與門305產(chǎn)生dump2。只要reset信號(hào)高電平維持時(shí)間不是全部處于PH2為低的時(shí)間窗口內(nèi)，就能利用任意的reset信號(hào)產(chǎn)生和PHI 高電平不重疊的信號(hào)dump2。圖4是14位計(jì)數(shù)器的第一位和周圍電路的連接示意圖。其包含的部分為 計(jì)數(shù)器第一位電路201， 6位全加器電路102，鎖存器組105。包含的信號(hào)為6位 全加器中最高位進(jìn)位信號(hào)C，輸入信號(hào)的符號(hào)為S，第一級(jí)時(shí)鐘信號(hào)dumpl，清 零信號(hào)dump3,輸出給下級(jí)D觸發(fā)器的驅(qū)動(dòng)信號(hào)，第一位D觸發(fā)器輸出Q1，以 及最后的輸出信號(hào)。輸入信號(hào)的符號(hào)S位直接加在計(jì)數(shù)器上，S、 C和dumpl通
過組合電路產(chǎn)生控制信號(hào)，控制計(jì)數(shù)器的運(yùn)算狀態(tài)，產(chǎn)生的結(jié)果Q1通過鎖存器 輸出。計(jì)數(shù)器中其余D觸發(fā)器的連接方式與其相似，文中不再敷述。圖5是加法器部分的工作時(shí)序圖。dumpl為鎖存器控制信號(hào)，dump2為采樣 /清零信號(hào)，outl out4為全加器低四位的輸出信號(hào)，Q1 Q4為鎖存器1~4的輸出 信號(hào)，即采樣獲得信號(hào)。全加器在時(shí)鐘信號(hào)drnnpl的控制下進(jìn)行遞增計(jì)數(shù)。在 波形上，outl為dumpl的2分頻，out2為dumpl的4分頻，out3為dumpl的8 分頻，out4為dumpl的16分頻。時(shí)鐘產(chǎn)生電路輸出的dump2信號(hào)在dumpl為 低時(shí)到來，由于采用的同步清零，全加器將在下一個(gè)時(shí)鐘沿到來時(shí)復(fù)位，drnnp2 信號(hào)的高電平維持時(shí)間為t2-tl，其中，tl時(shí)刻處于dumpl為低電平的時(shí)間窗口 中，t2與dumpl的上升沿對(duì)齊。在t2-tl的時(shí)間窗口中，對(duì)全加器的輸出進(jìn)行采 樣，釆樣輸出信號(hào)和清零之前狀態(tài)相同。Q4輸出的高電平信號(hào)上升沿在tl時(shí)刻， 下降沿在t2時(shí)刻。圖6是計(jì)數(shù)器部分的工作時(shí)序圖。dumpl為鎖存器控制信號(hào)，dump2為采樣 信號(hào)，dump3為清零信號(hào)，outl out4為計(jì)數(shù)器低四位的輸出信號(hào)，Q1 Q4為鎖 存器1~4的輸出信號(hào)，即采樣獲得信號(hào)。計(jì)數(shù)器在時(shí)鐘信號(hào)durnpl的控制下進(jìn) 行遞增計(jì)數(shù)，波形同全加器部分。采用異步清零方式，dump3到來后立即復(fù)位。 dump2信號(hào)的高電平維持時(shí)間為t3-tl， dunp2延時(shí)t2-tl后產(chǎn)生清零信號(hào)dump3, 其中，tl時(shí)刻處于dumpl為低電平的時(shí)間窗口中，t3與dumpl的上升沿對(duì)齊。 在計(jì)數(shù)器設(shè)計(jì)中，將dump2延時(shí)后作為清零信號(hào)，在圖6中，out4的高電平在 dump3信號(hào)到來時(shí)歸零，Q4采樣獲得的信號(hào)高電平維持時(shí)間為t2-tl。計(jì)數(shù)器在 dump3為零后重新計(jì)數(shù)。
權(quán)利要求1、一種全球定位系統(tǒng)相關(guān)器電路，包括6位全加器(102)、寄存器組(104)、鎖存器組(105)和時(shí)鐘產(chǎn)生電路(106)，6位全加器(102)的輸出端分別與寄存器組(104)的輸入端連接，寄存器組(104)的輸出端分別與鎖存器組(105)的第一至第六輸入端連接，時(shí)鐘產(chǎn)生電路(106)產(chǎn)生的第一時(shí)鐘信號(hào)(dump1)用作寄存器組(104)的開關(guān)控制信號(hào)，時(shí)鐘產(chǎn)生電路(106)產(chǎn)生的第二時(shí)鐘信號(hào)(dump2)用作寄存器組(104)的復(fù)位信號(hào)和鎖存器組(105)的開關(guān)控制信號(hào)，其特征在于在6位全加器(102)與鎖存器組(105)之間設(shè)有14位計(jì)數(shù)器(101)，14位計(jì)數(shù)器(101)功能控制端C與6位全加器(102)最高位進(jìn)位信號(hào)端連接，14位計(jì)數(shù)器(101)的14個(gè)輸出端(Q1～Q14)分別與鎖存器組(105)的第七至第二十輸入端連接，時(shí)鐘產(chǎn)生電路(106)產(chǎn)生的第一時(shí)鐘信號(hào)(dump1)同時(shí)用作14位計(jì)數(shù)器(101)的時(shí)鐘信號(hào)，時(shí)鐘產(chǎn)生電路(106)產(chǎn)生的第二時(shí)鐘信號(hào)(dump2)經(jīng)過延時(shí)單元(103)延時(shí)后形成第三時(shí)鐘信號(hào)(dump3)，該第三時(shí)鐘信號(hào)(dump3)用作14位計(jì)數(shù)器(101)的復(fù)位信號(hào)。
專利摘要本實(shí)用新型公開了一種全球定位系統(tǒng)相關(guān)器電路，包括6位全加器、寄存器組、鎖存器組和時(shí)鐘產(chǎn)生電路，6位全加器與寄存器組連接，寄存器組與鎖存器組連接，時(shí)鐘產(chǎn)生電路的第一時(shí)鐘信號(hào)作寄存器組的開關(guān)控制信號(hào)，時(shí)鐘產(chǎn)生電路的第二時(shí)鐘信號(hào)作寄存器組的復(fù)位信號(hào)和鎖存器組的開關(guān)控制信號(hào)，在6位全加器與鎖存器組之間設(shè)有14位計(jì)數(shù)器，14位計(jì)數(shù)器功能控制端C與6位全加器最高位進(jìn)位信號(hào)端連接，14位計(jì)數(shù)器的14個(gè)輸出端分別與鎖存器組的第七至第二十輸入端連接，時(shí)鐘產(chǎn)生電路產(chǎn)生的第一時(shí)鐘信號(hào)同時(shí)用作14位計(jì)數(shù)器的時(shí)鐘信號(hào)，時(shí)鐘產(chǎn)生電路產(chǎn)生的第二時(shí)鐘信號(hào)經(jīng)過延時(shí)單元延時(shí)后形成第三時(shí)鐘信號(hào)，該第三時(shí)鐘信號(hào)用作14位計(jì)數(shù)器的復(fù)位信號(hào)。
文檔編號(hào)G01S5/02GK201054020SQ20072003840
公開日2008年4月30日 申請(qǐng)日期2007年7月6日 優(yōu)先權(quán)日2007年7月6日
發(fā)明者明 凌, 劉新寧, 宋嘉吉, 時(shí)龍興, 軍 楊 申請(qǐng)人:東南大學(xué)