專利名稱：專用探針卡測試系統(tǒng)的設(shè)計方法
技術(shù)領(lǐng)域：
本發(fā)明的實施方式涉及用探針卡對測試系統(tǒng)進(jìn)行編程。更具體的是，本發(fā)
明實施方式涉及具有單板(on board)特性的探針卡，被用于測試在晶片上的 集成電路(IC)。
背景技術(shù)：
晶片測試裝置通常包括具有探針的探針卡，用于電接觸在晶片上的IC的 焊點(diǎn)。對于每一種IC設(shè)計而言，IC接觸焊點(diǎn)在晶體片上的位置以及測試所需 要傳送的信號都是不同的。在測試系統(tǒng)里，還要考慮測試線路的長度以及探針 卡上的各部件以最好地解釋測試結(jié)果。測試設(shè)備的成本考慮也是很重要的，所 以設(shè)計師們通常試圖僅做出測試信號軟件變化以及改變探針卡從而適應(yīng)不同 的晶片布局，因為更換主要的測試系統(tǒng)控制器部件和操作軟件明顯更貴。對測 試系統(tǒng)進(jìn)行設(shè)計和編程以適應(yīng)晶片上不同的IC配置的常規(guī)步驟在下文被考慮。
I集成電路的設(shè)計和晶片布局處理
關(guān)于晶片布局處理的考慮限定了測試系統(tǒng)的邊界，其中包括采用什么ic 部件和如何將IC置于晶片上。用于接觸IC上的焊點(diǎn)的測試系統(tǒng)探針位置以及 用于向探針傳遞信號的線路上所提供的信號是基于IC晶片布局而確定的。在 美國專利6,539,531中描述了一種用于晶片上的IC布局的處理，該專利由Miller 等人在2003年3月25日發(fā)表，題目為"Method of Designing, Fabricating, Testing and Interconnecting an IC to External Circuit Nodes ，，。
圖1說明了在晶片上設(shè)計和制造IC的典型的現(xiàn)有技術(shù)過程。 一位設(shè)計工 程師首先制定設(shè)計規(guī)范(70)，概要地描述了 IC的總體體系結(jié)構(gòu)，然后開發(fā) 了 IC的高階硬件描述語言(HDL)模型(72)。該設(shè)計工程師也對電路模擬 器(74)進(jìn)行編程，以模擬基于HDL電路模型的電路行為。
此后，該設(shè)計工程師通常利用計算機(jī)輔助邏輯拼合工具(76)，將高階
7HDL電路模型轉(zhuǎn)變?yōu)樵撾娐返奶囟夹g(shù)的行為模型，例如連線表(netlist)。 連線表模型通?；趩卧獛?80)所提供的模型來描述電路部件的行為。單元 庫(80)中的每個單元包括連線表-級別的行為模型以及結(jié)構(gòu)模型(掩模布局)， 這些模型用于每一個可能被并入IC中的電路部件。單元庫(80)可以包括用 于描述低等級電路部件(比如單獨(dú)的電阻器和晶體管)的單元以及更高等級標(biāo) 準(zhǔn)電路部件(比如邏輯門、存儲器和中央處理單元)。
在反復(fù)的拼合過程中，該設(shè)計工程師使用模擬器和其他工具來驗證基于連 線表模型(82)的電路操作，并且可以反復(fù)地調(diào)整HDL模型以產(chǎn)生滿足各種 約束的連線表模型。
在驗證連線表電路模型的邏輯和時序之后，該設(shè)計工程師使用額外的計算 機(jī)輔助設(shè)計工具，建立IC的輸入/輸出(I/O)的平面布置(78)固定位置。置 放和路由工具建立了 IC各層的詳細(xì)布局，從而描繪了用于使那些單元相連的 導(dǎo)體是如何被路由的(86)。除了電路部件的行為模型之外，單元庫(84)中 每個部件單元也包括可納入該IC布局中的電路部件的結(jié)構(gòu)模型(掩模輪廓)。
計算機(jī)輔助設(shè)計(CAD)工具改變了 IC設(shè)計，從而使每一種變化都經(jīng)歷模擬 和驗證(88)以便確定它在多大程度上滿足該規(guī)范。布局規(guī)劃輸出是以一組掩 模為形式的IC的結(jié)構(gòu)模型，用于告訴IC制造商如何制造IC的各層。 II測試系統(tǒng)的設(shè)計和制造
一旦晶片的IC設(shè)計完成，焊點(diǎn)的布局和焊點(diǎn)的引腳功能就被用來構(gòu)造測 試系統(tǒng)并對其進(jìn)行編程以便在制造過程中測試晶片上的部件。為了降低成本， 可替換的探針卡通常被構(gòu)造成測試系統(tǒng)控制器和晶片之間的接口，因為測試系 統(tǒng)控制器的結(jié)構(gòu)修改的費(fèi)用是相當(dāng)高的。
探針卡包括探針和內(nèi)部通道路由線路，用于將探針鏈接到連接器從而鏈接 到測試系統(tǒng)控制器。像開關(guān)和電容器這樣的部件可以被包含在通道路徑中。在 創(chuàng)建用于制造探針卡的多個層的掩模之前，進(jìn)行通道的排布。 一旦設(shè)計完成， 就能夠通過使用許多用于創(chuàng)建帶探針元件的微機(jī)電系統(tǒng)(MEMS)的方法，來 創(chuàng)造和制造探針卡，例如，上述探針包括光刻的彈性接觸件、導(dǎo)線焊接、針形 探針和蛇形探針。然后，可以對測試系統(tǒng)控制器進(jìn)行編程以產(chǎn)生合適的測試信 號以便通過探針卡的通道予以提供，并分析收到的信號來解釋測試結(jié)果。為了便于參考，圖2顯示了用探針卡對半導(dǎo)體晶片上的待測器件(DUT) 進(jìn)行測試的典型測試系統(tǒng)的方框圖。測試系統(tǒng)包括測試系統(tǒng)控制器4，它可以 是一個自動測試設(shè)備(ATE)測試器或通用計算機(jī)，通過通信電纜6連接到測 試頭8。測試系統(tǒng)也包括由工作臺12組成的探測器，工作臺12用來安裝被測 試的晶片14，工作臺12是可移動的以便用探針卡18上的探針16來接觸晶片 14。探測器IO包括用于支撐著探針16的探針卡18，探針16用于接觸晶片14 上所形成的DUT。
在測試系統(tǒng)中，測試信號是由測試系統(tǒng)控制器4產(chǎn)生的，并且通過通信電 纜6、測試頭8、探針卡18、探針16被最終傳輸?shù)骄?4上的DUT。來自測 試系統(tǒng)控制器4的測試數(shù)據(jù)被分配到通過電纜6而提供的各個測試通道中并且 在測試頭8中被分開，使得每個通道連接到單獨(dú)的一個探針16。柔性電纜連接 器24將測試頭8中的通道鏈接到探針卡18。探針卡18然后將每個通道鏈接到 單獨(dú)的一個探針16。然后，通過探針卡18，向測試頭8提供來自晶片上的DUT 的測試結(jié)果，以便傳回到測試系統(tǒng)控制器。 一旦測試完成，晶片就被切割成單 獨(dú)的DUT。
圖3展示了一個典型的探針卡18的各個部件的橫截面圖。探針卡18被配 置成為彈性探針16提供電路徑和機(jī)械支撐，這些探針直接接觸晶片。探針卡 的電路徑被設(shè)置成穿過印刷電路板(PCB) 30、插入機(jī)構(gòu)32和空間轉(zhuǎn)換器34。 通過柔性電纜連接器24 (通常連接在PCB30的外圍)，提供來自測試頭8的 測試數(shù)據(jù)。通道傳輸線40向PCB30上的接觸焊點(diǎn)水平地分配來自PCB30中的 連接器24的信號，以匹配于空間轉(zhuǎn)換器34上的焊點(diǎn)的路由節(jié)距。插入機(jī)構(gòu)32 包括基板42，彈性探針電接觸件44被設(shè)置在基板42的兩側(cè)。插入機(jī)構(gòu)32將 PCB30上的各個焊點(diǎn)連接到用于在空間轉(zhuǎn)換器34上形成連接盤柵格陣列 (LGA)的焊點(diǎn)。位于空間變換器34的基板45中的軌跡46分配從LGA到配 置成陣列的彈性探針16的多種連接或者對這些連接進(jìn)行"空間變換"。
通過背板50、支架(探針頭支架)52、框架(探針頭硬框架)54、板簧 56和調(diào)平引腳(leveling pin) 62，為電氣部件提供機(jī)械支撐。背板50被設(shè)置 在PCB30的一邊上，同時支架52被設(shè)置在PCB30的另一邊上并且用螺絲59 附在上面。用螺絲58將板簧56附在支架52上面。板簧56延伸到可移動地將
9框架54固定在支架52內(nèi)壁之內(nèi)?？蚣?4包括水平延伸部60，用于在它的內(nèi) 壁之內(nèi)支撐空間轉(zhuǎn)換器34?？蚣?4包圍探針頭并且到支架52的容差很小，使 得橫向移動被限制。
調(diào)平引腳62完成了對電子部件的機(jī)械支撐并且提供空間轉(zhuǎn)換器34的調(diào) 平。調(diào)平引腳62被調(diào)整以致黃銅球66提供了一個與空間轉(zhuǎn)換器34接觸的點(diǎn)。 黃銅球66接觸空間轉(zhuǎn)換器34的LGA的外圍，以保持和電子部件相隔離。通 過使用推進(jìn)螺絲或調(diào)平引腳62對這些球進(jìn)行精確調(diào)節(jié)，就實現(xiàn)了基板的調(diào)平。 通過背板50和PCB 30中的支撐件65，使調(diào)平引腳62旋轉(zhuǎn)。調(diào)平引腳62的移 動被板簧56補(bǔ)償，以致黃銅球66與空間轉(zhuǎn)換器34保持接觸。圖4顯示出圖3 的探針卡的各部件的分解組裝圖。圖5顯示出圖4的PCB30的反面的透視圖， 來說明在其外圍的連接器24的布置。
在下列美國專利中描述了探針卡組件的備選實施方式Eldridge等人的美 國專利6,624,648，題目為"探針卡組件"，2003年9月23日發(fā)布；Eldridge 等人的美國專利6,615,485，題目為"探針卡組件和配套元件及其制造方法"， 2003年9月23日發(fā)布;Khandros，Jr.等人的美國專利6,838,893，題目為"探 針卡組件"，2005年1月4日發(fā)布；Sporck等人的美國專利6,856,150，題目 為"帶有共面子卡的探針卡"，2005年2月15日發(fā)布。
III晶片測試
測試系統(tǒng)在一個實例中通常被用于在制造過程中測試晶片上的存儲器部 件(例如動態(tài)隨機(jī)存取存儲器(DRAM))，同時IC仍然是晶片上的管芯，這是 在晶片被切割成單個芯片之前。"可修理的"動態(tài)隨機(jī)存取存儲器DRAM通常 具有一個或多個備用的存儲器單元的行或列，它們可以代替具有缺陷單元的 行或列。晶片測試包含"冗余分析"，以決定怎樣最好地分配備用的行或列從 而代替包含缺陷單元的行或列。然后，用激光或別的方法修復(fù)存儲器，來適當(dāng) 地改變IC里面的信號通路，使得備用的單元的行和/或列代替了有缺陷單元的 行或列。
當(dāng)IC沒有可維修的存儲器時，晶片被切割成單獨(dú)的管芯并被封裝。經(jīng)封 裝的IC可以經(jīng)歷"老化"處理，其中在爐子中對其進(jìn)行加熱，以使其經(jīng)受它 可能在其工作環(huán)境中遇到的熱和電壓應(yīng)力。隨著晶片上的DUT的密度不斷增大，典型測試系統(tǒng)控制器的局限在于
在探針卡的單次觸地(touchdown)期間，無法測試所有的DUT。在技術(shù)推進(jìn) 下，單一的晶片上制造了更多的DUT。為了避免新測試系統(tǒng)控制器的成本，測 試系統(tǒng)在晶片上執(zhí)行多次觸地。然而，多次觸地是不受歡迎的，因為多次觸地 增加了晶片損壞的可能性，并且多次觸地進(jìn)一步增加了測試系統(tǒng)中的探針的磨 損，更換這些探針可能很昂貴。

發(fā)明內(nèi)容
依照本發(fā)明的一些實施方式，提供了一種對具有一個或多個智能單板特征 的探針卡進(jìn)行設(shè)計和編程的方法。探針卡的單板特征可以包括下列之中的至少 一個或者更多(a)探針卡上所包括的控制部件，比如微控制器、處理器、或 者FPGA; (b)層疊的或垂直取向的子卡，它們被設(shè)置在用于構(gòu)成探針卡的 PCB上的外形區(qū)域的多個測試系統(tǒng)控制器連接之間，層疊的子卡用于容納測試 電路組件；(c)使用單板微控制器或FPGA以及相關(guān)聯(lián)的多路復(fù)用器和D/A 轉(zhuǎn)換器而提供的測試功能；和(d)在探針卡上提供的微控制器或FPGA以及 測試系統(tǒng)控制器之間使用通訊總線。
在本發(fā)明的一些實施方式中，測試系統(tǒng)被配置成在晶片被切割之前對晶片 上的IC執(zhí)行老化測試。老化測試部件可以被直接設(shè)置在探針卡上，或者被設(shè) 置附接到主探針卡上的層疊的子卡上。
在更近一步的實施方式中，僅執(zhí)行老化測試，以限制所需的測試系統(tǒng)部件， 從而有可能不再需要復(fù)雜的ATE型測試系統(tǒng)控制器。測試電路可以被設(shè)置在探 針卡上，連同外部電源和個人計算機(jī)以便與測試電路相接從而不再需要ATE 型測試器。
在一些實施方式中，簡化的探針卡能夠可以被添加到框架和盒子上，通過 用單一的個人電腦或者主機(jī)控制器來控制該框架里所有探針卡。


本發(fā)明更詳細(xì)的實施方式以附圖的方式來說明-
圖1闡明了在晶片上設(shè)計和制造IC的典型現(xiàn)有技術(shù)過程。圖2顯示出在半導(dǎo)體晶片上用探針卡來測試待測器件的典型的測試系統(tǒng)方 框圖。
圖3顯示出典型探針卡的各部件的橫截面圖。
圖4顯示出圖3的探針卡的各部件的分解組裝圖。 圖5顯示出圖4的PCB的背面的透視圖。
圖6顯示出依照本發(fā)明的一些實施方式從圖3所示探針卡配置修改而成的 探針卡的橫截面圖，其中包括可以對其進(jìn)行編程以執(zhí)行測試的多個單板(on board)部件。
圖7顯示出依照本發(fā)明的一些實施方式圖6中探針卡的各部件的電路圖。 圖8顯示出依照本發(fā)明的一些實施方式圖6中探針卡的各部件的另一電路圖。
圖8A顯示出依照本發(fā)明的一些實施方式的備選的電路圖，用來說明探針 卡具有在子卡上的并行-串行轉(zhuǎn)換能力以及在主PCB上的串行-并行轉(zhuǎn)換能力以 便于分配到DUT。
圖9說明了依照本發(fā)明的一些實施方式的測試系統(tǒng)的設(shè)置，其中測試基本 上減少成老化測試從而減少所需的測試電路部件。
圖10顯示出圖9的探針卡上可包括的、用于對非易失性存儲器執(zhí)行老化 測試的電路的實施方式。
圖11顯示出具有FPGA的本發(fā)明的實施方式，F(xiàn)PGA提供了結(jié)合圖10 所描述的部件的功能以便對非易失性存儲器執(zhí)行老化測試，同時還與測試控制 器和電源相接。
圖12也說明本發(fā)明的其它實施方式，其中許多探針卡可以一起連接在一 個框架中以構(gòu)成單個探測器。
具體實施例方式
I.具有單板智能電路的探針卡
圖6顯示出根據(jù)本發(fā)明的一些實施方式從圖3所示的探針卡配置修改而成 的探針卡的橫截面圖，其中包括多個單板部件，可以對這些部件進(jìn)行編程以執(zhí) 行測試。該探針卡包括兩個子卡100。為了方便，從圖3-6，各部件都被相似
12地標(biāo)識。圖6所示的子卡100是通過層疊的連接器104l4逢接的。盡管示出了 兩個子卡100，但是單個卡、不止兩個卡、或不帶子卡100的PCB都可以被用 于支撐單板智能電路。
如圖所示，子卡100可以被設(shè)置在測試系統(tǒng)控制器接口連接器24之間可 用的間隙之中。用連接器24附接的測試系統(tǒng)控制器(未示出)可以限制連接 器24上方的高度，其內(nèi)可以層疊著多個子卡。在所示的配置中，在背板50中 可以設(shè)置一個開口，從而形成輪廓區(qū)域，在該區(qū)域中子卡IOO可以連接到基部 PCB 30。根據(jù)本發(fā)明的一些實施方式，探針卡上可用于子卡的區(qū)域通常是由測 試系統(tǒng)控制器連接和各種探測器限制所規(guī)定的。在測試系統(tǒng)控制器接口連接器 24之間的水平間距很有限的情況下，通過在探針卡18的輪廓區(qū)域內(nèi)層疊著另 外的子卡100，就可以獲得寬闊的區(qū)域以容納本發(fā)明一些實施方式的體系結(jié)構(gòu) 的其它電路。在圖6未示出的一些備選實施方式中，子卡的排布并不限于在接 口連接器24所限定的外圍之內(nèi)。在一些實施方式中， 一個或多個子卡可以被 置于由接口連接器24所限定的周邊之外。
層疊的連接器104M為一個或多個分立的部件114提供了間隔，這些部件 114可以被設(shè)置在基部PCB 30和/或子卡100的表面上。分立的部件114可以 包括不同類型的部件，例如，用于電源線路的一個或多個旁路電容器。在一些 實施方式中，這些類型的分立部件112也可以被設(shè)置在空間變換器34中。在 一些實施方式中，分立的部件112可以是去耦電容器。為了容納分立的部件112， 可以從插入機(jī)構(gòu)32中除去許多彈性接觸件44，并且使空間變換器34中所設(shè)置 的線路重新排布。 一個或多個分立的部件112 (比如去耦電容器)可以被設(shè)置 成密切靠近用于向探針16傳輸電能的線路，以增大對測試結(jié)果有影響的電源 線上的電容。通過被設(shè)置成密切靠近于電容將改善去耦之處，較小的電容可以 被用于上述電容器。
在一些實施方式中，子卡100可以包括分立的部件114，它們可以是一個 或多個微控制器。盡管子卡100上有示出，但是相似的微控制器可以被設(shè)置在 子卡100、基部PCB 30和空間變換器34中的一個或多個之上。上述微控制器 可以是任何可編程控制器，其中包括微處理器、序列發(fā)生器、現(xiàn)場可編程門陣 列(FPGA)、可編程邏輯器件(PLD)、數(shù)字信號處理器(DSP)、或其它可
13被編程/配置成控制器以便產(chǎn)生測試或控制信號并將這些信號提供給各電路的 控制器或設(shè)備。在一個實施方式中，上述微控制器是具有A/D能力的微芯片
PIC18FXX20，這可以從亞利桑那州Chandler市的Microchip Technology股份有
限公司買到。
子卡100或基部PCB 30上的分立部件114、或空間變換器34上的分立部 件112可以包括一個或多個存儲器，以便于微控制器使用，或者便于探針卡上 的另一個處理器或其它類型的分立部件112、 114或探針卡外部的部件使用。 該存儲器可以是用于提供暫時存儲的隨機(jī)存取存儲器(RAM)或用于提供永久 存儲的器件(比如閃存)。上述存儲器也可以是用于FPGA的配置存儲器、或 具有單板微控制器的存儲器。為了使微控制器或其它處理器能夠執(zhí)行測試，可 以對上述存儲器進(jìn)行編程以包括測試向量或測試程序。相似的是，上述存儲器 可以包括代碼以產(chǎn)生測試信號并基于接收到的測試信號來解釋測試結(jié)果，還可 以提供測試系統(tǒng)配置。
為了容納微控制器(比如圖7的微控制器)和存儲器或其它作為分立部件 114而被包括在此的可發(fā)熱的部件，可以在子卡100上或在基部PCB 30上包括 溫度控制系統(tǒng)以及分立部件114。溫度控制系統(tǒng)可以包括溫度傳感器以及散熱 片、風(fēng)扇、電冷卻器、加熱器、或其它用于將部件溫度維持在期望的范圍中的 器件。
分立部件112和114可以另外包括一個或多個調(diào)壓器、DC/DC轉(zhuǎn)換器、繼 電器、多路復(fù)用器、開關(guān)、D/A轉(zhuǎn)換器、A/D轉(zhuǎn)換器、移位寄存器等。在圖7 和8的電路圖中，顯示出根據(jù)本發(fā)明一些實施方式的分立部件U4的示例。
參照圖7，顯示出空間變換器34的一些實施方式，其中包括與每一個探針 串聯(lián)排布的薄膜電阻器120M，以便向各個DUT124m提供瑜入?？臻g變換器 34中的電阻器120L4與每一個DUT124L4的輸入是串聯(lián)的，以幫助將發(fā)生故障的 或短路的DUT與良好的DUT輸入隔幵。如圖6所示，空間變換器34可以是多 層陶瓷基板，或者可以由多層有機(jī)基板構(gòu)成，在路由線路到探針的路徑中的一 個或多個層上提供了用于構(gòu)成的電阻器120m薄膜材料。2003年8月5日發(fā)布 的Miller等人的題為"Closed-Grid Bus Architecture For Wafer Interconnect Structure"的美國專利6,603,323描述了一種典型的DUT隔離電阻器。在其它實施方式中，作為串聯(lián)電阻器的備選方案，緩沖器可以與每一個DUT 輸入串聯(lián)，以隔離發(fā)生故障的DUT， Miller等人于2003年10月23日提交的 題為"Isolation Buffers With Controlled Equal Time Delay "的美國申請10/693,133 對此進(jìn)行了描述。然后，在基部PCB 30或子卡100上包括一種電路，以確保 在具有緩沖器的每一條線路中所提供的延遲是均勻的，上述美國申請 10/693,133描述了這種電路。
需要編程的分立設(shè)備的其它細(xì)節(jié)在下文中再進(jìn)行描述。
A. DUT電能隔離和電能控制
系統(tǒng)可用的DUT電源的數(shù)目可以是有限的。然而，如果使用單個電源來驅(qū) 動多個DUT，則發(fā)生故障的或短路的DUT可能會影響連接到同一測試系統(tǒng)控制 器電源的其它良好的器件。可能有用的是，控制由用于驅(qū)動多個DUT的電源所 提供的電能，因為在新增每一個通道分支的情況下可能會使電能減少。
如圖7所示，本發(fā)明的一些實施方式使用調(diào)壓器130M、限流器或開關(guān)， 它們與每一個DUT電源引腳串聯(lián)以隔離發(fā)生故障的DUT。盡管圖7顯示出四 個調(diào)壓器，但是可能有更多或更少的調(diào)壓器。此外，盡管顯示出的是從測試系 統(tǒng)控制器4中提供電能，但是也可以通過DC/DC轉(zhuǎn)換器134從單獨(dú)的電源向 調(diào)壓器130,.4提供電能。調(diào)壓器130,.4可以具有從測試系統(tǒng)控制器電源線132 提供的電能，并且分配來自電源線132的電能以便向多個DUT124"供電。通過 檢測因具有短路或相似故障的DUT而導(dǎo)致的電流浪涌，并且接下來切斷或限制 流向發(fā)生故障的DUT的電流，調(diào)壓器130H就將發(fā)生故障的DUT與良好的DUT 隔離開。盡管圖7中顯示成調(diào)壓器，但是調(diào)壓器130h也可以被替換成具有相 似的反饋從而能夠隔離發(fā)生故障的DUT的開關(guān)或限流器。
除了由調(diào)壓器130H提供電源隔離以外，本發(fā)明的一些實施方式還提供了 可編程部件以增大來自DUT電源通道的電能從而使單個電源能夠更好地驅(qū)動多 個DUT。在所示的實施方式中，為了增大電能，在測試系統(tǒng)控制器4和DUT調(diào) 壓器130卜4之間的子卡100上，可以提供DC-DC轉(zhuǎn)換器134，以提供額外的DUT 電能。測試系統(tǒng)控制器4具有這樣一種電源，該電源通常提供可編程的電壓輸 出，其具有固定的最大電流。許多DUT在比測試系統(tǒng)控制器4所提供的要低的 電壓下工作。因此，測試系統(tǒng)控制器4可以被編程到更高的電壓，并且DC/DC轉(zhuǎn)換器134可以向下調(diào)節(jié)到較低的電壓和較高的電流，從而使測試系統(tǒng)控制器
的電源能夠驅(qū)動更多的DUT。如果使用獨(dú)立的PC來替代測試系統(tǒng)控制器4，則 它可以在較小的電流下工作，從而減小引線傳輸?shù)呢?fù)電流。
為了確保將精準(zhǔn)的電壓提供給測試系統(tǒng)，本發(fā)明的一些實施方式對調(diào)壓器 130H和其它探針卡部件進(jìn)行校準(zhǔn)和監(jiān)控。圖7顯示出微控制器110，連接微控 制器110是為了監(jiān)控調(diào)壓器130h的瑜出，以便確定何時因DUT故障而切斷電 流。除了接收電流信號以外，探針卡的微控制器110、或其它處理器或分立部 件都可以被配置成校準(zhǔn)調(diào)壓器130h。然后，可以從微控制器110或其它部件 中提供控制信號，以便控制通過調(diào)壓器130H而輸出的電壓。
B.探針卡自測
通過在探針卡中扇出測試信號就可以在DUT測試過程中提供并行性，并且 測試功能的一部分可以被移動到探針卡上。探針卡上的特征可以用于確保探針 卡測試功能完整性，而無需另外的測試系統(tǒng)控制器功能。在常規(guī)的探針卡中， 測試系統(tǒng)控制器通?？梢员O(jiān)控每一個通道以查看其完整性。當(dāng)單個測試系統(tǒng)控 制器通道經(jīng)多個分支而被分配給多個DUT并且多個部件被添加到多個通道分支 中以隔離DUT時，由設(shè)計用于單個未分配的通道的測試系統(tǒng)控制器所做出的探
針卡完整性檢查可能不再是用于測試系統(tǒng)的有效的檢査。
相應(yīng)地，如圖7所示，本發(fā)明的一些實施方式對己分配的通道上的部件執(zhí) 行自領(lǐng)U，還對探針卡部件(比如微控制器10、串行-并行寄存器(控制器)146、 多路復(fù)用器140和142、 D/A轉(zhuǎn)換器144、 A/D轉(zhuǎn)換器147和探針卡10的其它 電路部件)進(jìn)行自測，以確保添加到探針卡的測試功能的完整性。用微控制器 110、或其它子卡或基部PCB 30上的處理單元執(zhí)行的操作模式可以提供自測， 從而允許單獨(dú)的子卡PCB組件和基部PCB組件被測試。
微控制器110的存儲器中的控制軟件可以提供自測。然后，可以從微控制 器110向測試系統(tǒng)控制器4或其它用戶接口 (未示出，比如在探針卡18外部 的個人計算機(jī))報告測試結(jié)果。微控制器IIO也可以包括一種可編程模式，從
而允許探針卡被重新配置以便用標(biāo)準(zhǔn)探針卡測試度量工具進(jìn)行探針卡測試。標(biāo) 準(zhǔn)度量工具的一個示例是由Applied Precision股份有限公司制造的probe WoRx 系統(tǒng)。這種工具可能需要進(jìn)行硬件或軟件修改以適用于探針卡上所設(shè)置的各種測試特征。使用具有這種可編程模式的探針卡，允許在將探針卡安裝到晶片測 試環(huán)境中的測試系統(tǒng)中的同時執(zhí)行自測。
除了自測模式以外，微控制器110或探針卡18的其它處理器可以包括一 種實時或接近實時監(jiān)控并報告探針卡18的"健康狀態(tài)"或性能的模式。作為
一個示例，圖7所示微控制器110用于接收調(diào)壓器130m的瑜出，其中DUT的 "健康狀態(tài)"涉及到DUT是否已發(fā)生故障。當(dāng)然，DUT的"健康狀態(tài)"可能涉 及到其它參數(shù)信息。探針卡上用于校準(zhǔn)調(diào)壓器130M的電路以及探針卡的其它 部件可以進(jìn)一步確保"健康狀態(tài)"監(jiān)控的準(zhǔn)確度。同樣可以連接微控制器110 或探針卡上的其它電路，以監(jiān)控DUT的"健康狀態(tài)"，或者確?；縋CB 30 和子卡100部件正良好地工作著并且將結(jié)果報告給測試系統(tǒng)控制器4或其它用 戶接口。
除了自測和實時或接近實時的"健康狀態(tài)"監(jiān)控以外，微控制器110、或 探針卡18的其它處理器可以提供事件記錄。例如，所記錄的事件可以包括測 試歷史、晶片統(tǒng)計、合格/故障統(tǒng)計、DUT位置/引腳故障、或其它用探針卡測 試時期望得到的數(shù)據(jù)。微控制器110中所包括的存儲器或者探針卡18上所單 獨(dú)包括的存儲器都可以被用于存儲事件記錄數(shù)據(jù)。
C.串行總線接口
為了減少使用子卡時所需的路由線路和連接器資源的量，根據(jù)本發(fā)明的實 施方式可以提供串行總線145，這與并行連接相反。圖7中的微控制器110在 一些實施方式中提供了一種串行總線接口，以控制串行總線145，而無需另外 的區(qū)域面積開銷。探針卡18的串行總線145允許使用比串行接口要少的接口 引線來分配探針卡內(nèi)建自測(BIST)特征。
串行總線145被設(shè)置在子卡100和基部PCB 30之間。盡管圖7顯示出單 個子卡100，但是更多的子卡可以與額外的子卡之間或額外的子卡和基部PCB 30之間所設(shè)置的串行總線一起使用。串行總線145能夠使用比并行總線要少的 連接器和引線資源在基部PCB30和子卡之間進(jìn)行通信。串行到并行轉(zhuǎn)換器(比 如串行-并行移位寄存器146)被設(shè)置在基部PCB 30上，以便使用比完全并行 接口要少的路由線路和連接器資源將串行總線信號分配到各個DUT。
盡管顯示成簡單的串行-并行移位寄存器146，但是串行-并行移位器件146可以是可編程控制器，比如處理器、DSP、 FPGA、 PLD、或具有基本的并行-串 行轉(zhuǎn)換功能的微控制器。作為處理器，單元146也可以被配置成執(zhí)行自測功能， 將編程或數(shù)據(jù)提供給子卡上的其它處理器，并且通過串行總線145提供菊花鏈 式連接的處理器。
作為處理器，串行/并行控制器單元146可以進(jìn)一步利用壓縮的數(shù)據(jù)格式， 并且可以對數(shù)據(jù)和測試矢量進(jìn)行壓縮和解壓縮。例如，串行/并行控制器單元 146可以被配置成接收來自未附接到串行總線的部件的二進(jìn)制編碼的十進(jìn)制 (BCD)數(shù)據(jù)，并且將BCD數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)以便于后續(xù)的分配。探針卡18 的子卡100或基部PCB 30之一上所包括的其它可編程控制器或處理器可以提 供相似的數(shù)據(jù)壓縮和解壓縮。
相似的是，被配置成處理器的串行/并行控制器單元146使探針卡能夠支 撐DUT的掃描測試特征。在制造過程中通常使用掃描端口以提供芯片的內(nèi)建自 測(BIST)，該掃描端口隨后在制造之后并不連接到封裝引線。在DUT掃描端 口連接到串行/并行控制器單元的情況下，或者在其它掃描測試電路附接到串 行總線的情況下，與測試系統(tǒng)控制器4相關(guān)聯(lián)或相分離的串行/并行控制器單 元146可以啟用DUT的掃描測試特征。
圖7還顯示出到測試系統(tǒng)控制器4的串行接口 133。串行接口 133被顯示 成一條線路，但是包括多個引線，從而使用比并行接口要少的引線和連接器資 源實現(xiàn)來自測試系統(tǒng)控制器4的串行通信。通過使用串行接口 133，測試系統(tǒng) 控制器4可以將控制信號路由到串行到并行轉(zhuǎn)換器146或者路由到微控制器 110。在一些實施方式中，可以從測試系統(tǒng)控制器4的接合測試動作組(JTAG) 串行端口中提供串行接口 133，同時測試系統(tǒng)控制器4的掃描寄存器被用于提 供來自測試系統(tǒng)控制器4的串行控制信號。
盡管所示的測試系統(tǒng)控制器4具有與微控制器110相連的串行接口 133， 但是也可以提供其它類型的通信接口，比如并行接口 135。也可以使用其它接 口，要么與串行接口 133相結(jié)合，要么單獨(dú)使用。其它類型的接口包括RF、無 線、網(wǎng)絡(luò)、IR、或測試系統(tǒng)控制器4可用的各種連接。盡管僅顯示出連接到微 控制器110，但是并行接口 135也可以直接地或通過總線而連接到探針卡18上 的其它器件。
18串行總線145也可以被用于將模擬信號分配給DUT并且分配來自DUT的模 擬信號。本發(fā)明的實施方式可以包括串行數(shù)模轉(zhuǎn)換器(DAC) 144以便將串行 信號轉(zhuǎn)換成模擬形式并且將這些信號分配給多個DUT。數(shù)模轉(zhuǎn)換器144接收通 過串行總線145從串行-并行移位寄存器146輸入的測試信號，盡管該信號也 可以從連接到串行總線145的其它部件中提供。數(shù)模轉(zhuǎn)換器144可以使每個封 裝中包含多個數(shù)模轉(zhuǎn)換器(通常每個封裝中有8、 16或32個)，它們連接到 串行接口總線145以便使用比并行接口要少的引線和PCB面積將模擬電壓傳遞 到DUT。還可以包括模數(shù)轉(zhuǎn)換器(ADC) 147，以便接收來自DUT的模擬信號并 且轉(zhuǎn)換成數(shù)字形式從而通過串行總線來提供信號。還可以提供模擬多路復(fù)用器 (MUX) 142，以便將來自調(diào)壓器130M的輸出的反饋提供給微控制器110，從 而使微控制器能夠確保調(diào)壓器130M恰當(dāng)?shù)仄鹱饔靡员阌谧詼y和測試完整性保 證。
D.用于可編程路由的FPGA
圖8顯示出根據(jù)本發(fā)明的一些實施方式可以在圖6的探針卡上使用的各個 部件的電路圖。圖8的電路修改了圖7，使用FPGA150替代了基部PCB30上 的串行-并行移位寄存器146、串行DAC 144和串行ADC 147。在一些實施方 式中，它替換了比所有的三個部件要少的部件(比如任何兩個)。
FPGA 150可以包括單板微控制器，或者可以被編程/配置成提供微控制器 110的諸多功能中的一種或多種以及另外的功能。在圖8中，顯示出除去了圖 7的微控制器110，其功能假定由FPGA 150實現(xiàn)。相似的是，圖8的FPGA150 可被編程為執(zhí)行圖7的模擬多路復(fù)用器142的諸多功能中的一種或多種以及另 外的功能。在圖8中，顯示出調(diào)壓器130M的輸出被提供給FPGA 150，并且在 圖8中除去了圖7的模擬多路復(fù)用器142。其它部件都從圖7移至圖8,并且 被相似地標(biāo)記。
通過像Verilog這樣的程序，可以對FPGA 150進(jìn)行編程或配置。在將FPGA 150安裝在探針卡18上之前，可以提供FPGA 150的編程或配置。在安裝之后， 通過使用連接到探針卡18的測試系統(tǒng)控制器4或其它用戶接口，可以進(jìn)一步 執(zhí)行FPGA 150的編程或配置?；趤碜砸粋€或多個DUT的響應(yīng)，可以在工作 期間對FPGA 150進(jìn)行重新配置或部分地重新配置，以促進(jìn)DUT所必需的特定
19測試。根據(jù)DUT響應(yīng)，重新配置可以允許來自測試系統(tǒng)控制器的通道重新連接
到不同的探針。
FPGA 150可以位于基部PCB 150上，以減少子卡100和基部PCB 30之間 的路由線路和連接器的數(shù)目?；蛘?，子卡100或單獨(dú)的PCB上可以包括FPGA150。 所示FPGA 150提供了到串行總線145的串行接口以便與測試系統(tǒng)控制器4的 串行接口 133進(jìn)行有效的通信，還提供了并行接口以便與測試系統(tǒng)控制器4的 并行接口 135進(jìn)行通信。
圖8A顯示出根據(jù)本發(fā)明一些實施方式對圖8的電路所作的修改，從而示 出了如何可以使單獨(dú)的FPGA 150A和150B具有一些移至子卡100的功能。為 了進(jìn)行有效的信號傳輸，子卡100上的FPGA 150A被顯示成通過并行總線135 接收并行的信號并且將并行的信號轉(zhuǎn)換成串行的以便傳輸?shù)交縋CB 150上的 FPGA 150B。然后，F(xiàn)PGA 150B將信號從串行轉(zhuǎn)換成并行以便發(fā)送到各個DUT 124M。相似的是，在FPGA150B中，將來自DUT 124M的信號從并行轉(zhuǎn)換成串 行以便發(fā)送到FPGA 150A，同時FPGA 150A將串行數(shù)據(jù)轉(zhuǎn)換成并行的以便通 過并行接口 B5往回發(fā)送給測試系統(tǒng)控制器4。盡管顯示出FPGA 150A和150B, 但是應(yīng)該理解，可以使用分立的并行到串行轉(zhuǎn)換器以及串行到并行轉(zhuǎn)換器。相 似的是，盡管顯示出在串行和并行信號之間的轉(zhuǎn)換，但是應(yīng)該理解，根據(jù)設(shè)計 要求，在不轉(zhuǎn)換的情況下也可以進(jìn)行傳輸。
II.探針卡設(shè)計和編程
可以基于設(shè)計數(shù)據(jù)庫或DUT的測試臺，對微控制器IIO或FPGA 150進(jìn)行 編程。在一些實施方式中，用于開發(fā)DUT的CAD設(shè)計系統(tǒng)的輸出可以被用于合 成測試程序，該測試程序被載入FPGA 150中或微控制器IIO程序存儲器中， 該存儲器位于探針卡18上。設(shè)計探針卡所使用的設(shè)計或CAD工具可以直接使 用CAD設(shè)計數(shù)據(jù)庫或者對其進(jìn)行后處理。將控制設(shè)備并入作為CAD設(shè)計過程一 部分的庫中，就能夠更好地預(yù)測來自IC和探針卡的期望的測試結(jié)果，還能夠 制造測試部件并對它們進(jìn)行編程。
A.探針卡和IC設(shè)計
本發(fā)明的一些實施方式提供了用于合并待測IC的設(shè)計以及具有控制單板 部件的探針卡18的方法。上述美國專利6,539,531描述了交互式組合設(shè)計過程的設(shè)計、制造和測試的更多細(xì)節(jié)。
根據(jù)本發(fā)明的一些實施方式，常規(guī)單元庫被擴(kuò)展以包括計算部件，除了其 常規(guī)的IC部件單元以外，計算部件還可以作為探針卡部件單元被包括在探針
卡上。這種探針卡部件單元可以包括可編程控制器，比如FPGA?？梢杂么鎯?器中所存儲的代碼對FPGA進(jìn)行重新配置，以便將測試信號從各種通道路由到 不同的探針以便接觸待測IC。在一些實施方式中，可以用代碼對FPGA或其它 可編程控制器進(jìn)行重新編程，以便將來自單個通道的信號路由到完全不同的待 測DUT。 FPGA或其它可編程控制器的這些特征可以被包括在單元庫的部件單 元中。
在單元庫中可以獲得IC部件單元和探針卡部件單元的情況下，用于設(shè)計、 模擬和驗證待測IC的內(nèi)部的CAD工具也可以同時開發(fā)、模擬和驗證該測試系 統(tǒng)。這使CAD工具能夠?qū)⒋郎yIC和探針卡視為統(tǒng)一的設(shè)計，從而賦予它們靈 活性以便不僅能夠選擇并安排待測IC內(nèi)部的系統(tǒng)部件，還能夠選擇并安排待 測IC外部的系統(tǒng)部件。
如上所述，圖1示出了設(shè)計、制造、測試并互連常規(guī)IC的流程。根據(jù)本 發(fā)明的一些實施方式，可以修改這種流程，以便包括下述的探針卡18的智能 特征。
參照圖1，設(shè)計工程師首先產(chǎn)生一設(shè)計規(guī)范(70)，用于概要地描述IC的 行為并指定IC內(nèi)部電路的性能標(biāo)準(zhǔn)和約束以及用于IC的1/0、電源和接地互 連系統(tǒng)的性能標(biāo)準(zhǔn)和約束。根據(jù)本發(fā)明的一些實施方式，可以修改規(guī)范(70)， 以便包括一個或多個用于探針卡18上的智能部件(比如FPGA、微控制器110 和串行到并行寄存器146)的設(shè)計規(guī)范。
然后，該設(shè)計工程師使用CAD工具來開發(fā)待測IC、探針卡上的IC以及相 關(guān)測試部件的高級HDL行為模型(72)，并且使用電路模擬器(74)來模擬電 路邏輯的行為從而產(chǎn)生HDL行為模型(72)。該設(shè)計工程師可以反復(fù)調(diào)節(jié)并模 擬HDL模型，直到該模擬驗證了該電路邏輯像指定的那樣工作。之后，該設(shè)計 工程師使用CAD合成工具(76)將高級HDL行為模型(72)轉(zhuǎn)換成該電路的低 級專用技術(shù)行為模型，比如連線表(netlist)。該連線表描述了那些使用單元 庫(80)中所包括的探針卡部件單元和待測IC部件單元的行為模型的電路部
21件。每一個連線表部件也提供了在探針卡部件單元和其它待測IC部件單元之 間進(jìn)行布局和互連所需的掩模(比如光刻掩模)的物理模型。在合成(76)的
過程中，CAD工具不僅反復(fù)地設(shè)計并模擬上述邏輯，它們還反復(fù)地設(shè)計在待測 IC部件和探針卡18上的部件之間的整個互連系統(tǒng)。
在合成(76)的過程中，使用模擬和驗證工具(82)來驗證由連線表模型 所描述的電路和互連系統(tǒng)將符合邏輯和時序規(guī)范。合成(76)可以反復(fù)地模擬 并改變待測的IC電路部件以及從部件單元庫(80)中選用的探針卡部件及其 互連系統(tǒng)，從而使性能最佳化。在驗證連線表的邏輯和時序之后，將該連線表 作為一種輸入提供給用于實現(xiàn)詳細(xì)的平面布置圖(78)的CAD工具。在平面布
置過程(78)中，布置和路由工具(86)將部件單元(84)在待測IC之內(nèi)的 位置固定下來，其中包括其接合焊點(diǎn)。根據(jù)本發(fā)明的一些實施方式，在該平面 布置過程(78)中，也詳細(xì)設(shè)計了探針卡中的每一個互連系統(tǒng)的外部。模擬和 驗證(88)還確保了待測IC和探針卡被恰當(dāng)?shù)嘏挪肌?br> 在本發(fā)明的一些實施方式中，F(xiàn)PGA 150被用作探針卡組件上的控制IC之 一，作為CAD布局的一部分，模擬了路由和內(nèi)部配置的邏輯，還模擬了在PCB 和任何子卡中導(dǎo)向FPGA 150的I/O引腳的軌跡以及從這些引腳導(dǎo)出的軌跡。 在不同的探針或接觸節(jié)距用于DUT的情況下，設(shè)計師可以修改多個PCB層中的 FPGA和軌跡。在備選的實施方式中，在不同的測試環(huán)境中DUT配置仍然相同 的情況下，也有可能僅基于CAD數(shù)據(jù)來修改測試代碼或FPGA，并且其余的電 路將很大程度上從前一次設(shè)計循環(huán)中重復(fù)使用。由此，單個探針卡可以被用于 多種測試配置。
平面布置過程(78)的輸出是用于限定晶片和探針卡組件上的IC的一組 掩模的描述。這些掩模允許IC制造商制造晶片和探針卡(89)。 B.可編程的路由
上文將探針卡中的信號、電源和接地軌跡描述成是用某種類型的空間變換 器來路由的，要么是利用空間變換器34，要么是利用基部PCB 30。 一旦這些 軌跡被制造，就幾乎沒有做出改變的靈活性了。通過諸如繼電器、開關(guān)或FPGA， 可以將靈活性構(gòu)建到探針卡中，從而提供可控的軌跡重新路由。使用可編程的 或可控的IC對測試信號進(jìn)行路由，這提供了很大程度的靈活性，從而允許通過對探針卡上的IC進(jìn)行簡單地重新編程，將同一個探針卡用于許多設(shè)計。在 一些實施方式中，從附接到探針卡的自動測試設(shè)備，對探針卡的IC進(jìn)行控制 或編程，從而允許測試工程師在調(diào)試測試程序時實時地對探針卡進(jìn)行重新編 程。
在一些實施方式中，如圖8所示，F(xiàn)PGA 150被配置成提供可編程的測試 通道路由，從而允許選擇不同的測試通道路徑到達(dá)特定的探針。FPGA 150可 以用于控制路由，并且提供串行-并行移位功能，或者用于在不提供任何串行-并行移位的情況下控制軌跡路由。探針卡上的其它可編程IC (比如PLD或簡 單的可編程開關(guān))可以相似地被用于提供可編程的軌跡路由?？梢詫⒂糜谠O(shè)置 FPGA的路由路徑的編程從上述CAD設(shè)計軟件中下載到FPGA的配置存儲器 中。
如上文結(jié)合圖6所描述的那樣，連接器24將來自測試系統(tǒng)控制器4的信 號分配到基部PCB 30的連接器24。然后，通道傳輸線路40將來自連接器24 的信號水平分配到PCB 30中以便連接到DUT。在本發(fā)明的一些實施方式中， 比如圖8所示的實施方式中，通過基部PCB 30上的FPGA 150，對PCB的通 道傳輸線路40進(jìn)行路由，從而能夠使測試系統(tǒng)控制器4的路由資源可編程地 連接到不同的DUT。被測試的DUT可以被設(shè)置在晶片上，或者可以在從晶片 中切割下來的單獨(dú)的管芯上測試DUT?？蓽y試的DUT可以包括存儲器件以及 其它部件，存儲器件的非限制性示例包括DRAM、 SRAM、 SDRAM、 MPU和 閃存。FPGA 150簡單地用作可編程的開關(guān)矩陣。來自測試系統(tǒng)控制器4的資 源可以被串聯(lián)地或直接地提供給子卡上或空間變換器34上的FPGA 150，以便 能夠?qū)y試系統(tǒng)控制器資源可編程地連接到不同的DUT。通過測試系統(tǒng)控制器 4或通過單獨(dú)的連接(未示出)從用戶接口(比如個人計算機(jī))連接到FPGA 150， 這允許對FPGA 150進(jìn)行重新編程以便按期望的方式重新配置軌跡路由。
通過設(shè)計FPGA路由和電路以及DUT電路，可以增強(qiáng)CAD系統(tǒng)。FPGA 路由可以減少在DUT電路上進(jìn)行測試所需的部件，并且將它們移到FPGA中。 此外，在使用靈活的FPGA路由的情況下，可以為DUT更經(jīng)濟(jì)地配置DUT電 路，同時復(fù)雜的部分都被移至測試系統(tǒng)的FPGA中。
在下列專利中描述了一種用于設(shè)計探針卡基板以及待測晶片上的電路布
23局的相似的系統(tǒng)Eldridge等人的題為"Concurrent Design And Subsequent Partitioning Of Product And Test Die"的美國專利6,429,029;以及題為"Test Assembly Including A Test Die For Testing A Semiconductor Product Die"的美國 專利6,551,844。這些專利都描述了一種CAD系統(tǒng)，能夠最初以一種統(tǒng)一的設(shè) 計同時設(shè)計產(chǎn)品管芯(在待測晶片上)和測試管芯(用于探針卡空間變換器的 基板布局)。然后，該設(shè)計方法將統(tǒng)一的設(shè)計分成測試管芯和產(chǎn)品管芯。然后， 在單獨(dú)的半導(dǎo)體晶片上制造產(chǎn)品管芯和測試管芯。通過隨后將產(chǎn)品電路和測試
電路劃分成單獨(dú)的管芯，就可以使產(chǎn)品管芯上的嵌入式測試電路被消除或達(dá)到 最小。這往往會減小產(chǎn)品管芯的尺寸并減小制造該產(chǎn)品管芯的成本，同時在產(chǎn) 品管芯內(nèi)維持高度的產(chǎn)品電路測試覆蓋率。然后，可以使用測試管芯來測試一 個或多個晶片上的多個產(chǎn)品管芯。
根據(jù)本發(fā)明的一些實施方式，可以執(zhí)行這些專利中所描述的相似的過程， 以同時設(shè)計隨后被單獨(dú)制造的產(chǎn)品管芯和測試管芯。本發(fā)明簡化了測試管芯的 制造過程，因為根據(jù)本發(fā)明可以對FPGA進(jìn)行編程從而提供測試管芯和測試管 芯上所需的任何電路的路由。相應(yīng)地，在與單板FPGA—起使用的實際測試管 芯基板中，將需要有限的制造差異，從而實現(xiàn)大部分的設(shè)計差異。
C.可編程的測試信號的生成以及測試結(jié)果的解釋
除了可編程的路由以外，根據(jù)本發(fā)明的一些實施方式，可以對探針卡18 上的微控制器110或FPGA150進(jìn)行編程以產(chǎn)生測試信號，和/或接收測試信號 返回并且提供關(guān)于這些測試信號的解釋。以探針卡18上的存儲器中所存儲的 代碼為形式，可以將編程提供給探針卡18。上述存儲器可以是作為探針卡18 上的微控制器110的一部分的單板存儲器，或者作為單獨(dú)的存儲器芯片可被微 控制器110訪問到。用于產(chǎn)生測試矢量信號并解釋測試數(shù)據(jù)的代碼可以是由 CAD合成工具產(chǎn)生的，這些工具模擬測試系統(tǒng)的操作。由CAD設(shè)計工具所產(chǎn) 生的代碼可以簡單地被裝入探針卡110上的存儲器中。
III.老化測試器
圖9示出了根據(jù)本發(fā)明的一些實施方式的測試系統(tǒng)設(shè)置，其中測試基本上 減少到老化測試以便減少所需的測試電路部件。如圖所示，個人計算機(jī)270和 電源272 (與上述ATE測試器4相反)將外部信號提供給探針卡18。此外，所示的探針卡18包括子卡100以便支撐與圖6所示相似的探針卡18上的電路元 件114。注意到，盡管顯示出層疊的子卡100，但是在一些實施方式中，電路 元件100可以被設(shè)置在探針卡18的主PCB 30上。
在使用圖9的各部件的情況下，可利用本發(fā)明不同的實施方式提供的特征 包括(1)控制探針卡18上所包括的測試電路；(2)在測試閃存或非易失
性存儲器時每個晶片14上具有有限的測試通道焊點(diǎn)；以及(3)在期望只進(jìn)行
老化測試時不需要接收信號處理，從而允許個人計算機(jī)270和電源272與更少 的電路(比更復(fù)雜的ATE測試器要少) 一起使用以便提供電能并控制信號。圖 9的各部件允許對晶片14上的DUT進(jìn)行老化，盡管可以預(yù)見該晶片可以至少 被部分地切割成攜帶DUT的單獨(dú)的管芯，或者完全被切割，并且這些管芯(在 安裝到封裝或器件中之前) 一起被固定在一種利用探測器10 (作為上述圖9的 支撐和測試部件)進(jìn)行測試的夾具中。也可以預(yù)見，除了老化測試以外，利用 圖9的配置，外加另外的引線和測試部件，可以執(zhí)行更復(fù)雜的測試。圖10示 出了在圖9的探針卡上可以包括的電路的實施方式，用于執(zhí)行非易失性存儲器 的老化測試。如圖所示，該電路包括微控制器202、存儲器204、地址計數(shù)器 206、開始環(huán)路計數(shù)寄存器208、環(huán)路計數(shù)器210、時鐘212和緩沖器214。該 系統(tǒng)受到微控制器202控制，微控制器202可以是各種可編程控制設(shè)備之一， 其中包括微處理器、數(shù)字信號處理器、或序列發(fā)生器。存儲器204存儲多種編 程狀態(tài)以便于通過緩沖器214進(jìn)行發(fā)送從而將不同的值編程到DUT的非易失 性存儲器中，并且隨后擦除非易失性存儲器以提供老化測試。從緩沖器214通 過探針卡的通道向彈性接觸件提供存儲器204的輸出，以便連接到晶片上的各 個DUT的焊點(diǎn)。
為了提供編程狀態(tài)的序列，微控制器202提供了控制信號以設(shè)置時鐘212， 然后，向開始環(huán)路地址寄存器208和環(huán)路計數(shù)器210提供控制信號以便開始從 地址計數(shù)器206中流出地址序列。時鐘212和環(huán)路計數(shù)器210通過與門211向 地址計數(shù)器206提供信號，從而通過存儲器204的存儲器地址按順序地進(jìn)行計 數(shù)。當(dāng)存儲器204的每一個位置被尋址時，微控制器202就提供合適的編程和 擦除信號，它們被尋址到非易失性存儲器陣列204的各個存儲器單元。存儲器 204可以具有所存儲的矢量或測試程序，用于控制如微控制器202所寫入的編程和擦除操作。外部連接可以同樣被提供給微控制器202，比如從圖9所示的
個人計算機(jī)270連接到微控制器202，從而提供用于改變存儲器204的內(nèi)容的 測試矢量。在一些實施方式中，微控制器202通過接口將測試狀態(tài)信息提供給 外部用戶接口上的顯示器，比如圖9所示的個人計算機(jī)270。
對于圖IO所示的實施方式，提供了輸出緩沖器214，以便向每一個DUT提 供信號，使得晶片上所有的DUT都可以被設(shè)置成并行的，而沒有等待狀態(tài)。在 一些實施方式中，提供至少一個引腳來監(jiān)控來自DUT的就緒/繁忙狀態(tài)，從而 暫時地停止某些編程操作。在老化測試只提供發(fā)送信號的情況下，如果在超時 之后DUT處于繁忙狀態(tài)，則測試將繼續(xù)。此外，在沒有讀取狀態(tài)的情況下，程 序驗證循環(huán)次數(shù)是不需要的。此外，盡管對于每個DUT只顯示出8個控制輸出 是來自于每一個輸出緩沖器214，但是該數(shù)目可以改變，從而示出了在具有串 行輸入的非易失性存儲器(特別是閃存)上通常使用最小數(shù)目的控制引腳。對 于閃存而言，通常只要求每個DUT有一個或兩個電源輸入，并且晶片上所有的 DUT只需要單個接地連接線。圖IO的電路的操作被進(jìn)一步簡化，只具有初始化 步驟以及向存儲器204提供地址的環(huán)路。
盡管圖10的各部件被配置成發(fā)送信號從而對非易失性存儲器的存儲單元 進(jìn)行編程和擦除，但是在一些實施方式中，可以包括一些部件以便接收或讀取 非易失性存儲器的狀態(tài)從而執(zhí)行另外的測試。為了讀取信號，可以使用另外的 讀取緩沖器，在輸出緩沖器214被停用時這些讀取緩沖器被啟用，這些讀取緩 沖器的輸出通過一些通道而連接到外部測試器或個人計算機(jī)。可以按同樣的方 式將測試信號從讀取緩沖器引導(dǎo)至微控制器，微控制器處理這些信號并且將測 試結(jié)果提供給外部用戶顯示器，比如圖9所示的個人計算機(jī)顯示器。
在其它實施方式中，圖10的一個或多個部件可以被編程到探針卡上設(shè)置 的現(xiàn)場可編程門陣列(FPGA)或其它可編程邏輯器件(PLD)中。作為FPGA 的單板元件，可以包括微控制器202以及存儲器204。此外，關(guān)于那些使用了 圖IO未示出的部件的系統(tǒng)，比如用于從存儲器中進(jìn)行讀取的系統(tǒng)，應(yīng)該理解， 另外的部件可以被編程到FPGA或其它PLD中。
根據(jù)本發(fā)明的一些實施方式，只進(jìn)行老化測試的系統(tǒng)是特別針對閃存而配 置的，并且在測試通道上提供了高電壓和電流從而能夠?qū)Ψ且资蚤W存進(jìn)行編
26程和擦除操作。對于那些使用大尺寸晶體管構(gòu)成非易失性存儲單元的非易失性
閃存而言，在陣列中的DUT焊點(diǎn)之間，提供了較大的間距。在DUT焊點(diǎn)之間使
用大間距的原因還在于，非易失性存儲器通常使用串行接口連接。用于老化測 試的大間距和有限的電路能夠使本發(fā)明一些實施方式的測試系統(tǒng)在單次觸地
過程中測試晶片上所有的DUT。通過使用單個個人計算機(jī)，同樣可以控制用于 閃存老化測試的多個探針卡。
通過使用探針卡上的FPGA以及與FPGA相接的外部個人計算機(jī)(如圖9-10 所示)，測試功能被分配在用于上述有效操作的各部件之間。FPGA或本地卡 控制器所執(zhí)行的功能包括測試序列控制；測試向量產(chǎn)生；測試結(jié)果的報告； 以及探針卡上的各部件的功能的診斷自測。如果提供了接收能力，則FPGA或 本地卡控制器可以通過斷開電源或發(fā)送停用/未就緒信號，使不起作用的DUT 停用。個人計算機(jī)所執(zhí)行的測試功能可以包括將測試特定DUT配置所需的診 斷、測試序列和模式信息下載到探針卡上的FPGA或控制器；收集并報告來自 FPGA或控制器的測試信息；以及提供與探針卡部件、探測器和電源相接的接口。 在一些實施方式中，接觸檢測器被設(shè)置在探針卡的每一個彈性探針上，并且受 個人計算機(jī)監(jiān)控從而控制探測器的移動。
圖11示出了具有FPGA 150的本發(fā)明實施方式，F(xiàn)PGA 150提供了結(jié)合圖 10所描述的各部件的功能，以便測試非易失性存儲元件并且與測試控制器270 和電源272相接。圖11的電路還示出了在探針卡上的電源電路部件，用于將 電源272的電能提供給DUT 124，從而能夠使用在探針卡外部的有限的電源部 件。在探針卡上直接包括電源控制部件和FPGA 150的情況下，可以從簡單的 電源272中提供電能，并且可以從簡單的測試控制器270中提供控制，如圖9 所示，而非使用復(fù)雜的電源(比如在ATE測試器中那樣)。
圖11所示新增的電源控制電路用于接收來自簡單的電源的電能，并且將 電能分配給DUT 124，同時隔離發(fā)生故障的或短路的DUT以防止它們影響其它 連接到公共電源單元272的正常器件。在圖11中，為了隔離發(fā)生故障的電源， 提供了調(diào)壓器130，使它們與每一個DUT電能引腳串聯(lián)。調(diào)壓器130具有從電 源272提供的電能并且將信號分配給多個DUT 124。通過檢測因具有短路或相 似故障的DUT而導(dǎo)致的電流浪涌，并且接下來切斷或限制流向發(fā)生故障的DUT的電流，調(diào)壓器130就將根據(jù)相同電壓源而工作的發(fā)生故障的DUT與良好的DUT 隔離開。盡管圖11示出了調(diào)壓器130，但是可以用具有相似的反饋從而能夠隔 離發(fā)生故障的DUT的開關(guān)或限流器來替換調(diào)壓器130。
在圖11中，除了使電源線與發(fā)生故障的DUT隔離以外，還可以提供電源 控制以防止來自單個電源272的電能的減少。在所示的實施方式中，為了增大 電能，可以在子卡100上設(shè)置DC/DC轉(zhuǎn)換器134以提供額外的DUT電能。電源 272可以具有可編程的電壓輸出，其具有固定的最大電流。許多DUT可以在比 電源272所提供的電壓要低的電壓下工作。在這種情況下，測試系統(tǒng)控制器可 以被編程到更高的電壓，并且DC/DC轉(zhuǎn)換器134可以向下調(diào)節(jié)到較低的電壓和 較高的電流，從而使電源272能夠驅(qū)動更多的DUT。然后，通過調(diào)節(jié)器130， 可以將控制信號提供給FPGA 150并且從FPGA 150中提供控制信號，以便控 制電壓輸出。
為了容納電源控制部件(比如DC/DC轉(zhuǎn)換器134和調(diào)壓器130)以及探針 卡上所使用的其它發(fā)熱元件、或在提供用于老化測試的熱量時可能會過熱的部 件，探針卡上所包括的分立的部件可以被用于減小溫度并且在子卡100或基部 PCB 30上設(shè)置溫度控制系統(tǒng)。溫度控制系統(tǒng)可以包括溫度傳感器以及散熱片、 風(fēng)扇、電冷卻器、加熱器、或其它用于將部件溫度維持在期望的范圍中的器件。
圖ll所示的FPGA 150可以將程序和擦除信號提供給DUT的焊點(diǎn)。在將 FPGA 150安裝在探針卡上之前，可以提供FPGA 150的編程或配置。在安裝之 后，通過使用連接到探針卡的測試系統(tǒng)控制器270，可以進(jìn)一步執(zhí)行FPGA 150 的編程或配置?；趤碜砸粋€或多個DUT的響應(yīng)，可以重新配置FPGA150，以 促進(jìn)DUT所必需的特定測試?？梢酝ㄟ^軟件對FPGA進(jìn)行定制，以便測試特定 的DUT設(shè)計。在一些實施方式中，從附接到探針卡的自動測試設(shè)備，對FPGA 進(jìn)行控制或編程，從而允許測試工程師在調(diào)試測試程序時實時地對探針卡進(jìn)行 重新編程。在其它實施方式中，響應(yīng)于測試過程中所接收到的數(shù)據(jù)，可以在"工 作"期間對FPGA進(jìn)行重新編程。通過使用上述CAD軟件，可以同樣地對FPGA 150 進(jìn)行編程。
FPGA 150可以位于基部PCB 30上，而非在子卡100上，以減少子卡100 和基部PCB 30之間的路由線路和連接器的個數(shù)，盡管可以想像到子卡100之一上可以包括FPGA 150。所示的FPGA 150提供了一種接口，能夠與測試系統(tǒng) 控制器270進(jìn)行有效的通信，從而配置FPGA以適應(yīng)不同的DUT配置并且將測 試結(jié)果提供給外部個人計算機(jī)。
圖11所示的部件可以位于可能需要的任何探針卡PCB上。電源可以位于 與探針卡上的可編程控制器或其它IC相同的PCB上。此外，根據(jù)設(shè)計要求， FPGA 150可以被配置成充當(dāng)電源，這樣就不再需要其它單獨(dú)的電能傳遞部件。
盡管本文所描述的實施方式都是用于測試存儲器件(比如閃存、DRAM或 SRAM)，但是可以預(yù)想到這些實施方式同樣可以用于非存儲器件的老化測試， 比如微處理器單元(MPU)或可編程邏輯器件(PLD)。通過使用探針卡和用 戶接口 (如圖9所配置的那樣)，可以將操作或指令的序列寫入晶片上的DUT， 比如MPU或PLD，以便進(jìn)行老化測試。此外，在每個晶片上的DUT的數(shù)目有限 的情況下，通過使用一般的用戶接口或個人計算機(jī)而非更復(fù)雜的ATE測試器件， 可以提供另外的信號以便讀取存儲單元狀態(tài)。使用比讀取和寫入所必需的要少 的引線和部件，就可以很容易地進(jìn)行讀取以及老化測試。這可能要求在DUT上 實現(xiàn)一系列高速接口。
圖12示出了本發(fā)明的其它實施方式，其中許多探針卡18可以一起連接在 框架360中以形成單個探測器。圖12示出了可以是矩形或任何其它形狀而非 圖5所示圓形的探針卡。夾具360能夠使探針卡18像帶盒那樣插入。如果被 測晶片相對很小，則只需要單個探針卡18，但是如果較大的晶片被測試，則另 外的探針卡也可以被插入框架360中以形成這樣一種探測器，該探測器仍然能 夠在單次觸地過程中測試該較大晶片上或接觸區(qū)域中所有的DUT。如圖12所示， 框架360中所有的探針卡18都可以連接到單個個人計算機(jī)270，盡管若需要重 要的處理則可以想見到多個計算機(jī)270或更復(fù)雜的ATE測試器。如圖9中那樣， 圖12所示探針卡18具有附加于其上的子卡100，用于支撐部件114，盡管根 據(jù)設(shè)計要求可以取消這些子卡。根據(jù)本發(fā)明一些實施方式所制造的探針卡組件 可以進(jìn)一步被用于測試那些以從晶片中切割下來的DUT，這些DUT被重新組裝 成各個管芯或載體中的管芯位置，比如，Miller等人于2002年6月19日提交 的題為"Test Method for Yielding a Known Good Die"的美國申請10/177/367 中對此進(jìn)行了描述。
29圖2或前面的圖所示的本發(fā)明的一些實施方式的測試系統(tǒng)可以被進(jìn)一步用
于老化測試，其中包括易失性存儲器的老化測試，其中可以使用測試系統(tǒng)執(zhí)行 存儲單元的編程和擦除的許多次循環(huán)。在老化測試之后，可以執(zhí)行其它測試以
使包含故障存儲單元的多行存儲單元斷開連接，然后，再將晶片切割成單獨(dú)的 芯片。作為另一個備選方案，沒有通過老化測試之后的其它測試的DUT可以在
切割晶片之后被丟棄，從而避免了對發(fā)生故障的DUT管芯進(jìn)行封裝的成本。
盡管上文描述了本發(fā)明的特定實施方式，但是這僅是向本領(lǐng)域技術(shù)人員展 示如何實施和利用這些實施方式。例如，盡管各個特征在本文中是單獨(dú)描述的， 但是本發(fā)明的各實施方式可以按測試要求單獨(dú)使用或組合使用。許多其它修改 將落在本發(fā)明的范圍中，其范圍由權(quán)利要求書限定。
權(quán)利要求
1. 一種對測試系統(tǒng)進(jìn)行編程以執(zhí)行集成電路(IC)測試的方法，所述方法包括向探針卡上的存儲器提供代碼，所述探針卡包括多個探針，所述代碼可以被探針卡上的可編程控制器讀取，以便控制從測試系統(tǒng)控制器的通道通過探針向IC提供測試信號的過程，其中測試系統(tǒng)控制器的通道與多個探針之間的互連關(guān)系是可以通過代碼進(jìn)行配置的。
2. 如權(quán)利要求1所述的方法，其特征在于，所述可編程控制器包括現(xiàn)場可編程門陣列(FPGA)，并且所述代碼是可讀的 以便配置FPGA從而將來自測試系統(tǒng)控制器的各個通道的信號選擇性地路由到探針 卡上不同的探針。
3. 如權(quán)利要求2所述的方法，其特征在于，所述FPGA將來自各個通道的信號選擇性地路由到由IC所形成的不同的待測 器件(DUT)。
4. 如權(quán)利要求1所述的方法，其特征在于，所述代碼可以被可編程控制器讀取以啟動可編程控制器從而產(chǎn)生測試信號并 且將這些測試信號從探針卡施加到IC。
5. 如權(quán)利要求1所述的方法，其特征在于，所述代碼還可以被可編程控制器讀取以啟動可編程控制器從而處理由探針卡 從IC處接收到的測試信號結(jié)果并且將經(jīng)處理的結(jié)果從探針卡提供給用戶界面。
6. 如權(quán)利要求5所述的方法，其特征在于，所述可編程控制器包括下列之中的至少一種現(xiàn)場可編程門陣列(FPGA)，數(shù)字信號處理器(DSP)，以及微處理器。
7. 如權(quán)利要求1所述的方法，其特征在于，所述可編程控制器被設(shè)置在附接到探針卡的主PCB上的子卡上，所述可編程 控制器以串行方式提供從子卡到主PCB的測試信號，所述方法還包括在主PCB上將從可編程控制器處接收到的測試信號從串行轉(zhuǎn)換成并行；以及將測試信號分配到探針。
8. 如權(quán)利要求1所述的方法，其特征在于， 代碼是從計算機(jī)輔助設(shè)計(CAD)系統(tǒng)中獲得的。
9. 如權(quán)利要求8所述的方法，其特征在于， 探針和IC之間的互連是可以基于CAD進(jìn)行配置的。
10. 如權(quán)利要求l所述的方法，其特征在于，所述代碼包括用于設(shè)計測試系統(tǒng)控制器的通道與探針卡的探針之間的互連的 計算機(jī)可讀介質(zhì)，所述方法還包括(a) 提供一種結(jié)構(gòu)部件單元的單元庫，這種單元庫包括用于待測IC的IC 部件以及可被包括在探針卡中的部件，這種單元庫還包括用于結(jié)構(gòu)部件單元的結(jié)構(gòu) 模型和行為模型，結(jié)構(gòu)模型用于描述相應(yīng)的結(jié)構(gòu)部件單元的布局；以及(b) 提供具有互連部件單元的單元庫，每一個互連部件單元用于在至少一 個結(jié)構(gòu)部件單元和至少另一個結(jié)構(gòu)部件單元之間形成信號路徑，其中每一個互連部 件單元包括用于其相應(yīng)的互連系統(tǒng)部件的結(jié)構(gòu)模型和行為模型。
11. 如權(quán)利要求10所述的方法，還包括如下步驟(c) 選擇將要被包括在待測IC和探針卡中的結(jié)構(gòu)部件單元，并且選擇互 連部件單元；(d) 基于在步驟(C)中所選擇的互連部件單元和結(jié)構(gòu)部件單元中的至少 一個之中所包括的行為模型，創(chuàng)建所述待測IC和所述探針卡的行為模型；以及(e) 使用在步驟(d)中所創(chuàng)建的行為模型，來模擬在探針卡和待測IC之間進(jìn)行通信時所述待測ic和所述探針卡的行為。
12. 如權(quán)利要求ll所述的方法，還包括如下步驟(f) 基于探針卡上的可編程部件以及在步驟(c)中所選擇的互連部件單元，來產(chǎn)生探針卡結(jié)構(gòu)模型，以及(g) 根據(jù)所述探針卡結(jié)構(gòu)模型，來制造探針卡。
13. 如權(quán)利要求ll所述的方法，其特征在于，步驟(c)包括確定探針卡上的FPGA的配置以便選擇性地引導(dǎo)在探針卡和待 測IC之間的信號，所述方法還包括(f)基于步驟(c)中所確定的配置，對探針卡上的FPGA進(jìn)行編程。
14. 如權(quán)利要求ll所述的方法，還包括如下步驟-(f)基于步驟(d)的行為模型，對探針卡上的可編程控制器進(jìn)行編程以 便產(chǎn)生測試信號從而將測試信號從探針卡提供到待測IC。
15. 如權(quán)利要求14所述的方法，還包括如下步驟(h) 對探針卡上的可編程控制器進(jìn)行編程以便基于從待測IC處接收到的 信號來確定測試結(jié)果，所述編程是基于步驟(d)的行為模型。
16. 如權(quán)利要求3所述的方法，其特征在于，所述探針卡的可編程控制器被配置成發(fā)送程序和擦除電壓以便提供用于對構(gòu) 成待測器件(DUT)的IC進(jìn)行老化的信號，所述DUT包括存儲器。
17. 如權(quán)利要求16所述的方法，其特征在于，所述探針卡被配置成只發(fā)送用于進(jìn)行老化的信號。
18. 如權(quán)利要求16所述的方法，其特征在于，串行測試信號被提供給每一個DUT的至少一個串行端口 。
19. 如權(quán)利要求16所述的方法，其特征在于，所述DUT包括下列之中的至少一種DRAM， SRAM， SDRAM， MPU以及閃存。
20. 如權(quán)利要求16所述的方法，其特征在于，探針卡上的可編程控制器包括下列電路存儲器，用于存儲程序和擦除電壓控制信號以便提供給DUT從而執(zhí)行老化測試；地址計數(shù)器，該地址計數(shù)器連接到存儲器以便向存儲器提供地址的序列，使得存儲器向DUT提供控制數(shù)值的序列從而執(zhí)行老化測試；微控制器，用于將數(shù)據(jù)存儲到存儲器中并且提供信號以控制地址計數(shù)器從而使它能夠向存儲器發(fā)送地址的序列；以及輸出緩沖器，這些輸出緩沖器被連接在探針卡上的存儲器和通道之間，每一個輸出緩沖器提供用于一個DUT的控制信號。
21. 如權(quán)利要求16所述的方法，其特征在于，所述可編程控制器包括現(xiàn)場可編程門陣列(FPGA)，所述方法還包括在老化期間對FPGA進(jìn)行部分地重新編程。
22. —種用于執(zhí)行集成電路(IC)的測試的方法，所述方法包括在IC的測試期間，對探針卡上的現(xiàn)場可編程門陣列(FPGA)進(jìn)行部分地重新配置，所述探針卡包括多個探針，所述FPGA被重新配置以便控制在測試期間從測試系統(tǒng)控制器的各個通道到不同的探針再到IC的測試信號提供過程。
23. —種探針卡系統(tǒng)，包括探針卡，包括用于支撐探針的基板；可編程控制器，用于控制從測試系統(tǒng)控制器的通道通過探針向待測器件(DUT)提供測試信號的過程；和存儲器，用于存儲代碼以配置可編程控制器；以及計算機(jī)輔助設(shè)計(CAD)系統(tǒng)，用于確定一種對存儲器進(jìn)行編程的設(shè)計，以便如DUT的設(shè)計所確定的那樣將信號從各個測試通道選擇性地路由到不同的DUT。
24. 如權(quán)利要求23所述的探針卡系統(tǒng)，其特征在于，所述可編程控制器包括現(xiàn)場可編程門陣列(FPGA)。
25. 如權(quán)利要求23所述的探針卡系統(tǒng)，其特征在于，所述CAD系統(tǒng)還確定DUT的布局，并且基于為DUT確定的布局來選擇信號的路由。
26. 如權(quán)利要求25所述的探針卡系統(tǒng)，其特征在于，所述CAD系統(tǒng)還提供一種電路元件的設(shè)計以便基于為DUT確定的布局來編程到所述可編程控制器中。
27. —種用權(quán)利要求23所述的探針卡系統(tǒng)對其進(jìn)行測試的DUT。
全文摘要
提供了一種用晶片測試系統(tǒng)中的單板可編程控制器對探針卡進(jìn)行設(shè)計和編程的方法。在CAD晶片布局和探針卡設(shè)計過程中，包括了可編程控制器的引入考慮。CAD設(shè)計可以進(jìn)一步被載入可編程控制器中，比如FPGA，從而對其進(jìn)行編程(1)控制信號到特定IC的方向，即使是在測試過程中；(2)產(chǎn)生測試矢量信號以便提供給IC；以及(3)接收測試信號，并且處理來自接收到的信號的測試結(jié)果。在一些實施方式中，只提供老化測試，以限制所需的測試系統(tǒng)電路，使得通過使用探針卡上的可編程控制器，可以從常規(guī)測試設(shè)備中消除在探針卡外部的文本設(shè)備或者使其顯著地減少。
文檔編號G01R35/00GK101501512SQ200780021836
公開日2009年8月5日 申請日期2007年5月25日 優(yōu)先權(quán)日2006年6月13日
發(fā)明者C·A·米勒, M·E·克拉弗特, R·J·漢森 申請人:佛姆法克特股份有限公司