專利名稱：Lsi試驗裝置、lsi試驗方法、lsi試驗程序以及存儲介質(zhì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及LSI試驗裝置、LSI試驗方法、LSI試驗程序以及存儲了該 程序的存儲介質(zhì)。
背景技術(shù)：
作為LSI (大規(guī)模集成電路)芯片的試驗，除了固定型故障以外，還 需要對LSI的系統(tǒng)工作速度進(jìn)行高速試驗(TDT:Transision Delay Test)。 通常情況下，在LSI中，系統(tǒng)工作(用戶模式工作)時，為了停止向沒有必 要工作的電路模塊提供時鐘信號，設(shè)置了門控(Gated)時鐘技術(shù)。
圖11是示出了測試合成前的LSI的電路構(gòu)成圖。如圖11所示，LSI 的整體電路l包括多個門控(Gated)時鐘緩沖器2a、 2b; PLL電路3， 用于向各個門控時鐘緩沖器2a、 2b提供時鐘信號；多個電路模塊6a、 6b，其由各個門控時鐘緩沖器2a、 2b提供時鐘信號，并且由觸發(fā)器4以及 存儲器5構(gòu)成；多個使能控制電路(EN Logic, EN邏輯)7，用于分別控 制各個門控時鐘緩沖器2a、 2b。
在圖11所示的構(gòu)成中，例如，在系統(tǒng)工作時，某個電路模塊6a工 作，而其他的電路模塊6b不工作的情況下，與工作的電路模塊6a相連接 的門控時鐘緩沖器2a向該電路模塊6a提供時鐘信號。另一方面，與不工 作的電路模塊6b相連接的門控時鐘緩沖器2b停止向該電路模塊6b提供時 鐘信號。
圖12是示出了由以往的試驗方法進(jìn)行的測試合成后的LSI電路構(gòu)成 圖。如圖12所示，通過測試合成，在LSI的整體電路中插入有DFT (Design For Test)控制器8、掩膜(Mask)電路9以及PLL旁路用選擇 器10。掩膜電路9被插入在各個使能控制電路7和各個門控時鐘緩沖器 2a、 2b的使能控制端子EN之間。在測試時，通過DFT控制器8，所有的掩膜電路9總是被固定為激活狀態(tài)，所以時鐘信號被持續(xù)地提供到所有的
電路模塊6a、 6b的觸發(fā)器4以及存儲器5。即LSI的電路整體幾乎同時工 作。
但是，作為引進(jìn)了門控時鐘技術(shù)的集成電路，具有掃描試驗電路的半 導(dǎo)體集成電路已被眾所周知。例如，半導(dǎo)體集成電路包括邏輯電路；觸 發(fā)器電路，用于與時鐘信號同步地取得上述邏輯電路的輸出；掩膜電路， 用于形成時鐘停止信號，該時鐘停止信號停止向上述觸發(fā)器電路提供上述 時鐘信號；該半導(dǎo)體集成電路是一種具有掃描試驗功能的半導(dǎo)體集成電 路，該掃描試驗功能由上述邏輯電路和上述觸發(fā)器形成掃描路徑，該半導(dǎo) 體集成電路的特征在于在通常工作模式時，上述掩膜電路停止向上述觸 發(fā)器電路提供上述時鐘，在掃描試驗?zāi)Ｊ綍r，不管上述掩膜電路的工作狀 況如何，允許向上述觸發(fā)器電路提供上述時鐘信號，并且上述觸發(fā)器電路 形成用于進(jìn)行上述掩膜電路的掃描試驗的掃描路徑(參照下面的專利文獻(xiàn) 1)。
專利文獻(xiàn)1:日本專利文獻(xiàn)特開2006-38831號公報

發(fā)明內(nèi)容
發(fā)明要解決的課題
如上所述，按照傳統(tǒng)的試驗方法，在LSI的電路整體幾乎同時工作， 進(jìn)行高速試驗的情況下，還有電路整體高速地工作，因此有時會有如下情 況測試時的消耗功率將比系統(tǒng)工作時的消耗功率還要大，電壓產(chǎn)生大幅 度的下降。通常情況下，LSI的電源設(shè)計要考慮系統(tǒng)工作時的電壓下降量 等從而使系統(tǒng)工作時正常工作。因此，存在這樣的問題，即進(jìn)行高速試驗 時，若產(chǎn)生比系統(tǒng)工作時還大的電壓下降，將不能進(jìn)行高速試驗。
本發(fā)明是鑒于以上內(nèi)容而完成的，本發(fā)明的目的在于提供一種通過使 高速試驗時的電壓下降小于系統(tǒng)工作時假設(shè)的電壓下降，從而能夠進(jìn)行高 速試驗的LSI試驗裝置、LSI試驗方法、LSI試驗程序以及存儲介質(zhì)。
用于解決課題的手段
為了解決上述課題，達(dá)成目的，本發(fā)明的特征在于在測試合成前的網(wǎng)絡(luò)列表中插入測試電路，并根據(jù)由其獲得的測試合 成后的網(wǎng)絡(luò)列表生成測試圖案，該測試圖案僅將一部分門控時鐘緩沖器同 時激活，利用測試圖案進(jìn)行由測試合成后的網(wǎng)絡(luò)列表構(gòu)成的電路的仿真， 并根據(jù)由其獲得的工作率信息，解析電壓下降量。并且，改變門控時鐘緩 沖器的激活率從而使由解析獲得的電壓下降量小于系統(tǒng)工作時的電壓下降 量，來進(jìn)行LSI的高速試驗。
另外，在生成測試圖案時，也可根據(jù)可以同時激活的門控時鐘緩沖器 的數(shù)量和比率，形成測試圖案。另外，也可根據(jù)布局配置信息來選擇可以 同時激活的門控時鐘緩沖器。
根據(jù)本發(fā)明，在進(jìn)行LSI高速試驗時，通過使用測試圖案，進(jìn)行LSI
高速試驗時的電壓下降量將小于等于系統(tǒng)工作時的電壓下降量，其中該測 試圖案僅將一部分門控時鐘緩沖器同時激活從而使其電壓下降量小于等于 系統(tǒng)工作時的電壓下降量。
本發(fā)明涉及的LSI試驗裝置、LSI試驗方法、LSI試驗程序以及存儲介 質(zhì)能夠使LSI高速試驗時的電壓下降小于系統(tǒng)工作時假設(shè)的電壓下降，所 以有能夠進(jìn)行高速試驗的效果。


圖1是示出本發(fā)明的實施方式涉及的LSI試驗裝置的硬件結(jié)構(gòu)的框
圖2是示出本發(fā)明的實施方式所涉及的LSI試驗裝置的功能結(jié)構(gòu)的框
圖3示出了根據(jù)本發(fā)明的實施方式所涉及的LSI試驗裝置而測試合成 后的LSI電路結(jié)構(gòu)的一個示例；
圖4示出了根據(jù)圖3所示的測試合成后的電路結(jié)構(gòu)中的測試電路真值 表的一個示例；
圖5示出了根據(jù)圖3所示的測試合成后的電路結(jié)構(gòu)進(jìn)行高速試驗時的 工作圖案；
圖6示出了根據(jù)本發(fā)明的實施方式所涉及的LSI試驗裝置而測試合成
7后的LSI電路結(jié)構(gòu)的其他例子；
圖7示出了根據(jù)圖6所示的測試合成后的電路結(jié)構(gòu)中的測試電路真值 表的一個示例；
圖8示出了根據(jù)圖6所示的測試合成后的電路構(gòu)成進(jìn)行高速試驗時的 工作圖案；
圖9是示出根據(jù)本發(fā)明的實施方式所涉及的LSI試驗裝置的高速試驗 步驟的一個示例的流程圖10是示出根據(jù)本發(fā)明的實施方式所涉及的LSI試驗裝置的高速試 驗步驟的其他例子的流程圖11是示出測試合成前的LSI電路結(jié)構(gòu)的示意圖12是示出根據(jù)傳統(tǒng)的試驗方法進(jìn)行測試合成后的LSI電路結(jié)構(gòu)的 示意圖。
符號說明
11測試電路合成部
12測試圖案生成部
13仿真部
14電源解析部
22 PLL旁路用選擇器
23門控時鐘使能設(shè)定用觸發(fā)器
24掩膜電路
25選擇器
26 DFT控制器
52計數(shù)器
53譯碼器
具體實施例方式
下面根據(jù)附圖對本發(fā)明涉及的LSI試驗裝置、LSI試驗方法、LSI試驗 程序以及存儲介質(zhì)的實施方式進(jìn)行說明。并且，本發(fā)明并非由本實施方式 所限定。(LSI試驗裝置的硬件結(jié)構(gòu))
首先，對本發(fā)明涉及的LSI試驗裝置的硬件結(jié)構(gòu)進(jìn)行說明。圖l是示 出本發(fā)明的實施方式涉及的LSI試驗裝置的硬件結(jié)構(gòu)的框圖。
如圖1所示，LSI試驗裝置包括CPU 101、 ROM 102、 RAM 103、 HDD(硬盤驅(qū)動)104、 HD (硬盤)105、 FDD (軟磁盤驅(qū)動)106、作為能 夠裝卸的存儲介質(zhì)一個示例的FD (軟磁盤)107、顯示器108、 I/F (接 口) 109、鍵盤110、鼠標(biāo)111、掃描儀112、打印機113。另外，各個構(gòu) 成單元通過總線IOO分別相互連接。
在這里，CPU IOI控制LSI試驗裝置的整體。ROM 102存儲了啟動程 序等的程序。RAM 103作為CPU 101的工作區(qū)域被使用。HDD 104根據(jù) CPU 101的控制，控制對HD 105的讀/寫數(shù)據(jù)。HD 105用于存儲通過 HDD 104的控制而被寫入的數(shù)據(jù)。
FDD 106根據(jù)CPU 101的控制，控制對FD 107讀/寫數(shù)據(jù)。FD 107用 于存儲通過FDD 106的控制而被寫入的數(shù)據(jù)，以及使LSI試驗裝置讀取存 儲在FD107中的數(shù)據(jù)。
另外，作為可以裝卸的存儲介質(zhì)，除了 FD 107以外，也可以是CD-ROM (CD-R、 CD-RW) 、 MO、 DVD (Digital Versatile Disk，數(shù)字多用 途光盤)、存儲卡等。顯示器108顯示光標(biāo)、圖標(biāo)或者工具箱為主的文 件、圖像、功能信息等數(shù)據(jù)。該顯示器108能夠采用CRT、 TFT液晶顯示 器、等離子顯示器等。
I/F 109通過通信線路被連接到因特網(wǎng)等的網(wǎng)絡(luò)114上，并且經(jīng)由該網(wǎng) 絡(luò)H4被連接到其他裝置。并且，I/F 109管理網(wǎng)絡(luò)114和內(nèi)部接口，控制 來自外部裝置的數(shù)據(jù)的輸入輸出。I/F 109能夠采用例如調(diào)制解調(diào)器和 LAN適配器等。
鍵盤110包括用于輸入文字、數(shù)字、各種指示等的按鍵，進(jìn)行數(shù)據(jù)的 輸入。另外，也可以是觸摸面板式的輸入板和數(shù)字鍵盤。鼠標(biāo)111用于進(jìn) 行光標(biāo)的移動和范圍選擇，或者移動窗口和變更窗口大小。作為定位設(shè) 備，只要具有同樣的功能，也可以是軌跡球和操縱桿。
掃描儀112光學(xué)地讀取圖像，并將圖像數(shù)據(jù)輸入到LSI試驗裝置。另外，掃描儀112也可以具有OCR功能。另外，打印機113用于印刷圖像 數(shù)據(jù)和文件數(shù)據(jù)。打印機113能夠采用例如激光打印機和噴墨式打印機。 (LSI試驗裝置的功能結(jié)構(gòu))下面對本發(fā)明的實施方式所涉及的LSI試驗裝置的功能結(jié)構(gòu)成進(jìn)行說 明。圖2是表示本發(fā)明的實施方式所涉及的LSI試驗裝置的功能結(jié)構(gòu)的框 圖。如圖2所示，LSI試驗裝置包括測試電路合成部11、測試圖案生成 部12、仿真部13、電源解析部14。測試電路合成部11在測試合成前的網(wǎng)絡(luò)列表中插入測試電路。插入 有測試電路的測試合成后的網(wǎng)絡(luò)列表所生成的電路的具體結(jié)構(gòu)將在后面敘 述。測試圖案生成部12根據(jù)由測試電路合成部ll所合成的測試合成后的 網(wǎng)絡(luò)列表，生成僅將LSI的一部分門控時鐘緩沖器同時激活的測試圖案。仿真部13使用測試圖案生成部12所形成的測試圖案來進(jìn)行由測試合 成后的網(wǎng)絡(luò)列表構(gòu)成的電路的仿真。電源解析部14根據(jù)由仿真部13獲得 的工作率信息，解析電壓下降量。在該電壓下降量大于LSI系統(tǒng)工作時的電壓下降量的情況下，測試圖 案生成部12改變同時激活的門控時鐘緩沖器的數(shù)量和比率，也就是門控 時鐘緩沖器的激活率。另外，生成使高速試驗時的電壓下降量小于等于系 統(tǒng)工作時的電壓下降量這樣的測試圖案。另外，具體來說，例如通過CPU 101執(zhí)行存儲于如圖1所示ROM 102、 RAM 103、 HD 105等的存儲介質(zhì)中的程序，或者通過I/F，來實現(xiàn)上 述測試電路合成部11、測試圖案生成部12、仿真部13以及電源解析部14 的功能。(測試合成后的網(wǎng)絡(luò)列表的電路結(jié)構(gòu)的第一例)圖3是表示根據(jù)本發(fā)明的實施方式所涉及的LSI試驗裝置而測試合成 后的LSI電路結(jié)構(gòu)的一個示例的示意圖。測試合成前的LSI的電路結(jié)構(gòu)與 圖ll所示的結(jié)構(gòu)一致。如圖3所示，通過測試合成，PLL旁路用選擇器22被插入于LSI的整 體電路21。另外，按照每個電路模塊27插入門控時鐘使能設(shè)定用觸發(fā)器 23、掩膜電路24以及選擇器25。另外，作為測試控制電路的DFT控制器1026也被插入。不做特別的限定，如圖3所示的LSI中，例如，設(shè)置了組1到組8的 8個電路模塊27。各個電路模塊27例如包括門控時鐘緩沖器28;與該 門控時鐘緩沖器28的時鐘輸出端子CLK相連接，且與由門控時鐘緩沖器 28所提供的時鐘信號同步工作的觸發(fā)器29以及存儲器30。LSI內(nèi)的觸發(fā)器通過掃描鏈相連接。為了避免附圖的繁雜，僅針對組 1的電路模塊27示出了模塊內(nèi)的結(jié)構(gòu)的一部分。關(guān)于圖2至圖8的電路模 塊27，則省略其內(nèi)部結(jié)構(gòu)的圖示。DFT控制器26輸出用于控制PLL旁路用選擇器22以及選擇器25的 測試模式信號。另外，DFT控制器26輸出用于控制掩膜電路24的掃描模 式信號。PLL旁路用選擇器22根據(jù)測試模式信號，選擇基準(zhǔn)時鐘信號以 及PLL電路32的輸出信號的任意一個并輸出。PLL旁路用選擇器22的輸 出信號被提供到門控時鐘緩沖器28的時鐘輸入端子G。門控時鐘使能設(shè)定用觸發(fā)器23與基準(zhǔn)時鐘信號同步地鎖存自身的信 號并輸出。門控時鐘使能設(shè)定用觸發(fā)器23的狀態(tài)(保持?jǐn)?shù)據(jù)的值)在測 試模式時的切換工作的時候被設(shè)定。掩膜電路24根據(jù)掃描模式信號來控 制門控時鐘使能設(shè)定用觸發(fā)器23的輸出信號向選擇器25的輸出。掩膜電 路24例如由"或"(OR)電路構(gòu)成。選擇器25根據(jù)測試模式信號來選擇掩膜電路24的輸出信號以及使能 控制電路31的輸出信號的任意一個并輸出。使能控制電路31是在系統(tǒng)工 作時控制門控時鐘的電路。選擇器25的輸出信號被提供到門控時鐘緩沖 器28的使能控制端子EN。下面對這些測試電路的工作進(jìn)行說明。圖4示出了根據(jù)圖3所示的測試合成后的電路結(jié)構(gòu)中的測試電路真值 表的一個示例。在圖4中，"FF輸出"、"OR輸出"以及"選擇輸出"分別為 門控時鐘使能設(shè)定用觸發(fā)器23的輸出信號、掩膜電路24的輸出信號以及 選擇器25的輸出信號。"*"表示"0"和"1"的任意一個均可(在圖7中也是 如此)。如圖4所示，例如系統(tǒng)工作時的測試模式信號的值為"O"。此時，選擇 器25選擇使能控制電路31的輸出信號，并將其提供到門控時鐘緩沖器28的使能控制端子EN。另外，PLL旁路用選擇器22選擇PLL電路32的輸 出信號，并將其提供到門控時鐘緩沖器28的時鐘輸入端子G。測試模式時，測試模式信號的值變?yōu)?l"。此時，選擇器25選擇掩膜 電路24的輸出信號。另外，PLL旁路用選擇器22選擇基準(zhǔn)時鐘信號。在 測試模式中，切換工作時，掃描狀態(tài)的值為"l"。此時，與門控時鐘使能設(shè) 定用觸發(fā)器23的值無關(guān)，掩膜電路24的輸出信號的值變?yōu)?l"，選擇器 25的輸出值變?yōu)?T'。因此，所有的門控時鐘緩沖器28被激活，并且從所有的門控時鐘緩 沖器28的時鐘輸出端子GCLK輸出時鐘信號。在此切換動作時，所有的 門控時鐘使能設(shè)定用觸發(fā)器23的狀態(tài)(值)和在系統(tǒng)工作時工作的其他 觸發(fā)器例如電路模塊27內(nèi)的觸發(fā)器29的狀態(tài)(值)被設(shè)定。在測試模式中，進(jìn)行捕獲工作時，掃描狀態(tài)信號的值為"0"。因此，掩 膜電路24將門控時鐘使能設(shè)定用觸發(fā)器23的輸出信號按原樣輸出。若門控時鐘使能設(shè)定用觸發(fā)器23的保持?jǐn)?shù)據(jù)的值(輸出信號的值) 為'T'，則掩膜電路24的輸出信號的值變?yōu)?1"，選擇器的輸出信號的值變 為"1"。與該輸出值為"l"的選擇器25相連接的門控時鐘緩沖器28被激 活，并且輸出時鐘信號。另一方面，若門控時鐘使能設(shè)定用觸發(fā)器23的保持?jǐn)?shù)據(jù)的值(輸出 信號的值)為"0"，則掩膜電路24的輸出信號的值變?yōu)?0"，選擇器25的 輸出信號的值變?yōu)?O"。與該輸出值為"0"的選擇器25相連接的門控時鐘緩 沖器28不被激活，因此不輸出時鐘信號。這樣，在進(jìn)行捕獲工作時，根 據(jù)切換工作時的門控時鐘使能設(shè)定用觸發(fā)器23的設(shè)定，時鐘信號僅被提 供到一部分電路模塊27中，并被激活。圖5示出了根據(jù)圖3所示的測試合成后的電路結(jié)構(gòu)進(jìn)行高速試驗時的 工作圖案。如圖5所示，首先進(jìn)行基于初始化圖案41的DFT控制器26的 復(fù)位、和所希望的測試圖案的設(shè)定。其次，切換工作42和捕獲工作43被 反復(fù)進(jìn)行。在切換工作42中，激活的門控時鐘緩沖器28的設(shè)定和在系統(tǒng) 工作時工作的其他觸發(fā)器的設(shè)定被進(jìn)行?？梢酝ㄟ^成對的切換工作42和捕獲工作43對電路模塊27逐一激活，也可同時激活多個電路模塊27。在同時激活多個電路模塊27的情況下， 考慮到布局配置信息，選擇可以同時激活的門控時鐘緩沖器28，最好不要 同時激活多個相鄰的門控時鐘緩沖器28。(測試合成后的網(wǎng)絡(luò)列表的電路結(jié)構(gòu)的第二例)圖6示出了根據(jù)本發(fā)明的實施方式所涉及的LSI試驗裝置而測試合成 后的LSI電路結(jié)構(gòu)的其他例子。另外，對于與上述的(測試合成后的網(wǎng)絡(luò) 列表的電路結(jié)構(gòu)的第一例)相同的結(jié)構(gòu)，則添加相同的符號并省略說明。 另外，省略與其第一例相重復(fù)的說明。如圖6所示，對于如圖ll所示的測試合成前的LSI電路結(jié)構(gòu)，通過合 成，在LSI整體電路51中插入PLL旁路用選擇器22以及DFT控制器 的，并且按照每個電路模塊27插入選擇器25。另外，計數(shù)器51以及譯碼 器53被插入。DFT控制器26輸出對計數(shù)器51以及譯碼器53進(jìn)行控制的掃描模式 信號。計數(shù)器52通過掃描狀態(tài)信號復(fù)位，并根據(jù)PLL旁路用選擇器22所 輸出的基準(zhǔn)時鐘信號來更新計數(shù)值。譯碼器53被構(gòu)成為根據(jù)掃描模式信號，對計數(shù)器52所輸出的計數(shù) 值進(jìn)行譯碼，根據(jù)該計數(shù)值，僅向一部分門控時鐘緩沖器28輸出信號， 其中該信號用于激活該門控時鐘緩沖器28。另外，譯碼器53被構(gòu)成為 根據(jù)掃描模式信號，輸出用于激活所有的門控時鐘緩沖器28的信號。選擇器25根據(jù)測試狀態(tài)信號，選擇譯碼器53的輸出信號以及使能控 制電路31的輸出信號的任意一個，并將其輸出到門控時鐘緩沖器28的使 能控制端子EN 。使能控制電路31是系統(tǒng)工作時控制門控時鐘的電路。 LSI內(nèi)的觸發(fā)器通過掃描鏈相連接。但是，構(gòu)成計數(shù)器52的觸發(fā)器不是掃 描觸發(fā)器。下面對這些測試電路的工作進(jìn)行說明。圖7示出了根據(jù)圖6所示的測試合成后的電路結(jié)構(gòu)中的測試電路真值 表的一個示例。在圖7中，"計數(shù)器輸出"、"譯碼器輸出"以及"選擇器輸 出"分別為計數(shù)器52的輸出信號、譯碼器53的輸出信號以及選擇器25的 輸出信號。另外，在如圖6所示的電路構(gòu)成中，有8個電路模塊27，因此計數(shù)器1352的輸出信號為3位，譯碼器53的輸出信號為8位，這些位數(shù)根據(jù)電路 模塊的個數(shù)被適當(dāng)?shù)剡x擇。圖7所示的例子為逐一激活電路模塊27的情 況的例子。
如圖7所示，例如系統(tǒng)工作時的測試模式信號的值為"O"，此時的PLL 旁路用選擇器22以及選擇器25分別選擇的信號與上述第一例的情況相 同。在測試模式時，測試模式信號的值變?yōu)?l"。此時，PLL旁路用選擇器 22選擇基準(zhǔn)時鐘信號，選擇器25選擇譯碼器53的輸出信號。
在測試模式中，切換工作時，掃描模式信號的值變?yōu)?l"，計數(shù)器52 被保持為復(fù)位狀態(tài)，計數(shù)器52的輸出信號的值變?yōu)?000"。另外，譯碼器 53向組8、組7、組6、組5、組4、組3、組2以及組1的各個電路模塊 27，分別輸出值為"l"、 T、 'T'、 T、 T、 T、 'T，以及'T'的信號。與 各組相對應(yīng)的選擇器25的輸出信號的值也會與分別相對應(yīng)的譯碼器53的 輸出信號的值相同。
因此，所有的門控時鐘緩沖器28被激活，時鐘信號從所有的門控時 鐘緩沖器28的時鐘輸出端子GCLK被輸出。在此切換動作時，系統(tǒng)工作 時工作的觸發(fā)器例如電路模塊27內(nèi)的觸發(fā)器29的狀態(tài)(值)被設(shè)定。
在測試模式中，捕獲工作時，掃描模式信號的值為"O"。此時，計數(shù)器 52根據(jù)基準(zhǔn)時鐘來更新計數(shù)值。計數(shù)器52的輸出信號的值為"000"時，譯 碼器53向組8、組7、組6、組5、組4、組3、組2以及組1的各個電路 模塊27，分別輸出值為"0"、 "0"、 "0"、 "0"、 "0"、 "0"、 "0"以及"1"的信 號。
與其相對應(yīng)的選擇器25的輸出信號的值也變得相同，組1的電路模 塊27內(nèi)的門控時鐘緩沖器28被激活，輸出時鐘信號。組2至組8的電路 模塊27內(nèi)的門控時鐘緩沖器28不被激活，因此不輸出時鐘信號。
捕獲工作時，計數(shù)器52的輸出信號的值為"001"的時候，譯碼器53的 輸出信號的值將從組8至組1依次變?yōu)?O"、 "0"、 "0"、 "0"、 "0"、 "0"、 'T'以及"O"，僅有組2的電路模塊27內(nèi)的門控時鐘緩沖器28被激活。從 組3到組8也是如此。
這樣，捕獲工作時，根據(jù)計數(shù)器52的輸出值，時鐘信號僅被提供到一部分電路模塊27中，并被激活。另外，譯碼器53也可以被構(gòu)成為使
多個門控時鐘緩沖器28同時被激活。在此情況下，考慮到布局配置信 息，選擇可以同時激活的門控時鐘緩沖器28，最好不要使多個相鄰的門控 時鐘緩沖器28同時激活。
圖8示出了根據(jù)圖6所示的測試合成后的電路結(jié)構(gòu)進(jìn)行高速試驗時的 工作圖案。如圖8所示，首先進(jìn)行基于初始化模式61的DFT控制器26的 復(fù)位、和所希望的測試狀態(tài)的設(shè)定。其次，切換工作62被進(jìn)行，對于通 過該切換工作62觸發(fā)器所被設(shè)定的狀態(tài)，在所有的門控時鐘緩沖器28被 激活之前，捕獲工作63、 64、 65被反復(fù)執(zhí)行。各個捕獲工作63、 64、 65 中，通過計數(shù)器52以及譯碼器53選擇被激活的門控時鐘緩沖器28。 (高速試驗步驟的第一例)
下面，對本發(fā)明的實施方式所涉及的LSI試驗裝置的高速試驗步驟進(jìn) 行說明。圖9是示出根據(jù)本發(fā)明的實施方式所涉及的LSI試驗裝置的高速 試驗步驟的 一個示例的流程圖。
如圖9所示，首先通過測試電路合成單元11進(jìn)行測試電路合成步驟 (步驟S1)。在測試電路合成步驟中，測試電路被插入至測試合成前的網(wǎng) 絡(luò)列表71。此時，用戶可以指定想要控制的門控時鐘緩沖器28。
例如，如圖3所示的電路結(jié)構(gòu)的情況下，PLL旁路用選擇器22、門控 時鐘使設(shè)定用觸發(fā)器23、掩膜電路24、選擇器25以及DFT控制器26作 為測試電路被插入。如圖6所示的電路結(jié)構(gòu)的情況下，PLL旁路用選擇器 22、選擇器25、 DFT控制器26、計數(shù)器52以及譯碼器53作為測試電路 被插入。
其次，通過測試圖案生成部12進(jìn)行測試圖案生成步驟(步驟S2)。 在測試圖案生成步驟中，根據(jù)測試電路合成步驟獲得的測試合成后的網(wǎng)絡(luò) 列表72，自動地生成測試圖案73。此時的測試圖案73是這樣的圖案， 即所有的門控時鐘緩沖器28不同時激活。
其次，通過仿真部13進(jìn)行仿真步驟(步驟S3)。在仿真步驟中，進(jìn) 行如下仿真，即使用通過測試圖案生成步驟獲得的測試圖案73，使由測 試合成后的網(wǎng)絡(luò)列表72構(gòu)成的電路高速地工作情況下的仿真。其次，通過電源解析部14進(jìn)行電源解析步驟(步驟S4)。在電源解析步驟中，根
據(jù)由仿真步驟獲得的工作率信息74，解析電壓下降量。
其次，根據(jù)由電源解析步驟的解析結(jié)果，來判斷測試模式時的電壓降
是否小于系統(tǒng)工作時的電壓降(步驟S5)。如果測試狀態(tài)時的電壓降小于 等于系統(tǒng)工作時的電壓降(步驟S5:是)，則結(jié)束基于圖9流程圖進(jìn)行的
一系列處理。
另一方面，當(dāng)測試模式時的電壓降大于系統(tǒng)工作時的電壓降時(步驟
S5:否)，通過測試圖案生成部12進(jìn)行門控時鐘緩沖器激活率變更步驟 (步驟S6)。在門控時鐘緩沖器激活率變更步驟中，變更同時激活的門控 時鐘緩沖器28的數(shù)量或者比率。
然后，返回步驟S2的測試圖案生成步驟。反復(fù)進(jìn)行直至測試模式時 的電壓降變得小于等于系統(tǒng)工作時電壓降。根據(jù)第一例，即使沒有布局配 置信息76，也能夠進(jìn)行高速試驗。 (高述試驗步驟的第二例)
圖10是示出根據(jù)本發(fā)明的實施方式所涉及的LSI試驗裝置的高速試 驗步驟的其他例子的流程圖。如圖IO所示，在第2例中，指定能夠同時 激活的門控時鐘緩沖器數(shù)量(或者比率)75。
首先，通過由測試電路合成部11進(jìn)行測試電路合成步驟(步驟
511) ，在獲得測試合成后的網(wǎng)絡(luò)列表72之前，與上述第一例相同，其 中，在測試合成后的網(wǎng)絡(luò)列表72中插入了測試電路的測試合成前的網(wǎng)絡(luò) 列表71。其次，通過測試圖案生成部12，在測試圖案生成步驟(步驟
512) 中，參照能夠同時激活的門控時鐘緩沖器的數(shù)量(或者比率)75， 自動地生成測試圖案73。
此時，參考布局配置信息76，選擇同時激活的門控時鐘緩沖器28從 而使同時工作的電路模塊27不集中于局部區(qū)域。其次，與上述第一例同 樣，依次進(jìn)行上述仿真部13所進(jìn)行的仿真步驟(步驟S13)、由電源解析 部14使用工作率信息74進(jìn)行的電源解析步驟(步驟S14)、用于判斷測 試狀態(tài)時的電壓降是否小于等于系統(tǒng)狀態(tài)時的電壓降的判斷步驟(步驟 S15)。并且，根據(jù)其判斷結(jié)果，結(jié)束基于圖10的流程圖所示的一系列處 理，或者通過測試圖案生成部12，進(jìn)行門控時鐘緩沖器的激活率變更步驟
(步驟S16)，并且返回步驟S12的測試圖案生成步驟。根據(jù)上述第2 例，能夠同時使多個電路模塊27工作，所以測試圖案比所述第一例更短 也沒問題。
如以上所述，根據(jù)實施方式，在LSI高速試驗時，形成僅將一部分門 控時鐘緩沖器28同時激活的測試圖案，通過使用此測試圖案，能夠使高 速試驗時的電壓下降量小于等于系統(tǒng)工作時的電壓下降量。因此，能夠避 免由于測試時的消耗功率大于系統(tǒng)工作時的消耗功率而被判斷為不良，所 以能夠順利地進(jìn)行高速試驗。
另外，通過個人計算機和工作站等的計算機執(zhí)行事先準(zhǔn)備好的程序， 能夠?qū)崿F(xiàn)本實施方式所述的LSI的高速試驗方法。該程序被存儲在硬盤、 軟磁盤、CD-ROM、 MO、 DVD等的計算機能夠讀取的存儲介質(zhì)中，通過 計算機從存儲介質(zhì)中讀取來執(zhí)行。另外，該程序也可以是能夠經(jīng)由因特網(wǎng) 等的網(wǎng)絡(luò)散發(fā)的輸送介質(zhì)。
產(chǎn)業(yè)上的可利用性
如上所述，本發(fā)明所涉及的LSI試驗裝置、LSI試驗方法、LSI試驗程 序以及存儲介質(zhì)對LSI的試驗是有用的，特別適用于LSI的高速試驗。
1權(quán)利要求
1.一種LSI試驗裝置，其特征在于，包括測試電路合成單元，在測試合成前的網(wǎng)絡(luò)列表中插入測試電路；測試圖案生成單元，根據(jù)上述測試電路合成單元所合成的測試合成后的網(wǎng)絡(luò)列表生成測試圖案，該測試圖案僅同時激活一部分門控時鐘緩沖器；仿真單元，使用通過上述測試圖案生成單元所生成的測試圖案，使由上述測試合成后的網(wǎng)絡(luò)列表構(gòu)成的電路工作；電源解析單元，根據(jù)由上述仿真單元獲得的工作率信息，解析電壓下降量。
2. —種LSI試驗方法，其特征在于，包括 測試電路合成步驟，在測試合成前的網(wǎng)絡(luò)列表中插入測試電路； 測試圖案生成步驟，根據(jù)上述測試電路合成單元所合成的測試合成后的網(wǎng)絡(luò)列表生成測試圖案，該測試圖案僅同時激活一部分門控時鐘緩沖 器；仿真步驟，使用通過上述測試圖案生成步驟所生成的測試圖案，使由 上述測試合成后的網(wǎng)絡(luò)列表構(gòu)成的電路工作；電源解析步驟，根據(jù)由上述仿真步驟獲得的工作率信息，解析電壓下 降量。
3. 如權(quán)利要求2所述的LSI試驗方法，其特征在于，還包括 門控時鐘緩沖器激活率變更步驟，變更門控時鐘緩沖器的激活率，使得由上述電源解析步驟獲得的電壓下降量小于等于系統(tǒng)工作時的電壓下降
4. 如權(quán)利要求2所述的LSI試驗方法，其特征在于-. 在上述測試圖案生成步驟中，根據(jù)可以同時激活的門控時鐘緩沖器的數(shù)量來生成測試圖案。
5. 如權(quán)利要求2所述的LSI試驗方法，其特征在于 在上述測試圖案生成步驟中，根據(jù)可以同時激活的門控時鐘緩沖器的比率來生成測試圖案。
6. 如權(quán)利要求4或5所述的LSI試驗方法，其特征在于在上述測試圖案生成步驟中，根據(jù)布局配置信息，選擇可以同時激活 的門控時鐘緩沖器。
7. 如權(quán)利要求2所述的LSI試驗方法，其特征在于-在上述測試電路合成步驟中，插入作為測試電路的PLL旁路用選擇器、門控時鐘使能設(shè)定用觸發(fā)器、掩膜電路、選擇器以及測試控制電路， 其中，上述PLL旁路用選擇器根據(jù)上述測試控制電路所輸出的測試模式信 號，在測試模式時，向上述門控時鐘緩沖器的時鐘端子提供基準(zhǔn)時鐘信 號，上述門控時鐘使能設(shè)定用觸發(fā)器與上述基準(zhǔn)時鐘同步地鎖存自身的信 號并輸出，上述掩膜電路根據(jù)上述測試控制電路所輸出的掃描模式信號來控制上 述門控時鐘使能設(shè)定用觸發(fā)器的輸出信號向上述選擇器的輸出，上述選擇器在測試模式時，根據(jù)上述測試控制電路所輸出的測試模式 信號來向上述門控時鐘緩沖器的使能控制端子提供上述掩膜電路的輸出信 號。
8. 如權(quán)利要求2所述的LSI試驗方法，其特征在于， 在上述測試電路合成步驟中，插入作為測試電路的PLL旁路用選擇器、計數(shù)器、譯碼器、選擇器以及測試控制電路，其中，上述PLL旁路用選擇器根據(jù)上述測試控制電路所輸出的測試模式信 號，在測試模式時，向上述計數(shù)器以及上述門控時鐘緩沖器的時鐘端子提 供基準(zhǔn)時鐘信號，上述計數(shù)器根據(jù)從上述PLL旁路用選擇器輸出的基準(zhǔn)時鐘信號來更新 計數(shù)值，上述譯碼器對從上述計數(shù)器輸出的計數(shù)值進(jìn)行譯碼， 上述選擇器在測試模式時，根據(jù)上述測試控制電路所輸出的測試模式 信號來向上述門控時鐘緩沖器的使能控制端子提供上述譯碼器的輸出信號。
9. 一種LSI試驗程序，使計算機執(zhí)行如權(quán)利要求2至8中的任一項所 述的LSI試驗方法。
10. —種存儲介質(zhì)，存儲了如權(quán)利要求9所述的LSI試驗程序，所述 存儲介質(zhì)能夠被計算機讀取。
全文摘要
生成如下的測試圖案，即在測試合成前的網(wǎng)絡(luò)列表中插入測試電路，并根據(jù)由其獲得的測試合成后的網(wǎng)絡(luò)列表，僅將一部分門控時鐘緩沖器同時激活。使用測試圖案進(jìn)行由測試合成后的網(wǎng)絡(luò)列表構(gòu)成的電路的仿真，并根據(jù)由其獲得的工作率信息，解析電壓下降量。變更門控時鐘緩沖器的激活率以使得由其解析獲得的電壓下降量小于等于系統(tǒng)工作時的電壓下降量，進(jìn)行LSI的高速試驗。
文檔編號G01R31/28GK101669036SQ20078005086
公開日2010年3月10日 申請日期2007年2月20日 優(yōu)先權(quán)日2007年2月20日
發(fā)明者吉川聰 申請人:富士通微電子株式會社