專利名稱：探針、探針卡及探針的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在對(duì)半導(dǎo)體晶片、半導(dǎo)體芯片、半導(dǎo)體元件封裝或印刷電路板上形成
的集成電路等電路(以下也代表性地稱為ic器件)測(cè)試時(shí)，與在IC器件上設(shè)有的焊盤、電 極或引線等輸入輸出端子接觸從而與ic器件確立電連接的探針、具備所述探針的探針卡
及探針的制造方法。
背景技術(shù)：
半導(dǎo)體集成電路元件大量制作到硅晶片等上后，經(jīng)過切割、接合及封裝等諸多工
序而成為電子元件。上述ic器件在發(fā)貨前進(jìn)行工作測(cè)試，測(cè)試在晶片和成品狀態(tài)下均可實(shí)施。 對(duì)晶片狀態(tài)下的IC器件測(cè)試時(shí)，作為傳統(tǒng)上公知的與被測(cè)試IC器件確立電連接 的探針(以下也簡稱為硅指狀接觸器)，其具有固定于基板上的底座部、后端側(cè)設(shè)于底座 部且前端側(cè)從底座部突出的梁部和梁部表面形成的導(dǎo)電部(例如參照專利文獻(xiàn)1 3)。
硅指狀接觸器采用光刻等半導(dǎo)體制造技術(shù)從硅晶片形成，因此相較而言，易于和 與被測(cè)試IC器件的小型化相伴而來的輸入輸出端子的大小和間距的狹小化相對(duì)應(yīng)。然而， 由于IC器件的不斷小型化，人們希望硅指狀接觸器也更加短小。 與此相對(duì)的是，若硅指狀接觸器變短，那么梁部就會(huì)變硬，在與IC器件的輸入輸 出端子接觸時(shí)難以彎曲。因此，硅指狀接觸器變得容易損壞，耐疲勞性能變差。
專利文獻(xiàn)1 :日本特開2000-249722號(hào)公報(bào)專利文獻(xiàn)2 :日本特開2001-159642號(hào) 公報(bào)專利文獻(xiàn)3 :國際公開第03/071289號(hào)小冊(cè)子

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題 本發(fā)明要解決的技術(shù)問題是，提供一種耐疲勞性能好的探針、具備所述探針的探 針卡以及探針的制造方法。為了解決技術(shù)問題所采用的方法 為了達(dá)成上述目的，依據(jù)本發(fā)明的第1觀點(diǎn)，提供一種探針，其為了在對(duì)被測(cè)試電 子元件測(cè)試時(shí)確立所述電子元件與測(cè)試裝置間的電連接而與所述被測(cè)試電子元件的輸入 輸出端子接觸，其特征在于，至少具備具有由單晶硅構(gòu)成的Si層的梁部和沿所述梁部的 縱向設(shè)置在所述梁部的一個(gè)主要面上并與所述被測(cè)試電子元件的輸入輸出端子電連接的 導(dǎo)電部；所述梁部的縱向與構(gòu)成所述Si層的所述單晶硅的晶體取向〈100〉實(shí)質(zhì)上一致(參 照權(quán)利要求1)。 對(duì)上述發(fā)明無特別限定，優(yōu)選地，還具備以懸臂支承方式統(tǒng)一支承多個(gè)所述梁部 的臺(tái)座部(參照權(quán)利要求2)。 對(duì)上述發(fā)明無特別限定，優(yōu)選地，所述導(dǎo)電部具有沿縱向設(shè)置在所述梁部的主要 面上的布線部和設(shè)置在所述布線部的頂端并與所述被測(cè)試電子元件的所述輸入輸出端子接觸的接點(diǎn)部(參照權(quán)利要求3)。 為了達(dá)成上述目的，依據(jù)本發(fā)明的第2觀點(diǎn)，提供一種探針卡，其特征在于，該探
針卡具備上述探針和固定所述探針具有的所述臺(tái)座部的基板(參照權(quán)利要求4)。 為了達(dá)成上述目的，依據(jù)本發(fā)明的第3觀點(diǎn)，提供一種探針的制造方法，作為上述
探針的制造方法，其特征在于，在硅晶片表面形成抗蝕層后，通過對(duì)所述硅晶片進(jìn)行蝕刻處
理以形成所述梁部(參照權(quán)利要求5)。 對(duì)上述發(fā)明無特別限定，優(yōu)選地，所述硅晶片在具有面取向{100}的主要面的同 時(shí)，還具有表示晶體取向〈100〉的定向平面或凹槽(參照權(quán)利要求6)。
在此，面取向{100}包括(100)面及與其等價(jià)的所有面，具體地講，包括(100)、 (010)、 (001)、 (1*00)、 (01*0)及(001*)面。而且，晶體取向〈100〉包括晶體取向[100]及 與其等價(jià)的全部取向，具體地講，包括[100] 、
、
、 [1*00]、
及
。
另外，本說明書中，例如在表示[數(shù)1]幽的情況下，略記為(hk*l)。同樣地，本說明書中，例如在表示
[數(shù)2]幽的情況下，略記為[hk*l]。 對(duì)上述發(fā)明無特別限定，優(yōu)選地，所述硅晶片在具有面取向{100}的主要面的同 時(shí)，還具有表示晶體取向〈110〉的定向平面或凹槽，在將所述硅晶片從普通狀態(tài)實(shí)質(zhì)上旋 轉(zhuǎn)45°的狀態(tài)下，在所述硅晶片的表面上形成所述抗蝕層，從而使所述梁部的縱向與所述 硅晶片的晶體取向〈100〉實(shí)質(zhì)上一致(參照權(quán)利要求7)。 對(duì)上述發(fā)明無特別限定，優(yōu)選地，所述硅晶片在具有面取向{100}的主要面的同 時(shí)，還具有表示晶體取向〈110〉的定向平面或凹槽，在將用于形成所述抗蝕層的圖案從普 通狀態(tài)實(shí)質(zhì)上旋轉(zhuǎn)45°的狀態(tài)下，在掩膜上形成所述圖案，利用所述掩膜在所述硅晶片的 表面上形成所述抗蝕層，從而使所述梁部的縱向與所述硅晶片的晶體取向〈100〉實(shí)質(zhì)上一 致(參照權(quán)利要求8)。 對(duì)上述發(fā)明無特別限定，優(yōu)選地，所述硅晶片在具有面取向{100}的主要面的同
時(shí)，還具有表示晶體取向〈110〉的定向平面或凹槽，在將為形成所述抗蝕層的掩膜從普通
狀態(tài)實(shí)質(zhì)上旋轉(zhuǎn)45°的狀態(tài)下，在所述硅晶片的表面上形成所述抗蝕層，從而使所述梁部
的縱向與所述硅晶片的晶體取向〈100〉實(shí)質(zhì)上一致(參照權(quán)利要求9)。 另外，對(duì)于本發(fā)明，普通狀態(tài)是指利用不僅具有面取向{100}的主要面還具有表
示晶體取向〈110〉的定向平面或凹槽的硅晶片，使梁部的縱向與硅晶片的晶體取向〈110〉
實(shí)質(zhì)上一致的狀態(tài)。 對(duì)上述發(fā)明無特別限定，優(yōu)選地，對(duì)所述硅晶片進(jìn)行蝕刻處理時(shí)，采用DRIE (De印 Reactive Ion Etching)法(參照權(quán)利要求10)。
發(fā)明的效果 本發(fā)明中，因?yàn)樘结樍翰康目v向與楊氏彈性模數(shù)最低的晶體取向〈100〉實(shí)質(zhì)上一 致，例如與梁部的縱向與晶體取向〈110〉 一致的情況相比較，探針即使變短也不會(huì)變硬，被 測(cè)試電子元件的輸入輸出端子接觸時(shí)可以適度地彎曲。因此，探針不容易損壞，耐疲勞性能提高。


[圖1]圖1是表示本發(fā)明第1實(shí)施例的電子元件測(cè)試裝置的示意圖。[圖2]圖2是表示本發(fā)明第1實(shí)施例的測(cè)試頭、探針卡及探測(cè)器的連接關(guān)系的概念圖。[圖3]圖3是本發(fā)明第1實(shí)施例的探針卡的截面示意圖。[圖4]圖4是本發(fā)明第1實(shí)施例的探針卡從下面觀察的局部平面圖。[圖5]圖5是本發(fā)明第1實(shí)施例的探針的局部平面圖。[圖6A]圖6A是沿圖5中VIA-VIA線的剖面圖。[圖6B]圖6B是沿圖5中VIB-VIB線的剖面圖。[圖7A]圖7A是本發(fā)明第1實(shí)施例的探針的制造方法第1工序的SOI晶片從上面觀察的平面圖。[圖7B]圖7B是沿圖7A中VIIB-VIIB線的剖面圖。[圖8A]圖8A是本發(fā)明第1實(shí)施例的探針的制造方法第2工序的SOI晶片從下面觀察的局部平面圖。[圖8B]圖8B是沿圖8A中VIIIB-VIIIB線的剖面圖。[圖9A]圖9A是本發(fā)明第1實(shí)施例的探針的制造方法第3工序的SOI晶片的截面圖。[圖10]圖10是本發(fā)明第1實(shí)施例的探針的制造方法第4工序的SOI晶片的截面圖。[圖11A]圖11A是本發(fā)明第1實(shí)施例的探針的制造方法第5工序的SOI晶片從上面觀察的平面圖。[圖11B]圖IIB是圖IIA中XIB部分的放大圖。[圖11C]圖11C是沿圖11B中XIC-XIC線的剖面圖。[圖12]圖12是本發(fā)明第2實(shí)施例的探針的制造方法第5工序的S01晶片從上面觀察的平面圖。[圖13A]圖13A是本發(fā)明第3實(shí)施例的探針的制造方法第5工序中使用的光掩膜的平面圖。[圖13B]圖13B是本發(fā)明第4實(shí)施例的探針的制造方法第5工序的S01晶片從上面觀察的平面圖。[圖14]圖14是本發(fā)明第1實(shí)施例的探針的制造方法第6工序的S0I晶片的截面圖。[圖15A]圖15A是本發(fā)明第1實(shí)施例的探針的制造方法第7工序的SOI晶片從上面觀察的平面圖。[圖15B]圖15B是圖15A中XVB部分的放大圖。[圖15C]圖15C是沿圖15B中XVC-XVC線的剖面圖。[圖16]圖16是本發(fā)明第1實(shí)施例的探針的制造方法第8工序的SOI晶片的截面圖。[圖17]圖17是本發(fā)明第實(shí)1施例的探針的制造方法第9工序的SOI晶片的截面圖。[圖18]圖18是本發(fā)明第1實(shí)施例的探針的制造方法第10工序的SOI晶片的截面圖。[圖19]圖19是本發(fā)明第1實(shí)施例的探針的制造方法第11工序的SOI晶片的截面圖。[圖20A]圖20A是本發(fā)明第1實(shí)施例的探針的制造方法第12工序的SOI晶片從上面觀察的平面圖。[圖20B]圖20B是沿圖20A中XXB-XXB線的剖面圖。[圖21]圖21是本發(fā)明第1實(shí)施例的探針的制造方法第13工序的SOI晶片的截面圖。[圖22A]圖22A是本發(fā)明第1實(shí)施例的探針的制造方法第14工序的SOI晶片從上面觀察的平面圖。[圖22B]圖22B是沿圖22A中XXIIB-XXIIB線的剖面圖。[圖23]圖23是本發(fā)明第1實(shí)施例的探針的制造方法第15工序的SOI晶片的截面圖。[圖24A]圖24A是本發(fā)明第1實(shí)施例的探針的制造方法第16工序的SOI晶片從上面觀察的平面圖。[圖24B]圖24B是沿圖24A中XXIVB-XXIVB線的剖面圖。[圖25A]圖25A是本發(fā)明第1實(shí)施例的探針的制造方法第17工序的SOI晶片從上面觀察的平面圖。[圖25B]圖25B是沿圖25A中XXVB-XXVB線的剖面圖。[圖26]圖26是本發(fā)明第1實(shí)施例的探針的制造方法第18工序的SOI晶片的截面圖。[圖27A]圖27A是本發(fā)明第1實(shí)施例的探針的制造方法第19工序的SOI晶片從上面觀察的平面圖。[圖27B]圖27B是沿圖27A中XXVIIB-XXVIIB線的剖面圖。[圖28A]圖28A是本發(fā)明第1實(shí)施例的探針的制造方法第20工序的SOI晶片從上面觀察的平面圖。[圖28B]圖28B是沿圖28A中XXVIIIB-XXVIIIB線的剖面圖。[圖29]圖29是本發(fā)明第1實(shí)施例的探針的制造方法第21工序的SOI晶片的截面圖。[圖30]圖30是本發(fā)明第1實(shí)施例的探針的制造方法第22工序的SOI晶片的截面圖。[圖31A]圖31A是本發(fā)明第1實(shí)施例的探針的制造方法第23工 序的SOI晶片從上面觀察的平面圖。[圖31B]圖31B是沿圖31A中XXXIB-XXXIB線的剖面 圖。[圖32]圖32是本發(fā)明第1實(shí)施例的探針的制造方法第24工序的S0I晶片的截面圖。 [圖33A]圖33A是本發(fā)明第1實(shí)施例的探針的制造方法第25工序的SOI晶片從上面觀察 的平面圖。[圖33B]圖33B是圖33A中XXXIIIB部分的放大圖。[圖33C]圖33C是沿圖 33B中XXXIIIC-XXXIIIC線的剖面圖。[圖34]圖34是表示本發(fā)明第1實(shí)施例的探針的制 造方法第26工序的SOI晶片的截面圖。[圖35A]圖35A是本發(fā)明第1實(shí)施例的探針的制 造方法第27工序的SOI晶片從上面觀察的平面圖。[圖35B]圖35B是圖35A中XXXVB部 分的放大圖。[圖35C]圖35C是沿圖35B中XXXVC-XXXVC線的剖面圖。[圖36]圖36是本 發(fā)明第1實(shí)施例的探針的制造方法第28工序的SOI晶片的截面圖。[圖37]圖37是本發(fā) 明第1實(shí)施例的探針的制造方法第29工序的SOI晶片的截面圖。[圖38A]圖38A是本發(fā) 明的第1實(shí)施例的探針的制造方法第30工序的SOI晶片從下面觀察的平面圖。[圖38B] 圖38B是沿圖38A中XXXVIIIB-XXXVIIIB線的剖面圖。[圖39]圖39是本發(fā)明第1實(shí)施例 的探針的制造方法第31工序的SOI晶片的截面圖。[圖40]圖40是本發(fā)明第1實(shí)施例的 探針的制造方法第32工序的SOI晶片的截面圖。[圖41]圖41是本發(fā)明第1實(shí)施例的探 針的制造方法第33工序的探針的截面圖。[圖42]圖42是本發(fā)明第1實(shí)施例的探針的制 造方法第34工序的探針的截面圖。
符號(hào)說明 1...電子元件測(cè)試裝置10...測(cè)試頭20...接口部30...探針卡31...探針基 板40...探針41...臺(tái)座部42...梁部422...后端區(qū)域43A 43C...槽44...布線部 45.接點(diǎn)部46. SOI晶片461.面取向(100)的主要面462.表示晶體取向〈100〉的 定向平面100...被測(cè)試半導(dǎo)體晶片110...輸入輸出端子
具體實(shí)施例方式
下面基于附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行說明。 圖1是表示本發(fā)明第1實(shí)施例的電子元件測(cè)試裝置的示意圖，圖2是表示本發(fā)明 第1實(shí)施例的測(cè)試頭、探針卡及探測(cè)器的連接關(guān)系的概念圖。 如圖1所示，本發(fā)明第1實(shí)施例的電子元件測(cè)試裝置1由測(cè)試頭10、測(cè)試機(jī)60及 探測(cè)器70構(gòu)成。測(cè)試機(jī)60通過電纜束61與測(cè)試頭10電連接，可以對(duì)被測(cè)試硅晶片100 上制造的IC器件進(jìn)行測(cè)試信號(hào)的輸入輸出。測(cè)試頭10經(jīng)由操作器80和驅(qū)動(dòng)馬達(dá)81配置 在探測(cè)器70上。 如圖1和圖2所示，測(cè)試頭10內(nèi)設(shè)有多個(gè)管腳電路11 ，這些管腳電路11通過有數(shù) 百根內(nèi)部電纜的電纜束61與測(cè)試機(jī)60連接。而且，各管腳電路11與用于連接母板21的 連接器12分別電連接，從而可以與接口部20的母板21上的接觸端子21a電連接。
測(cè)試頭10和探測(cè)器70通過接口部20連接，該接口部20由母板21、晶片性能板22 和轍岔環(huán)(frog ring) 23構(gòu)成。母板21上設(shè)有與測(cè)試頭10 —側(cè)的連接器12電連接的接 觸端子21a，同時(shí)還形成有為了電連接接觸端子21a和晶片性能板22的布線圖案21b。晶 片性能板22通過彈針(pogo pin)等與母板21電連接，布線圖案22a形成為將母板21上
6的布線圖案21b的間距轉(zhuǎn)換成轍岔環(huán)23 —側(cè)的間距，使該布線圖案21b與轍岔環(huán)23內(nèi)部設(shè)有的軟性基板23a電連接。 轍岔環(huán)23設(shè)在晶片性能板22上，為了允許測(cè)試頭10和探測(cè)器70之間的一些位置調(diào)整，其內(nèi)部傳輸線路由軟性基板23a構(gòu)成。轍岔環(huán)23a的下面安裝有許多與軟性基板23a電連接的彈針23b。 下面安裝有許多探針40的探針卡30借助彈針23b與轍岔環(huán)23電連接。沒有特別用圖說明，探針卡30借助保持器固定于探測(cè)器70的頂板上，位于頂板開口內(nèi)的探針40形成俯視探測(cè)器70內(nèi)部的姿勢(shì)。 探測(cè)器70通過吸著等方式將被測(cè)試晶片100保持在夾具71上，可以自動(dòng)將該晶片100供給到面對(duì)探針卡30的位置。 利用如上所述構(gòu)成的電子元件測(cè)試裝置1 ，通過探測(cè)器70將夾具71上保持的被測(cè)試晶片100按壓于探針卡30上，在使探針40與被測(cè)試晶片100上制造的IC器件的輸入輸出端子110在電接觸的狀態(tài)下，測(cè)試機(jī)60向IC器件施加來自測(cè)試機(jī)60的DC信號(hào)和數(shù)字信號(hào)，并接收來自IC器件的輸出信號(hào)。通過在測(cè)試機(jī)60中將來自IC器件的輸出信號(hào)(響應(yīng)信號(hào))與預(yù)期值相比較，評(píng)價(jià)IC器件的電氣性能。 圖3是本發(fā)明第1實(shí)施例的探針卡的截面示意圖，圖4是本發(fā)明第1實(shí)施例的探針卡從下面觀察的局部平面圖，圖5是本發(fā)明第1實(shí)施例的探針的局部平面圖，圖6A是沿圖5中VIA-VIA線的剖面圖，圖6B是沿圖5中VIB-VIB線的剖面圖。 如圖3和圖4所示，本實(shí)施例的探針卡30由以例如多層布線基板等構(gòu)成的探針基板31、為提高機(jī)械強(qiáng)度在探針基板31上表面設(shè)有的加固件32和安裝于探針基板31下表面的許多硅指狀接觸器40構(gòu)成。 探針基板31上形成有從下表面貫穿上表面的通孔31a，還在下表面形成有與通孔31a連接的連接跡線31b。 為了在對(duì)IC器件測(cè)試時(shí)確立IC器件與測(cè)試頭IO之間的電連接，本實(shí)施例的硅指狀接觸器(探針)40與IC器件的輸入輸出端子110接觸。 如圖5 6所示，所述探針40由固定于探針基板31的臺(tái)座部41、由臺(tái)座41支承后端側(cè)且前端側(cè)從臺(tái)座部41突出的柱狀的梁部42、梁部42上表面形成的布線部44和在布線部44前端形成的接點(diǎn)部45構(gòu)成。 另外，本實(shí)施例中，探針40的"后端側(cè)"是指固定于探針基板31的一側(cè)(圖6A中
的左側(cè))。與此相對(duì)應(yīng)的是，探針40的"前端側(cè)"是指與被測(cè)試半導(dǎo)體晶片100的輸入輸出
端子110接觸的一側(cè)(圖6A中的右側(cè))。而且，將梁部42的從臺(tái)座部41向前端側(cè)突出的
部分稱為突出區(qū)域421，將梁部42的由臺(tái)座部41支承的部分稱為后端區(qū)域422。 所述探針40的臺(tái)座部41及梁部42，采用光刻等半導(dǎo)體制造技術(shù)制造，如圖5
6B所示，在一個(gè)臺(tái)座部41上利用后端區(qū)域422以懸臂支承方式統(tǒng)一支承多個(gè)梁部42，該多
個(gè)梁部42從臺(tái)座部41開始沿實(shí)質(zhì)上相互平行的方向指狀(梳齒狀)突出。 如圖6A所示，臺(tái)座部41由以硅構(gòu)成的支承層46d和所述支承層46d的上面形成
的、由氧化硅(Si02)構(gòu)成的B0X層46c構(gòu)成。另一方面，各梁部42由以硅(Si)構(gòu)成的活
性層46b和該活性層46b的上面形成的用作絕緣層的第lSi02層46a構(gòu)成。 另外，如圖5和圖6A所示，本實(shí)施例中各梁部42的縱向與構(gòu)成活性層46b的單晶硅的晶體取向〈100〉實(shí)質(zhì)上一致。 一般而言，單晶硅的楊氏彈性模數(shù)(縱彈性模數(shù))存在 很強(qiáng)的各向異性，具體講，晶體取向〈100〉的楊氏彈性模數(shù)約為130GPa，晶體取向〈110〉的 楊氏彈性模數(shù)約為170GPa，晶體取向〈111〉的楊氏彈性模數(shù)約為190GPa。本實(shí)施例中，探 針40的縱向與楊氏彈性模數(shù)最小的晶體取向〈100〉 一致。由此，探針40即使變短也不會(huì)變 硬，與被測(cè)試電子元件的輸入輸出端子接觸時(shí)探針40適度地彎曲，故探針40不容易損壞， 提高了其耐疲勞性能。 另外，迄今市面常見的硅晶片依靠定向平面的方位，使探針40的縱向與晶體取向 〈110>相一致。與此相對(duì)，本實(shí)施例因使梁部42的縱向與晶體取向〈100〉相一致，楊氏彈性 模數(shù)從約170GPa減少到約130GPa，與以前的探針相比，梁部42可以更短。另一方面，為保 證與IC器件的輸入輸出端子接觸的穩(wěn)定性，探針需要承受規(guī)定以上負(fù)荷，同時(shí)，為了確保 充分的耐疲勞性能也需要將梁部產(chǎn)生的拉伸應(yīng)力控制在規(guī)定量以下。本實(shí)施例中，例如與 以前的探針相比梁部42縮短了 16%的情況下，根據(jù)下面的2個(gè)式子，梁部42的厚度變薄 8%就可以滿足上述條件。下述的2個(gè)式中，E為楊氏彈性模數(shù)，t為厚度，l為長度。[數(shù)負(fù)荷<formula>formula see original document page 8</formula>[數(shù)4]應(yīng)力<formula>formula see original document page 8</formula> 如圖5 6B所示，利用多個(gè)梁部42的后端區(qū)域422，在鄰接的梁部42彼此之間各 設(shè)有槽43A。將圖6A與圖6B比較即可明白，各槽43A具有與第Si02層46a和活性層46b 的厚度相當(dāng)?shù)纳疃?，同時(shí)還有與各梁部42的突出區(qū)域421之間的寬度實(shí)質(zhì)上相同的寬度。
如圖6A所示，絕緣層(第lSi(^層)46a的上面設(shè)有布線部44。如同圖所示，布線 部44的構(gòu)成有由鈦及金構(gòu)成的種子層(供電層)44a、種子層44a的上面設(shè)有的由金構(gòu)成 的第1布線層44b和第1布線層44b的后端設(shè)有的由高純度金構(gòu)成的第2布線層44c。而 且，第1布線層44b具有5 10 ii m的厚度。若第1布線層44b的厚度不滿5 y m易發(fā)熱， 而超過10iim則易發(fā)生翹曲。 接點(diǎn)部45由于設(shè)在第1布線層44b的前端部分上，故要求其有比該第1布線層 44b更高的機(jī)械強(qiáng)度。因此，作為構(gòu)成第1布線層44b的材料，是在純度99. 9%以上的金中 加入不到0. 1%的鎳或鈷等不同金屬材料，第1布線層44b的維氏硬度為Hvl30 200。與 此不同，為了可以在后面的工序中接合且要有高導(dǎo)電性，第2布線層44c由純度99. 999%以 上的金構(gòu)成。 接點(diǎn)部45設(shè)在布線部44的前端，并向上方突出。所述接點(diǎn)部45的構(gòu)成為由種 子層44a及第1布線層44b形成的臺(tái)階上形成的第1接點(diǎn)層45a、以包住第1接點(diǎn)層45a的 形式設(shè)有的由金構(gòu)成的第2接點(diǎn)層45b和以包住第2接點(diǎn)層45b的形式設(shè)有的第3接點(diǎn)層 45c。作為構(gòu)成第l接點(diǎn)層45a的材料，可以列舉鎳或鎳鈷等鎳的合金。另外，作為構(gòu)成第3 接點(diǎn)層45c的材料，可以列舉銠、鉬、釕、鈀、銥或它們的合金等具有高硬度及優(yōu)異耐蝕性的 導(dǎo)電材料。由于上述接點(diǎn)部45設(shè)在布線部44的前端，故可以避免相對(duì)柔軟的第1布線層 44b與IC器件的輸入輸出端子直接接觸。 如圖3所示，上述構(gòu)成的探針40以與半導(dǎo)體晶片100上制造的被測(cè)試IC器件的 輸入輸出端子110相對(duì)的方式安裝在探針基板31上。另外，雖然圖2中只示出了 2個(gè)探針 40，但實(shí)際上有數(shù)百到數(shù)千個(gè)探針40安裝在探針基板31上。
如圖3所示，每個(gè)探針40以臺(tái)座部41的角部與探針基板31直接接觸的方式，利 用膠粘劑31d固定于探針基板31上。作為所述膠粘劑31d，可以列舉如紫外線固化型膠粘 劑、溫度固化型膠粘劑或熱可塑性膠粘劑。 而且，將與連接跡線31b連接的接合線31c連接到布線部44的第2布線層44c上， 通過接合線31c，在探針40的布線部44與探針基板31的連接跡線31b間建立電連接。另 外，用焊球代替接合線31c在布線部44和連接跡線31b間建立電連接也可以。
對(duì)IC器件的測(cè)試中采用了上述構(gòu)成的探針卡30時(shí)，在通過探測(cè)器70將被測(cè)試晶 片100按壓至探針卡30使探針基板31上的探針40與被測(cè)試晶片100上的輸入輸出端子 110電接觸的狀態(tài)下，測(cè)試機(jī)對(duì)IC器件輸入輸出測(cè)試信號(hào)。 下面參照?qǐng)D7A 42對(duì)本發(fā)明的實(shí)施例的探針的制造方法的一個(gè)舉例進(jìn)行說明。 圖7A 42(除去圖12 13B)是本發(fā)明的第1實(shí)施例的探針的制造方法各工序的SOI晶 片的截面圖、剖面圖或平面圖。 首先，如圖7A和圖7B所示，準(zhǔn)備第1工序的SOI晶片(Silicon Onlnsulator
Wafer)46。如圖7A所示，本實(shí)施例中的所述SOI晶片46不僅具有面取向(100)的主要面
461，還形成有表示晶體取向〈100〉的定向平面(orientationflat)462。另外，在S0I晶片
46上設(shè)置表示晶體取向〈100〉的凹槽以代替定向平面462也是可以的。 如圖7B所示，所述S0I晶片46的構(gòu)成為在3層Si02層46a、46c、46e之間夾有2
層Si層46b、46d。該SI0晶片46的Si02層46a、46c、46e作為探針40制造時(shí)的蝕刻終止
層和絕緣層發(fā)揮作用。 在此，為了使探針40具有良好的高頻率特性，第lSi02層46a具有1 i！ m以上的層 厚，活性層46b具有l(wèi)kQ ，cm以上的體積電阻率。另外，為了使梁部42具有穩(wěn)定所需的彈 性，活性層46b的層厚公差在士3iim以下，支承層46d的層厚公差在士lym以下。
接下來，如圖8A和圖8B所示的第2工序中，在S0I晶片46的下表面上形成第1 抗蝕層47a。圖中沒有特別說明，但是在該工序中，首先在第2Si02層46e上形成光致抗蝕 膜，在此光致抗蝕膜上重疊光掩膜的狀態(tài)下紫外線曝光使其固化(凝固)，從而在第2Si02 層46e的一部分上形成第1抗蝕層47a。而且，將光致抗蝕膜沒有紫外線曝光的部分溶解， 從第2Si02層46e上洗去。所述第1抗蝕層47a作為下一步的第3工序中的蝕刻掩膜圖案 發(fā)揮作用。 接下來，如圖9所示的第3工序中，利用如RIE(Reactive IonEtching)等從SOI 晶片46下面對(duì)第2Si02層46e進(jìn)行蝕刻處理。通過此蝕刻處理，將第2Si02層46e沒有被 第1抗蝕層47a保護(hù)的部分侵蝕掉。 在該蝕刻處理結(jié)束后，如圖10所示的第4工序中，去除(抗蝕層去除)第2Si(^層 46e上殘留的第l抗蝕層47a。在此抗蝕層去除中，用氧等離子體將抗蝕層成灰(灰化)處 理后，用硫酸過氧化氫溶液等洗滌水洗滌S0I晶片46。 S0I晶片46下部殘留的第2Si02層 46e在圖37說明的第29工序的蝕刻處理中作為掩膜材料發(fā)揮作用。 接下來，如圖11A 11C所示的第5工序中，在第1Si02層46a的表面上形成第2 抗蝕層47b。如圖11A和圖11B所示，此第2抗蝕層47b按照第2工序中說明的第1抗蝕層 47a同樣的要領(lǐng)，在SOI晶片46的上表面形成為多個(gè)帶狀。而且，如圖IIA所示，本實(shí)施例 中的第2抗蝕層47b的縱向與晶體取向〈100〉實(shí)質(zhì)上一致。
另外，作為制造探針40的硅晶片，硅晶片46'不僅具有面取向(100)的主要面463，還形成有表示晶體取向〈110〉的定向平面464，其在使用時(shí)，按照下述要領(lǐng)形成第1抗蝕層47a也可以。 圖12是本發(fā)明第2實(shí)施例的探針的制造方法的第5工序中的SOI晶片從上面觀察的平面圖。如圖12所示，本發(fā)明第2實(shí)施例中，在將硅晶片46'從普通的晶片設(shè)置位置實(shí)質(zhì)上旋轉(zhuǎn)45。的狀態(tài)下，置于曝光裝置中，在硅晶片46'上形成第2抗蝕層47b。由此，采用具有表示晶體取向〈110〉的定向平面464的硅晶片46'，可以容易地使第2抗蝕層47b的縱向與晶體取向〈100〉 一致。 另外，普通的晶片設(shè)置位置，是指在使梁部42的縱向與硅晶片46'的晶體取向〈110〉實(shí)質(zhì)上一致的情況下，硅晶片46'在曝光裝置中的設(shè)置位置。如圖12所示的例子中，普通的晶片設(shè)置位置為表示晶體取向〈110〉的定向平面464處于圖中下側(cè)位置的狀態(tài)。
另外，抗蝕層形成的其它工序(具體而言為第2、8、12、14、17、20及25工序)中，同樣也需要在45。旋轉(zhuǎn)的狀態(tài)下將硅晶片46'置于曝光裝置中。 圖13A是本發(fā)明第3實(shí)施例的探針的制造方法第5工序中使用的光掩膜的平面圖。如圖13A所示，本發(fā)明第3實(shí)施例中，在將用于形成第2抗蝕層47b的圖案(透光部)121從普通的圖案位置實(shí)質(zhì)上旋轉(zhuǎn)45。的狀態(tài)下，將該圖案121形成于光掩膜120上。通過利用所述光掩膜120在硅晶片46'上形成第2抗蝕層47b，利用具有表示晶體取向〈110〉的定向平面464的硅晶片46'，也可以容易地使第2抗蝕層47b的縱向與晶體取向〈100〉 一致。
另外，普通的圖案位置，是指在使梁部42的縱向與硅晶片46'的晶體取向〈110〉實(shí)質(zhì)上一致的情況下，圖案相對(duì)于光掩膜的位置，如圖13A所示的例子中，普通的圖案位置，是指相對(duì)于光掩膜120使圖案121的縱向與圖中的上下方向重合而形成該圖案121的狀態(tài)。 另外，抗蝕層形成的其它工序(具體而言為第2、8、12、14、17、20及25工序)中，同樣也需要使用圖案45。旋轉(zhuǎn)形成的光掩膜。 圖13B是本發(fā)明第4實(shí)施例的探針的制造方法第5工序的S0I晶片從上面觀察的平面圖。如圖13B所示，本發(fā)明第4實(shí)施例中在普通的圖案位置下形成光掩膜，在使光掩膜本身從普通的掩膜狀態(tài)旋轉(zhuǎn)45。的狀態(tài)下，在硅晶片46'上形成第2抗蝕層47b。由此，在利用具有表示晶體取向〈110〉的定向平面464的硅晶片46'的情況下，也可以容易地使第2抗蝕層47b的縱向與晶體取向〈100〉相一致。 另外，普通的掩膜位置，是指在使梁部42的縱向與硅晶片46'的晶體取向〈110〉實(shí)質(zhì)上一致的情況下，光掩膜相對(duì)于硅晶片46'的位置，如圖13B所示的例子中，普通的掩膜位置，是指使第2抗蝕層47b的縱向與圖中的上下方向重合時(shí)形成該第2抗蝕層47b的狀態(tài)。 另外，抗蝕層形成的其它工序(具體而言為第2、8、12、14、17、20及25工序)中，
同樣也需要將光掩膜旋轉(zhuǎn)45。。 如圖14所示，本發(fā)明第1實(shí)施例第6工序中，利用如RIE等方法從S01晶片上面對(duì)第lSi02層46a進(jìn)行蝕刻處理。通過所述蝕刻處理，將第lSi02層46a沒有被第2抗蝕層47b保護(hù)的部分侵蝕掉，第1Si02層46a沿晶體取向〈100〉形成多個(gè)帶狀(參照?qǐng)D15A)。
接下來，如圖15A 15C所示的第7工序中，按照與前述第4工序同樣的要領(lǐng)去除第2抗蝕層47b，如圖16所示的第8工序中，按照與前述第2工序同樣的要領(lǐng)在第2Si02層 46e上形成第3抗蝕層47c 。 接下來，如圖17所示的第9工序中，采用DRIE法(De印Reactivelon Etching) 從SOI晶片46下方對(duì)支承層46d進(jìn)行蝕刻處理。借助該蝕刻處理，將支承層46d上沒有被 第3抗蝕層47c保護(hù)的部分侵蝕掉其厚度的一半。順便說一下，雖然利用如濕蝕刻法等也 能夠?qū)柽M(jìn)行蝕刻處理，但是，由于濕蝕刻不能沿晶體取向〈100〉加工，故不適合用于本實(shí) 施例。 接下來，如圖18所示的第10工序中，按照與前述第4工序同樣的要領(lǐng)去除第3抗 蝕層47c。接下來，如圖19所示的第11工序中，在SOI晶片46的整個(gè)上表面上成膜形成由 鈦及金構(gòu)成的種子層44a。所述種子層44a成膜的具體方法，可以列舉如真空蒸鍍、濺射鍍 膜、氣相沉積等。該種子層44a在形成后面提到的第1布線層44b時(shí)作為供電層發(fā)揮作用。
接下來，如圖20A及圖20B所示的第12工序中，按照上述第2工序同樣的要領(lǐng)在 種子層44a的表面上形成第4抗蝕層47d。如圖20A所示，除了最終形成布線部44的部分 之外，所述第4抗蝕層47d覆蓋整個(gè)種子層44a表面。 接下來，如圖21所示的第13工序中，在種子層44a上沒有被第4抗蝕層47d覆蓋 的部分，通過鍍覆處理形成第1布線層44b。 接下來，如圖22A及圖22B所示的第14工序中，在種子層44a上保留第4抗蝕層 47d的狀態(tài)下，形成第5抗蝕層47e。如圖22A所示，除了第1布線層44b后端側(cè)的一部分 外，所述第5抗蝕層47e覆蓋整個(gè)該第1布線層44b表面。 接下來，如圖23所示的第15工序中，在第1布線層44b表面沒有被抗蝕層47d、 47e覆蓋的部分，通過鍍覆處理形成第2布線層44c。如圖24A及圖24B所示的第16工序 中，按照與第4工序同樣的要領(lǐng)去除抗蝕層47d、47e。 接下來，如圖25A及圖25B所示的第17工序中，除了從第1布線層44b前端部分 到種子層44a表面的范圍，按照與第4工序同樣的要領(lǐng)在SOI晶片46的整個(gè)表面上形成第 6抗蝕層47f 。另外，由于該第6抗蝕層47f是為了在接下來的第18工序中形成第1接點(diǎn) 層45a，為了使第1接點(diǎn)層45a的高度方向上占主要部分，該第17工序中應(yīng)使形成的第6抗 蝕層充分厚。 接下來，如圖26所示的第18工序中，通過對(duì)沒有被第6抗蝕層47f覆蓋的部分鍍 覆處理形成第1接點(diǎn)層45a。如圖26所示，由于第1布線層44b和種子層44a之間形成了 臺(tái)階部分，該Ni鍍層45a形成為曲面狀。接下來，如圖27A及圖27B所示的第19工序中， 按照與第4工序同樣的要領(lǐng)去除第6抗蝕層。 接下來，如圖28A及圖28B所示的第20工序中，在第l接點(diǎn)層47a的周圍空出少許 距離的狀態(tài)下，按照與第2工序同樣的要領(lǐng)在整個(gè)SOI晶片46表面上形成第7抗蝕層47g。
接下來，如圖29所示的第21工序中，在SOI晶片46上表面沒有被第7抗蝕層47g 覆蓋的部分進(jìn)行鍍金處理，形成包住第1接點(diǎn)層45a的第2接點(diǎn)層45b。順便提一下，該第 2接點(diǎn)層45b是為了在下一工序中保護(hù)第1接點(diǎn)層45a免受鍍銠構(gòu)成第3接點(diǎn)層45c的鍍 液侵蝕。 接下來，如圖30所示的第22工序中，在保留第7抗蝕層47g的狀態(tài)下，對(duì)SOI晶 片46上表面沒有被第7抗蝕層47g覆蓋的部分進(jìn)行鍍銠處理，形成包住第2接點(diǎn)層45b的第3接點(diǎn)層45c。隨后，如圖31A及圖31B所示的第23工序中，按照與第4工序同樣的要領(lǐng) 去除第7抗蝕層47g。第3接點(diǎn)層45c不僅有高硬度(如第3接點(diǎn)層由銠構(gòu)成時(shí)，維氏硬度 為Hv800 1000)，還有優(yōu)異的耐蝕性，因此適合用于要求具備長時(shí)穩(wěn)定的接觸電阻及耐磨 性的接點(diǎn)部45表面。 接下來，如圖32所示的第24工序中，通過研磨處理去除在鍍覆處理形成第1布線 層44b時(shí)作為供電層發(fā)揮作用的種子層44a露出在外的部分。所述研磨處理通過在真空室 中用氬離子對(duì)SOI晶片46上表面進(jìn)行撞擊完成。此時(shí)，由于種子層44a比其它層均薄，在 該研磨處理中最先被除去。借助該研磨處理，種子層44a中僅有位于布線部44及接點(diǎn)部45 下方的部分得以保留，其余部分均被除去。 接下來，如圖33A 33C所示的第25工序中，按照與第2工序同樣的要領(lǐng)在第 lSi02層46a上形成多個(gè)帶狀的第8抗蝕層47h。另外，如圖31A所示，本實(shí)施例中各第8抗 蝕層47h的縱向與晶體取向〈100〉均實(shí)質(zhì)上一致。 接下來，如圖34所示的第26工序中，采用DRIE法從SOI晶片46的上方對(duì)活性層 (Si層)46b進(jìn)行蝕刻處理。由于該蝕刻處理，活性層46被侵蝕成多個(gè)帶狀，活性層46的多 個(gè)帶狀的縱向沿晶體取向〈100〉一致(參照?qǐng)D35A)。另外，借助該DRIE處理侵蝕SOI晶片 46時(shí)，BOX層(Si02層)46c作為蝕刻終止層，使蝕刻不能到達(dá)支承層(Si層)46d。
而且，進(jìn)行所述蝕刻處理時(shí)，保證梁部42的粗糙值(》* ^ 口 7°值因蝕刻形成的 側(cè)壁面凹凸不平的粗糙度)在100nm以下，從而在梁部42彈性變形時(shí)，可以防止以側(cè)壁表 面的粗糙部分為起點(diǎn)產(chǎn)生裂痕。 接下來，如圖35A 35C所示的第27工序中，按照與第4工序同樣的要領(lǐng)除去第 8抗蝕層47h。隨后，如圖36所示的第28工序中，在SOI晶片46的整個(gè)上表面上形成聚酰 亞胺膜48。所述聚酰亞胺膜48是利用旋轉(zhuǎn)涂布機(jī)或噴霧涂布機(jī)將聚酰亞胺前體涂布到整 個(gè)SOI晶片46的上表面后，再加熱到20°C以上或使用催化劑使聚酰亞胺前體發(fā)生亞胺化反 應(yīng)而形成的。在下一工序及下下工序中進(jìn)行貫穿蝕刻處理時(shí)，由于蝕刻裝置的工作臺(tái)通過 通孔露出，冷卻液發(fā)生泄漏時(shí)，該聚酰亞胺膜48可以防止工作臺(tái)自身受到因蝕刻導(dǎo)致的破 壞。 接下來，如圖37所示的第29工序中，采用DRIE法從SOI晶片46的下方對(duì)支承層 (Si層)46d進(jìn)行蝕刻處理。在該蝕刻處理中，上述第3工序中保留的第2Si02層46e作為掩 膜材料發(fā)揮作用。另外，該DRIE處理從下方對(duì)S0I晶片46的侵蝕中，B0X層(Si(^層)46c 作為蝕刻終止層，使蝕刻不能到達(dá)活性層(Si層)46b。 接下來，如圖38A及圖38B所示的第30工序中，從S01晶片46的下方對(duì)2層Si02 層46c、46e進(jìn)行蝕刻處理。所述蝕刻處理的具體方法可以舉出RIE法等。如圖38A所示， 借助所述蝕刻處理使梁部42徹底形成指狀(梳齒狀)，本實(shí)施例中，各梁部42的縱向與晶 體取向〈100〉實(shí)質(zhì)上一致。 接下來，如圖39所示的第31工序中，用強(qiáng)堿性剝離液去除不再需要的聚酰亞胺膜 48。另外，本實(shí)施例中，雖然是通過使直接涂布在晶片46上聚酰亞胺前體發(fā)生亞胺化形成 聚酰亞胺膜48，但是其對(duì)本發(fā)明并無特別限定。例如，使用堿溶性膠粘劑將聚酰亞胺薄膜粘 貼到晶片46上形成聚酰亞胺膜48也是可以的。 接下來，如圖40所示的第32工序中，在SOI晶片46的上表面粘貼發(fā)泡剝離膠帶49，以規(guī)定個(gè)數(shù)的梁部42作為一個(gè)單位，沿著梁部42的縱向?qū)OI晶片46進(jìn)行切割。另 外，粘貼發(fā)泡剝離膠帶49是為了在切割時(shí)保護(hù)梁部42免受水壓破壞。
所述發(fā)泡剝離膠帶49是在含PET的基材膠帶的單面涂布UV發(fā)泡性膠粘劑構(gòu)成 的。該發(fā)泡剝離膠帶49在沒有受到紫外線照射時(shí)，通過UV發(fā)泡性膠粘劑粘貼在SOI晶片 46上，經(jīng)過紫外線照射后的UV發(fā)泡性膠粘劑由于發(fā)泡而粘附力下降，可以容易地從SOI晶 片46上剝離。 接下來，如圖41所示的第33工序中，為了可以通過拾取裝置對(duì)切割后的探針40 進(jìn)行處理，在臺(tái)座部41的下表面粘貼UV剝離型膠帶50。 所述UV剝離型膠帶50是在含聚烯烴的基材膠帶的單面涂布UV固化型膠粘劑而 構(gòu)成的。該UV剝離型膠帶50在沒有受到紫外線照射時(shí)，通過UV固化型膠粘劑粘貼在臺(tái)座 部41下表面上，一旦受到紫外線照射，UV固化型膠粘劑就失去了粘附力，可以容易地從臺(tái) 座部41剝離。 接下來，如圖42所示的第34工序中，通過對(duì)發(fā)泡剝離膠帶49進(jìn)行紫外線照射，使 發(fā)泡剝離膠帶49的UV發(fā)泡性膠粘劑發(fā)泡，將發(fā)泡剝離膠帶從探針40上剝離，將探針40從 發(fā)泡剝離膠帶49轉(zhuǎn)至UV剝離型膠帶50。 接下來，沒有在圖中特別說明，在借助拾取裝置保持探針40的狀態(tài)下，通過對(duì)UV 固化型剝離膠帶50進(jìn)行紫外線照射，將該膠帶50從探針40上剝離。然后，拾取裝置將探 針40布置到探針基板30上的指定位置，借助膠粘劑31d將其固定，從而把探針40安裝到 探針基板30上。 此外，以上說明的實(shí)施例是為了容易理解本發(fā)明而非限制本發(fā)明記載于此。因而， 上述實(shí)施例公開的各要素旨在包含本發(fā)明的技術(shù)領(lǐng)域內(nèi)所有設(shè)計(jì)上的變更或等同物。
1權(quán)利要求
一種探針，用于在被測(cè)試電子元件的測(cè)試時(shí)與所述被測(cè)試電子元件的輸入輸出端子接觸以確立所述被測(cè)試電子元件與測(cè)試裝置之間的電連接，其特征在于，所述探針至少具備具有由單晶硅構(gòu)成的Si層的梁部；和沿所述梁部的縱向設(shè)置在所述梁部的一個(gè)主要面上并與所述被測(cè)試電子元件的輸入輸出端子電連接的導(dǎo)電部，所述梁部的縱向與構(gòu)成所述Si層的所述單晶硅的晶體取向<100>實(shí)質(zhì)上一致。
2. 根據(jù)權(quán)利要求1所述的探針，其特征在于，所述探針還具備以懸臂支承方式統(tǒng)一支 承多個(gè)所述梁部的臺(tái)座部。
3. 根據(jù)權(quán)利要求1或2所述的探針，其特征在于，所述導(dǎo)電部具有 沿縱向設(shè)置在所述梁部的所述主要面上的布線部；禾口設(shè)置在所述布線部的頂端并與所述被測(cè)試電子元件的所述輸入輸出端子接觸的接點(diǎn)部。
4. 一種探針卡，其特征在于，具備 權(quán)利要求2或3所述的探針；禾口固定所述探針具有的所述臺(tái)座部的基板。
5. —種探針的制造方法，作為權(quán)利要求1 3任一項(xiàng)所述的探針的制造方法，其特征在 于，在硅晶片表面形成抗蝕層后，通過對(duì)所述硅晶片進(jìn)行蝕刻處理形成所述梁部。
6. 根據(jù)權(quán)利要求5所述的探針的制造方法，其特征在于，所述硅晶片不僅具有面取向 {100}的主要面，還具有表示晶體取向〈100〉的定向平面或凹槽。
7. 根據(jù)權(quán)利要求5所述的探針的制造方法，其特征在于，所述硅晶片不僅具有面取向 {100}的主要面，還具有表示晶體取向〈110〉的定向平面或凹槽，在將所述硅晶片從普通狀態(tài)實(shí)質(zhì)上旋轉(zhuǎn)45°的狀態(tài)下，在所述硅晶片的表面上形成所 述抗蝕層，由此使所述梁部的縱向與所述硅晶片的晶體取向〈100〉實(shí)質(zhì)上一致。
8. 根據(jù)權(quán)利要求7所述的探針的制造方法，其特征在于，所述硅晶片不僅具有面取向 {100}的主要面，還具有表示晶體取向〈110〉的定向平面或凹槽，在將用于形成所述抗蝕層的圖案從普通狀態(tài)實(shí)質(zhì)上旋轉(zhuǎn)45°的狀態(tài)下，在掩膜上形成 所述圖案，利用所述掩膜在所述硅晶片表面形成所述抗蝕層，由此使所述梁部的縱向與所 述硅晶片的晶體取向〈100〉實(shí)質(zhì)上一致。
9. 根據(jù)權(quán)利要求7所述的探針的制造方法，其特征在于，所述硅晶片不僅具有面取向 {100}的主要面，還具有表示晶體取向〈110〉的定向平面或凹槽，在將用于形成所述抗蝕層的掩膜從普通狀態(tài)實(shí)質(zhì)上旋轉(zhuǎn)45°的狀態(tài)下，在所述硅晶片 的表面上形成所述抗蝕層，由此使所述梁部的縱向與所述硅晶片的晶體取向〈100〉實(shí)質(zhì)上 一致。
10. 根據(jù)權(quán)利要求5 9任一項(xiàng)所述的探針的制造方法，其特征在于，在對(duì)所述硅晶片 進(jìn)行蝕亥lj處理時(shí)，采用DRIE(De印Reactive Ion Etching)法。
全文摘要
探針(40)具備具有由單晶硅構(gòu)成的Si層的梁部(42)、沿梁部(42)的縱向設(shè)置在梁部(42)的一個(gè)主要面上的布線部(44)、設(shè)置在布線部(44)的前端部分并與IC器件的輸入輸出端子電連接的接點(diǎn)部(45)、以及以懸臂支承方式統(tǒng)一支承多個(gè)梁部(42)的臺(tái)座部(41)，梁部(42)的縱向與構(gòu)成Si層的單晶硅的晶體取向<100>實(shí)質(zhì)上一致。
文檔編號(hào)G01R1/073GK101720438SQ200780053568
公開日2010年6月2日 申請(qǐng)日期2007年7月3日 優(yōu)先權(quán)日2007年7月3日
發(fā)明者和田晃一 申請(qǐng)人:株式會(huì)社愛德萬測(cè)試