專(zhuān)利名稱(chēng)：高精度電路的內(nèi)建永久性電阻自動(dòng)校準(zhǔn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種髙精度電路的內(nèi)建永久性電阻自動(dòng)校準(zhǔn)方法。
技術(shù)背景普通的電阻在制成后，精度不是很髙，具有較大的偏差值，而在高精度的 芯片電路中，這些偏差值對(duì)芯片的精度影響就顯得較大，因此需要校準(zhǔn)?，F(xiàn)有 技術(shù)中，用于高精度電路的內(nèi)建永久性電阻的校準(zhǔn)方法主要有激光校準(zhǔn)方法、 傳統(tǒng)的電流熔斷內(nèi)部熔斷條技術(shù)和傳統(tǒng)的自我校正方法。然而這些校準(zhǔn)方法分 別具有以下的缺點(diǎn)激光校準(zhǔn)方法成本髙，而且只能在封裝前完成，但是封裝后的芯片參數(shù)有 可能會(huì)發(fā)生變化，這樣校準(zhǔn)就不是十分準(zhǔn)確。傳統(tǒng)的電流熔斷內(nèi)部熔斷條技術(shù)需要在芯片上設(shè)計(jì)大的測(cè)試和燒熔端金 屬接觸點(diǎn)，增加芯片面積和成本，同時(shí)增加測(cè)試設(shè)備復(fù)雜性。傳統(tǒng)的自我校正電路需要在芯片外增加一個(gè)精準(zhǔn)電阻，這將增加應(yīng)用系統(tǒng) 的制造成本和復(fù)雜度，同時(shí)芯片本身也會(huì)浪費(fèi)一個(gè)管腳，這對(duì)小型低管腳數(shù)芯 片無(wú)疑會(huì)增加生產(chǎn)和封裝成本。發(fā)明內(nèi)容本發(fā)明的目的是提供一種髙精度電路的內(nèi)建永久性電阻自動(dòng)校準(zhǔn)方法，采 用自動(dòng)校準(zhǔn)和管腳重用相結(jié)合的技術(shù)，以簡(jiǎn)單和低成本的方式獲得髙精度的電 路，有效降低芯片對(duì)工藝的依賴(lài)，提髙產(chǎn)品質(zhì)量和成品率。本發(fā)明的技術(shù)方案是一種髙精度電路的內(nèi)建永久性電阻自動(dòng)校準(zhǔn)方 法，包括以下步驟(1) 測(cè)試開(kāi)始后，將待測(cè)芯片的PIN腳連接外部精準(zhǔn)電阻，待測(cè)芯片 測(cè)量并保存精準(zhǔn)電阻的測(cè)量值一(2) 得到測(cè)量值一后，待測(cè)芯片將待校準(zhǔn)的電阻串連接入測(cè)量電路， 測(cè)量得到測(cè)量值二；(3) 待測(cè)芯片將測(cè)量值一和測(cè)量值二進(jìn)行自動(dòng)比較，當(dāng)二者的值不相 等時(shí)，自動(dòng)修正電阻串的值，重新測(cè)量得到測(cè)量值二并比較，直到測(cè)量值一 和測(cè)量值二相等；(4) 待測(cè)芯片針對(duì)此時(shí)的電阻串的值來(lái)對(duì)待測(cè)芯片內(nèi)部的熔斷條陣列3進(jìn)行相應(yīng)的熔斷操作，使得自動(dòng)校準(zhǔn)后的電阻串的值永久記憶在熔斷條陣列 中；(5)將精準(zhǔn)電阻從待測(cè)芯片的PIN腳斷開(kāi)，使得PIN腳還可以繼續(xù)連 接其它外部輸入/輸出電路，自動(dòng)校準(zhǔn)完畢。本發(fā)明進(jìn)一步的技術(shù)方案是一種高精度電路的內(nèi)建永久性電阻自動(dòng)校 準(zhǔn)方法，包括以下步驟(1) 測(cè)試開(kāi)始后，將待測(cè)芯片的PIN腳連接外部精準(zhǔn)電阻，待測(cè)芯片 測(cè)量并保存精準(zhǔn)電阻的測(cè)量值一；(2) 得到測(cè)量值一后，待測(cè)芯片將待校準(zhǔn)的電阻串連接入測(cè)量電路， 測(cè)量得到測(cè)量值二；(3) 待測(cè)芯片將測(cè)量值一和測(cè)量值二進(jìn)行自動(dòng)比較，當(dāng)二者的值不相 等時(shí)，自動(dòng)修正電阻串的值，重新測(cè)量得到測(cè)量值二并比較，直到測(cè)量值一 和測(cè)量值二相等；(4) 待測(cè)芯片針對(duì)此時(shí)的電阻串的值來(lái)對(duì)待測(cè)芯片內(nèi)部的熔斷條陣列 進(jìn)行相應(yīng)的熔斷操作，使得自動(dòng)校準(zhǔn)后的電阻串的值永久記憶在熔斷條陣列 中；(5) 將精準(zhǔn)電阻從待測(cè)芯片的PIN腳斷開(kāi)，使得PIN腳還可以繼續(xù)連 接其它外部輸入/輸出電路，自動(dòng)校準(zhǔn)完畢。所述PIN腳在待測(cè)芯片內(nèi)部連接有一開(kāi)關(guān)，所述開(kāi)關(guān)在進(jìn)行電阻串自 動(dòng)校準(zhǔn)時(shí)與自動(dòng)校準(zhǔn)電路連通，自動(dòng)校準(zhǔn)后開(kāi)關(guān)與內(nèi)部輸入/輸出電路連通。所述測(cè)量值一為待測(cè)芯片內(nèi)部的恒流源連接到精準(zhǔn)電阻后PIN腳上的 電壓值，其被采樣并保持；所述測(cè)量值二為所述恒流源連接到電阻串后電阻 串的電壓值。本發(fā)明優(yōu)點(diǎn)是1. 采用本發(fā)明，可以避免傳統(tǒng)技術(shù)中的髙成本和高復(fù)雜度的缺陷，以簡(jiǎn) 單和低成本的方式獲得高精度的電路，有效降低芯片對(duì)工藝的依賴(lài)，提髙產(chǎn)品 質(zhì)量和成品率。2. 本發(fā)明獨(dú)特的自動(dòng)校準(zhǔn)和管腳重用相結(jié)合的技術(shù)保證了對(duì)用戶(hù)的透明 性，簡(jiǎn)化了用戶(hù)設(shè)計(jì)的要求。3. 本發(fā)明所使用的精準(zhǔn)電阻為外部電阻，在測(cè)試時(shí)對(duì)每個(gè)芯片使用一次并可連續(xù)使用于不同批次的晶圓，保證了產(chǎn)品性能的一致性。4.由于測(cè)試中的精準(zhǔn)電阻可以采用不同的阻值，該方法有很大的靈活性，可以在封裝測(cè)試時(shí)將同一個(gè)設(shè)計(jì)校準(zhǔn)成適應(yīng)于不同工作范圍的產(chǎn)品，從而豐富了產(chǎn)品的系列化種類(lèi)和應(yīng)用范圍。


圖1為本發(fā)明的流程圖；圖2為本發(fā)明實(shí)施例的系統(tǒng)框圖。
具體實(shí)施方式
下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述 實(shí)施例如圖1所示，一種高精度電路的內(nèi)建永久性電阻自動(dòng)校準(zhǔn)方法， 包括以下步驟(1) 測(cè)試開(kāi)始后，將待測(cè)芯片的PIN腳連接外部精準(zhǔn)電阻，待測(cè)芯片 測(cè)量并保存精準(zhǔn)電阻的測(cè)量值一；(2) 得到測(cè)量值一后，待測(cè)芯片將待校準(zhǔn)的電阻串連接入測(cè)量電路， 測(cè)量得到測(cè)量值二；(3) 待測(cè)芯片將測(cè)量值一和測(cè)量值二進(jìn)行自動(dòng)比較，當(dāng)二者的值不相 等時(shí)，自動(dòng)修正電阻串的值，重新測(cè)量得到測(cè)量值二并比較，直到測(cè)量值一 和測(cè)量值二相等；(4) 待測(cè)芯片針對(duì)此時(shí)的電阻串的值來(lái)對(duì)待測(cè)芯片內(nèi)部的熔斷條陣列 進(jìn)行相應(yīng)的熔斷操作，使得自動(dòng)校準(zhǔn)后的電阻串的值永久記憶在熔斷條陣列 中；(5) 將精準(zhǔn)電阻從待測(cè)芯片的PIN腳斷開(kāi)，使得PIN腳還可以繼續(xù)連 接其它外部輸入/輸出電路，自動(dòng)校準(zhǔn)完畢。所述PIN腳在待測(cè)芯片內(nèi)部連接有一開(kāi)關(guān)，所述開(kāi)關(guān)在進(jìn)行電阻串自 動(dòng)校準(zhǔn)時(shí)與自動(dòng)校準(zhǔn)電路連通，自動(dòng)校準(zhǔn)后開(kāi)關(guān)與內(nèi)部輸入/輸出電路連通。 這樣PIN腳就可以重復(fù)使用，避免為了電阻校準(zhǔn)而浪費(fèi)一個(gè)管腳，增加芯片 的生產(chǎn)和封裝成本。所述測(cè)量值一為待測(cè)芯片內(nèi)部的恒流源連接到精準(zhǔn)電阻后PIN腳上的 電壓值，其被采樣并保持；所述測(cè)量值二為所述恒流源連接到電阻串后電阻 串的電壓值。本發(fā)明自動(dòng)校準(zhǔn)的電路在芯片封裝后測(cè)試時(shí)啟動(dòng)工作一次，將芯片內(nèi)部 電阻進(jìn)行一次性校準(zhǔn)，將校準(zhǔn)數(shù)據(jù)永久存儲(chǔ)在芯片內(nèi)，以達(dá)到減少工藝穩(wěn)定 度對(duì)電路精準(zhǔn)的影響。如圖2所示為本發(fā)明一實(shí)施例的系統(tǒng)框圖，其工作原理如下1) 封裝好的待測(cè)芯片被置于測(cè)試環(huán)境中，加電后芯片外部的開(kāi)關(guān) SWjxt將一個(gè)精準(zhǔn)的電阻Rcal接到管腳PIN上。2) 由邏輯控制芯片發(fā)出的BurnjiKN:0信號(hào)控制熔斷控制降列的工作 與否，加電時(shí)Burn一iiKN:(^必須設(shè)計(jì)為其輸出不產(chǎn)生任何熔斷信號(hào)。3) 通過(guò)其他正常的數(shù)據(jù)通訊管腳輸入邏輯時(shí)序，產(chǎn)生一個(gè)Trim_Start 的邏輯信號(hào)，其極性可以任意，在不失通用性的情況下，為了說(shuō)明工作原理， 本流程假設(shè)該Trim—start信號(hào)從邏輯0升為邏輯1。 同時(shí)設(shè)讀取邏輯信號(hào) read=0，鎖存latch=0, PIN腳連接于芯片內(nèi)部的開(kāi)關(guān)SW0=1,這樣將內(nèi)部 的正常工作電路內(nèi)部I/O從PIN斷開(kāi)，而自動(dòng)校準(zhǔn)電路與PIN連接。4) 當(dāng)Trimjtart信號(hào)從邏輯0升為邏輯1時(shí)邏輯控制電路開(kāi)始工作， 首先將開(kāi)關(guān)SW1設(shè)為SW1 = 1，這樣將內(nèi)部的恒流源Isoiirce接到外部的精 準(zhǔn)電阻Real上。5) 邏輯控制芯片輸出采樣sample信號(hào)為邏輯1,控制連接在比較器一 個(gè)輸入端的采樣裝置對(duì)PIN上的電壓進(jìn)行采樣。延時(shí)Tsample后將采樣電路 關(guān)閉，PIN上的電壓將被保持在比較器的相應(yīng)輸入端上。6) 邏輯控制芯片設(shè)reSet=0，同時(shí)將電阻串控制信號(hào)ctrKN:O設(shè)為邏 輯最大值或最小值(相應(yīng)的需要校準(zhǔn)的電阻串也為最大值或最小值)。7) 將SW1設(shè)成SW1=0，將恒流源與電阻串連接，把電阻串的電壓值 輸入到比較器的另一個(gè)輸入端。8) 電阻串的電壓值和精準(zhǔn)電阻Real的電壓值在比較器中比較，延時(shí) Tcomp后記憶此時(shí)的比較器輸出信號(hào)comp,該輸出信號(hào)comp被反饋到邏 輯控制芯片中。9) 邏輯控制芯片輸出的sweep—Ctrl信號(hào)上發(fā)送一個(gè)脈沖，導(dǎo)致 ctrKN:O信號(hào)遞增(如果初始值為最小)或遞減(如果初始值為最大)。10) 延時(shí)Tcomp后，比較comp信號(hào)有無(wú)發(fā)生邏輯翻轉(zhuǎn)，如無(wú)邏輯翻轉(zhuǎn) 則回到步驟8)。11) 當(dāng)comp信號(hào)發(fā)生邏輯翻轉(zhuǎn)時(shí)將CtrKN:O信號(hào)讀入，并設(shè) BuriiJiKN:0XtrKN:O，對(duì)熔斷控制陣列發(fā)出熔斷信號(hào)，開(kāi)始熔斷熔斷條 陣列。12) 延時(shí)Tburn后，將Burn一iiKN:(^重置為非熔斷信號(hào)，此時(shí)Ctrl<N:0> 信號(hào)被記憶在熔斷條陣列中，校準(zhǔn)完畢。13) 待測(cè)芯片外部重新斷電后再加電，設(shè)外部開(kāi)關(guān)SW_ext=l，即將 PIN接到外部I/0,待測(cè)芯片內(nèi)部開(kāi)關(guān)SW0設(shè)為SW0=0,將PIN重新接到 內(nèi)部I/O。14) 通過(guò)其他正常的數(shù)據(jù)通訊管腳輸入邏輯時(shí)序讓待測(cè)芯片進(jìn)入正常工 作狀態(tài)。15) 待測(cè)芯片內(nèi)部主要邏輯控制電路保持Trim_Start=0，通過(guò)設(shè) read=0->l，然后Iatch=0->1，將熔斷條陣列中的數(shù)據(jù)讀出并控制內(nèi)部電阻 的精度。16) 開(kāi)始并完成正常的測(cè)試程序。 本發(fā)明采用自動(dòng)校準(zhǔn)和管腳重用相結(jié)合的技術(shù)，以簡(jiǎn)單和低成本的方式獲得髙精度的電路，有效降低芯片對(duì)工藝的依賴(lài)，提髙產(chǎn)品質(zhì)量和成品率，簡(jiǎn)化 了用戶(hù)設(shè)計(jì)的要求，保證了產(chǎn)品性能的一致性，豐富了產(chǎn)品的系列化種類(lèi)和應(yīng) 用范圍。
權(quán)利要求
1.一種高精度電路的內(nèi)建永久性電阻自動(dòng)校準(zhǔn)方法，其特征在于包括以下步驟(1)測(cè)試開(kāi)始后，將待測(cè)芯片的PIN腳連接外部精準(zhǔn)電阻，待測(cè)芯片測(cè)量并保存精準(zhǔn)電阻的測(cè)量值一；(2)得到測(cè)量值一后，待測(cè)芯片將待校準(zhǔn)的電阻串連接入測(cè)量電路，測(cè)量得到測(cè)量值二；(3)待測(cè)芯片將測(cè)量值一和測(cè)量值二進(jìn)行自動(dòng)比較，當(dāng)二者的值不相等時(shí)，自動(dòng)修正電阻串的值，重新測(cè)量得到測(cè)量值二并比較，直到測(cè)量值一和測(cè)量值二相等；(4)待測(cè)芯片針對(duì)此時(shí)的電阻串的值來(lái)對(duì)待測(cè)芯片內(nèi)部的熔斷條陣列進(jìn)行相應(yīng)的熔斷操作，使得自動(dòng)校準(zhǔn)后的電阻串的值永久記憶在熔斷條陣列中；(5)將精準(zhǔn)電阻從待測(cè)芯片的PIN腳斷開(kāi)，使得PIN腳還可以繼續(xù)連接其它外部輸入/輸出電路，自動(dòng)校準(zhǔn)完畢。
2. 根據(jù)權(quán)利要求1所述的高精度電路的內(nèi)建永久性電阻自動(dòng)校準(zhǔn)方法， 其特征在于所述PIN腳在待測(cè)芯片內(nèi)部連接有一開(kāi)關(guān)，所述開(kāi)關(guān)在進(jìn)行電 阻串自動(dòng)校準(zhǔn)時(shí)與自動(dòng)校準(zhǔn)電路連通，自動(dòng)校準(zhǔn)后開(kāi)關(guān)與內(nèi)部輸入/輸出電 路連通。
3. 根據(jù)權(quán)利要求1所述的高精度電路的內(nèi)建永久性電阻自動(dòng)校準(zhǔn)方法， 其特征在于所述測(cè)量值一為待測(cè)芯片內(nèi)部的恒流源連接到精準(zhǔn)電阻后PIN 腳上的電壓值，其被采樣并保持；所述測(cè)量值二為所述恒流源連接到電阻串 后電阻串的電壓值。
全文摘要
本發(fā)明公開(kāi)了一種高精度電路的內(nèi)建永久性電阻自動(dòng)校準(zhǔn)方法，利用外部精準(zhǔn)電阻對(duì)內(nèi)部電阻串進(jìn)行自我校準(zhǔn)，并將校準(zhǔn)后的數(shù)據(jù)一次性燒條記憶在熔斷條陣列中，芯片再進(jìn)行其它測(cè)試或應(yīng)用時(shí)，可將熔斷條陣列中的數(shù)據(jù)讀出并控制內(nèi)部電阻的精度。本發(fā)明采用自動(dòng)校準(zhǔn)和管腳重用相結(jié)合的技術(shù)，以簡(jiǎn)單和低成本的方式獲得高精度的電路，有效降低芯片對(duì)工藝的依賴(lài)，提高產(chǎn)品質(zhì)量和成品率，簡(jiǎn)化了用戶(hù)設(shè)計(jì)的要求，保證了產(chǎn)品性能的一致性，豐富了產(chǎn)品的系列化種類(lèi)和應(yīng)用范圍。
文檔編號(hào)G01R27/02GK101251557SQ20081002005
公開(kāi)日2008年8月27日 申請(qǐng)日期2008年3月21日 優(yōu)先權(quán)日2008年3月21日
發(fā)明者何徳軍, 周之栩, 凡 李, 陟 牟 申請(qǐng)人:蘇州長(zhǎng)新微電子有限公司