專利名稱：一種半導(dǎo)體集成電路裝置及其可靠性測試裝置和測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，特別是涉及高可靠半導(dǎo)體集成電路 設(shè)計(jì)領(lǐng)域及半導(dǎo)體集成電路測試領(lǐng)域，更具體地說，本發(fā)明涉及一種高可靠的 半導(dǎo)體集成電路裝置及其可靠性測試裝置和測試方法。
背景技術(shù)：
在半導(dǎo)體集成電路芯片的設(shè)計(jì)領(lǐng)域，隨著目前集成電路規(guī)模日益擴(kuò)大，單
一集成電路上所容納的晶體管數(shù)量越來越多，甚至處理器核、存儲(chǔ)器、D S P 核等功能模塊也被集成到單一芯片中形成SOC (System on Chip，片上系統(tǒng))。 這使得集成電路的復(fù)雜度日益增加。而按照容錯(cuò)領(lǐng)域的基本觀點(diǎn)，越復(fù)雜的系 統(tǒng)可靠性越低。另一方面，集成電路的特征尺寸呈現(xiàn)遞減趨勢，這導(dǎo)致了電遷 移、柵氧化層擊穿等失效情況發(fā)生的概率增加，從而引起永久故障；同時(shí)具有 小特征尺寸的集成電路也更易于受到高能粒子射線等的影響，出現(xiàn)單粒子效 應(yīng)，形成包括"軟錯(cuò)"在內(nèi)的多種故障。
上述原因使得可靠性成為集成電路設(shè)計(jì)中必須解決的問題。 三模冗余的方法是常用的提高集成電路可靠性的方法，尤其是觸發(fā)器等存 儲(chǔ)節(jié)點(diǎn)，三模冗余和表決的方法可以非常有效的提高集成電路芯片的可靠性。 但是由于三模冗余對錯(cuò)誤的容忍，使得冗余邏輯的故障無法被篩出，于是在一 定程度上降低了系統(tǒng)的可靠性。
在半導(dǎo)體集成電路芯片的測試領(lǐng)域，半導(dǎo)體集成電路可測性也隨著集成電 路的復(fù)雜度增加變得越來越困難，僅采用功能向量的覆蓋很難篩選出芯片中的 故障，冗余邏輯中的故障更是無法檢測。在測試領(lǐng)域，插入掃描鏈進(jìn)行測試的 方法被業(yè)界廣泛采用。其方法是用掃描觸發(fā)器替代常規(guī)觸發(fā)器，掃描觸發(fā)器 連在一個(gè)或幾個(gè)掃描鏈中，用特定工具生成掃描數(shù)據(jù)(也稱掃描向量)，用 掃描時(shí)鐘把掃描數(shù)據(jù)傳遞到每個(gè)掃描觸發(fā)器上。然后觀測掃描輸出結(jié)果并與 預(yù)期結(jié)果進(jìn)行比較，從而發(fā)現(xiàn)故障?？梢允褂霉ぞ呱啥喾N掃描數(shù)據(jù)，從而盡量覆蓋更多可能的錯(cuò)誤。
但用掃描觸發(fā)器換掉常規(guī)觸發(fā)器的開銷是非常大的。在采用掃描設(shè)計(jì)的電
路中，掃描單元和其控制電路會(huì)占到芯片總面積的30%。即使是在存儲(chǔ)部件占
多數(shù)面積的微處理器芯片中，掃描單元和其控制電路所占的硅片面積相對于組 合邏輯電路來說仍然是很大的。而且常用的掃描測試方法無法測試冗余邏輯中 的錯(cuò)誤。
三模冗余的做法已經(jīng)極大的提高了集成電路中存儲(chǔ)節(jié)點(diǎn)的數(shù)量，從而顯著 的增大了芯片面積。如果把三模冗余的觸發(fā)器全部替換為掃描觸發(fā)器，芯片面 積會(huì)更大，芯片面積的增大更會(huì)帶來其可靠性的降低。

發(fā)明內(nèi)容
本發(fā)明的 目的在于提供一種半導(dǎo)體集成電路裝置及其可靠性裝置和測試 方法，其在實(shí)現(xiàn)三模冗余的同時(shí)實(shí)現(xiàn)了掃描觸發(fā)器的功能，節(jié)省芯片面積，并 提高半導(dǎo)體集成電路芯片的可靠性。
一種半導(dǎo)體集成電路裝置，包括至少一可靠性測試裝置，所述可靠性測試
裝置包括一個(gè)二選一電路模塊、三個(gè)觸發(fā)器、以及一個(gè)表決器；
所述二選一電路模塊的輸出端分別連接到所述三個(gè)觸發(fā)器的數(shù)據(jù)輸入端；
所述三個(gè)觸發(fā)器的輸出端分別連接到所述表決器的三個(gè)輸入端；
所述三個(gè)觸發(fā)器的時(shí)鐘端不連接，它們分別由三個(gè)半導(dǎo)體集成電路的時(shí)鐘
樹驅(qū)動(dòng)。
所述時(shí)鐘樹為半導(dǎo)體集成電路的時(shí)鐘樹CKO、 CK1、 CK2。 所述表決器是一種三輸入表決電路裝置。
所述三個(gè)時(shí)鐘樹由半導(dǎo)體集成電路裝置的一個(gè)管腳輸入一個(gè)時(shí)鐘，然后在 該時(shí)鐘樹的起始點(diǎn)進(jìn)行分叉和控制。
所述三個(gè)時(shí)鐘樹由半導(dǎo)體集成電路裝置的多個(gè)管腳輸入，單獨(dú)控制每一個(gè) 時(shí)鐘的開啟、關(guān)閉和與其他時(shí)鐘的連接。
所述的集成電路裝置，還包括至少一掃描鏈，所述掃描鏈把每一級(jí)可靠性 測試裝置的數(shù)據(jù)輸出跟下一級(jí)可靠性測試裝置的掃描數(shù)據(jù)輸入鏈接起來。
所述半導(dǎo)體集成電路裝置是半導(dǎo)體數(shù)字集成電路。
為實(shí)現(xiàn)本發(fā)明目的還提供一種半導(dǎo)體集成電路裝置的可靠性測試裝置，包括一個(gè)二選一電路模塊、三個(gè)觸發(fā)器、以及一個(gè)表決器；
所述二選一電路模塊的輸出端分別連接到所述三個(gè)觸發(fā)器的數(shù)據(jù)輸入端； 所述三個(gè)觸發(fā)器的輸出端分別連接到所述表決器的三個(gè)輸入端； 所述三個(gè)觸發(fā)器的時(shí)鐘端不連接，它們分別由三個(gè)半導(dǎo)體集成電路的時(shí)鐘
樹驅(qū)動(dòng)。
為實(shí)現(xiàn)本發(fā)明目的更提供一種半導(dǎo)體集成電路裝置的可靠性測試方法，包 括如下步驟
步驟A，控制半導(dǎo)體集成電路的三個(gè)時(shí)鐘樹開啟和關(guān)閉狀態(tài)，通過半導(dǎo)體
集成電路的掃描鏈，給可靠性裝置的觸發(fā)器賦初值；
步驟B，關(guān)閉部分時(shí)鐘，開啟并連接剩下的時(shí)鐘，進(jìn)行掃描測試。 步驟C，重復(fù)歩驟A到步驟B的操作，直到完成測試組合，測試出半導(dǎo)
體集成電路中的故障。
所述步驟A中，所述給觸發(fā)器賦初值，包括如下歩驟
在掃描狀態(tài)下，把半導(dǎo)體集成電路的三個(gè)時(shí)鐘樹全部開啟并連接，在掃描
鏈輸入端置常值"0"并掃描足夠長時(shí)間，從而給所有的觸發(fā)器賦初值"0"。 所述步驟B中，進(jìn)行掃描測試，包括如下步驟
關(guān)閉時(shí)鐘CK0，開啟并連接時(shí)鐘CK1和CK2，進(jìn)行掃描測試。
所述步驟A中，所述給觸發(fā)器賦初值，包括如下步驟
在掃描狀態(tài)下，先把所有觸發(fā)器賦初值"0"，然后關(guān)掉CK0，在掃描鏈
輸入端置常值"1"并掃描足夠長時(shí)間，最終的結(jié)果是CKO對應(yīng)的觸發(fā)器初值
為"0"，其他觸發(fā)器的初值為"1"。
所述步驟B中，進(jìn)行掃描測試，包括如下步驟 關(guān)閉時(shí)鐘CK0和CK1，開啟時(shí)鐘CK2，進(jìn)行掃描測試。 所述步驟C中，測試出半導(dǎo)體集成電路中的故障，包括如下步驟 如果所有測試組合的測試結(jié)果都一致，則充分說明芯片中不存在故障； 如果有任一或幾種組合下的測試結(jié)果不一致，說明存在故障。 本發(fā)明的有益效果是本發(fā)明的半導(dǎo)體集成電路的可靠性裝置及測試方
法，以較小面積開銷實(shí)現(xiàn)了對三模冗余可靠性加固的半導(dǎo)體集成電路的掃描測
試，解決了通常掃描測試中無法檢測冗余邏輯錯(cuò)誤的問題。從而達(dá)到提高半導(dǎo)
體集成電路芯片可靠性的目的。


圖1是本發(fā)明的半導(dǎo)體集成電路裝置的可靠性測試裝置電路圖； 圖2是本發(fā)明的測試方法的工作流程圖。
具體實(shí)施例方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí) 施例，對本發(fā)明的一種半導(dǎo)體集成電路裝置及其可靠性測試裝置和測試方法進(jìn) 行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明， 并不用于限定本發(fā)明。
本發(fā)明的半導(dǎo)體集成電路裝置及其可靠性測試裝置和測試方法，以較小的 面積代價(jià)，在提高存儲(chǔ)節(jié)點(diǎn)可靠性的同時(shí)，通過對時(shí)鐘的分別控制，使冗余邏 輯內(nèi)的故障可以被檢測出來，從而保證了半導(dǎo)體集成電路的可靠性。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種半導(dǎo)體集成電路裝置，包括掃描鏈， 其還包括至少一可靠性測試裝置，如圖1所示的，該可靠性測試裝置包括一個(gè) 二選一電路模塊ll，三個(gè)觸發(fā)器12、 13和14，以及一個(gè)表決器15。
半導(dǎo)體集成電路裝置中包括掃描鏈，掃描鏈把每一級(jí)可靠性測試裝置的數(shù) 據(jù)輸出跟下一級(jí)可靠性測試裝置的掃描數(shù)據(jù)輸入鏈接起來。
二選一電路模塊11的輸出端分別連接到三個(gè)觸發(fā)器12、 13和14的數(shù)據(jù) 輸入端；
三個(gè)觸發(fā)器12、 13和14的輸出端分別連接到表決器15的三個(gè)輸入端； 三個(gè)觸發(fā)器12、 13和14的時(shí)鐘端不連接，它們分別由三個(gè)半導(dǎo)體集成電 路的時(shí)鐘樹CK0、 CK1和CK2驅(qū)動(dòng)；
所述二選一電路模塊、觸發(fā)器和表決器都為集成電路設(shè)計(jì)領(lǐng)域中典型的電路。
二選一電路模塊是現(xiàn)有的可靠性測試電路中常用的電路模塊，用于在掃描 狀態(tài)下，其數(shù)據(jù)輸出是來自掃描數(shù)據(jù)輸入端；以及在正常工作狀態(tài)下，其輸出 來自數(shù)據(jù)輸入端。即二選一 電路模塊的作用是選擇集成電路裝置是在可靠性測 試狀態(tài)下工作還是在正常工作狀態(tài)下工作。
所述表決器可以是任何一種三輸入表決電路裝置。表決器的作用源于三模冗余的概念，所謂三模冗余就是說一個(gè)數(shù)據(jù)存儲(chǔ)在 三個(gè)位置，如果某一位置的數(shù)據(jù)因?yàn)槟撤N原因錯(cuò)了，那么因?yàn)橛斜頉Q器的存在， 輸出的時(shí)候這三個(gè)位置的數(shù)據(jù)經(jīng)過表決，可以最終給出正確的數(shù)據(jù)(兩個(gè)正確 的VS—個(gè)錯(cuò)誤的二正確的結(jié)果)。
作為一種可實(shí)施方式，所述三個(gè)時(shí)鐘樹CK1、 CK2、 CK3可以由半導(dǎo)體 集成電路芯片裝置的一個(gè)管腳輸入一個(gè)時(shí)鐘，然后在該時(shí)鐘樹的起始點(diǎn)進(jìn)行分 叉和控制。
作為另一種可實(shí)施方式，所述三個(gè)時(shí)鐘樹CK1、 CK2、 CK3可以由其他 方法生成，由多個(gè)管腳輸入，可以單獨(dú)控制每一個(gè)時(shí)鐘的開啟、關(guān)閉以及它與 其他時(shí)鐘的連接。
所述可靠性測試裝置，在正常工作時(shí)是三模冗余的存儲(chǔ)電路，起到觸發(fā)器 的作用。
所述可靠性測試裝置，在掃描狀態(tài)下可以通過分別控制三個(gè)時(shí)鐘樹端，實(shí) 現(xiàn)對流水級(jí)間組合電路的掃描測試以及冗余邏輯自身的測試。
所述半導(dǎo)體集成電路裝置可以是各種功能及類型的半導(dǎo)體數(shù)字集成電路。
本發(fā)明還提供一種半導(dǎo)體集成電路可靠性測試方法，下面結(jié)合圖2對本發(fā) 明的半導(dǎo)體集成電路可靠性測試方法工作過程進(jìn)行詳細(xì)描述。該方法包括下列 步驟
歩驟S100，控制半導(dǎo)體集成電路三個(gè)時(shí)鐘樹開啟和關(guān)閉狀態(tài)，通過半導(dǎo) 體集成電路的掃描鏈，在掃描狀態(tài)下給可靠性測試裝置的觸發(fā)器賦初值；
作為一種可以實(shí)施的方式(方式M)，可以在掃描狀態(tài)下(即"掃描使 能"為高)，把半導(dǎo)體集成電路的三個(gè)時(shí)鐘樹全部開啟并連接，在掃描鏈輸入 端置常值"0"并掃描足夠長時(shí)間，從而給所有的觸發(fā)器賦初值"0"。
作為另一種可以實(shí)施的方式(方式N)，也可以在掃描狀態(tài)下(即"掃描 使能"為高)，先把所有觸發(fā)器賦初值"0"，然后關(guān)掉CK0，在掃描鏈輸入 端置常值"1"并掃描足夠長時(shí)間，最終的結(jié)果是觸發(fā)器12初值為"0"，觸 發(fā)器13和14的初值為"1"。
半導(dǎo)體集成電路的三個(gè)時(shí)鐘的開啟、關(guān)閉和連接，為現(xiàn)有的集成電路設(shè)計(jì) 技術(shù)，因而在本發(fā)明中不再一一詳細(xì)描述。步驟S200，關(guān)閉部分時(shí)鐘，開啟并連接剩下的時(shí)鐘，進(jìn)行掃描測試；
如果歩驟S100中采用方式M進(jìn)行賦初值，則口J以關(guān)閉時(shí)鐘CKO，開啟并 連接時(shí)鐘CK1和CK2，采用普通的掃描測試方法進(jìn)行掃描測試。
如果步驟S100中采用方式N迸行賦初值，則可以關(guān)閉時(shí)鐘CKO和CK1， 開啟時(shí)鐘CK2，采用普通的掃描測試方法進(jìn)行掃描測試。
普通的掃描測試方法，為業(yè)界現(xiàn)有的集成電路掃描測試方法，因而在本發(fā) 明中不再詳細(xì)描述。
步驟300，重復(fù)歩驟S100到歩驟S200的操作，直到完成測試組合，測試 出半導(dǎo)體集成電路中的故障。
如果所有測試組合的測試結(jié)果都一致，則充分說明芯片中不存在故障；
如果有任一或幾種組合下的測試結(jié)果不一致，至少說明存在故障，具體故 障的定位需要更多的掃描測試向量。
掃描測試向量的生成是普通的掃描測試方法的一部分，為業(yè)界現(xiàn)有的集成 電路掃描測試向量生成方法，因而在本發(fā)明中不再詳細(xì)描述。
在本發(fā)明實(shí)施例中，完整測試組合可以是如下組合
0"，關(guān)閉CKO，開啟并連接CK1和CK2
0"，關(guān)閉CK1，開啟并連接CK0和CK2
0"，關(guān)閉CK2，開啟并連接CK0和CK1
1"，關(guān)閉CKO，開啟并連接CK1和CK2
1"，關(guān)閉CK1，開啟并連接CK0和CK2
1"，關(guān)閉CK2，開啟并連接CK0和CK1 測試；
作為另外一種實(shí)施方式，完整測試組合也可以是如下組合
觸發(fā)器11賦初值"0" ， 12賦初值"1"，關(guān)閉CKO和CK1，開啟CK2
觸發(fā)器ll、 12和13賦初值" 測試；
觸發(fā)器11、 12和13賦初值" 測試；
觸發(fā)器11、 12和13賦初值" 測試；
觸發(fā)器11、 12和13賦初值" 測試；
觸發(fā)器11、 12和13賦初值" 觸發(fā)器11、 12和13賦初值"觸發(fā)器11賦初值"1"，12賦初值"0"，關(guān)閉CK0和CK1，開啟CK2
觸發(fā)器11賦初值 、加l W13賦初值"i "，關(guān)閉CK0禾口 CK2，開啟CK1
側(cè)諷； 觸發(fā)器11賦初值"i "13賦初值"0"，關(guān)閉CK0禾卩CK2，開啟CK1
觸發(fā)器12賦初值"0"13賦初值"1 "，關(guān)閉CK1禾卩CK2，開啟CK0
測試；
觸發(fā)器12賦初值"1 "13賦初值"0"，關(guān)閉CK1禾卩CK2，開啟CK0
測試；
本發(fā)明的半導(dǎo)體集成電路裝置及其可靠性測試裝置和測試方法，以較小的 面積代價(jià)，在提高存儲(chǔ)節(jié)點(diǎn)可靠性的同時(shí)，通過對時(shí)鐘的分別控制，使冗余邏 輯內(nèi)的故障可以被檢測出來，從而保證了半導(dǎo)體集成電路的可靠性。采用本發(fā) 明的半導(dǎo)體集成電路可以以簡單的數(shù)字邏輯電路和較小的代價(jià)實(shí)現(xiàn)系統(tǒng)的高 可靠性和高可測性。
本發(fā)明的半導(dǎo)體集成電路可靠性測試方法，實(shí)現(xiàn)簡單，對可靠性的加固只 需采用一般的數(shù)字邏輯電路即可完成，簡單易用。
通過以上結(jié)合附圖對本發(fā)明具體實(shí)施例的描述，本發(fā)明的其它方面及特征 對本領(lǐng)域的技術(shù)人員而言是顯而易見的。
以上對本發(fā)明的具體實(shí)施例進(jìn)行了描述和說明，這些實(shí)施例應(yīng)被認(rèn)為其只 是示例性的，并不用于對本發(fā)明進(jìn)行限制，本發(fā)明應(yīng)根據(jù)所附的權(quán)利要求進(jìn)行 解釋。
權(quán)利要求
1、一種半導(dǎo)體集成電路裝置，其特征在于，包括至少一可靠性測試裝置，所述可靠性測試裝置包括一個(gè)二選一電路模塊、三個(gè)觸發(fā)器、以及一個(gè)表決器；所述二選一電路模塊的輸出端分別連接到所述三個(gè)觸發(fā)器的數(shù)據(jù)輸入端；所述三個(gè)觸發(fā)器的輸出端分別連接到所述表決器的三個(gè)輸入端；所述三個(gè)觸發(fā)器的時(shí)鐘端不連接，它們分別由三個(gè)半導(dǎo)體集成電路的時(shí)鐘樹驅(qū)動(dòng)。
2、 根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，所述時(shí)鐘樹為半 導(dǎo)體集成電路的時(shí)鐘樹CKO、 CK1、 CK2。
3、 根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于，所述表決器是一 種三輸入表決電路裝置。
4、 根據(jù)權(quán)利要求1至3任一項(xiàng)所述的集成電路裝置，其特征在于，所述 三個(gè)時(shí)鐘樹由半導(dǎo)體集成電路裝置的一個(gè)管腳輸入一個(gè)時(shí)鐘，然后在所述時(shí)鐘 樹的起始點(diǎn)進(jìn)行分叉和控制。
5、 根據(jù)權(quán)利要求1至3任一項(xiàng)所述的集成電路裝置，其特征在于，所述 三個(gè)時(shí)鐘樹由半導(dǎo)體集成電路裝置的多個(gè)管腳輸入，單獨(dú)控制每一個(gè)時(shí)鐘的開 啟、關(guān)閉和與其他時(shí)鐘的連接。
6、 根據(jù)權(quán)利要求1至3任一項(xiàng)所述的集成電路裝置，其特征在于，還包 括至少一掃描鏈，所述掃描鏈把每一級(jí)可靠性測試裝置的數(shù)據(jù)輸出跟下一級(jí)可 靠性測試裝置的掃描數(shù)據(jù)輸入鏈接起來。
7、 根據(jù)權(quán)利要求6所述的集成電路裝置，其特征在于，所述半導(dǎo)體集成 電路裝置是半導(dǎo)體數(shù)字集成電路。
8、 一種半導(dǎo)體集成電路裝置的可靠性測試裝置，其特征在于，包括一個(gè) 二選一電路模塊、三個(gè)觸發(fā)器、以及一個(gè)表決器；所述二選一電路模塊的輸出端分別連接到所述三個(gè)觸發(fā)器的數(shù)據(jù)輸入端； 所述三個(gè)觸發(fā)器的輸出端分別連接到所述表決器的三個(gè)輸入端； 所述三個(gè)觸發(fā)器的時(shí)鐘端不連接，它們分別由三個(gè)半導(dǎo)體集成電路的時(shí)鐘 樹驅(qū)動(dòng)。
9、 根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路裝置的可靠性測試裝置，其特 征在于，所述表決器是-種三輸入表決電路裝置。
10、 根據(jù)權(quán)利要求8或9所述的半導(dǎo)體集成電路裝置的可靠性測試裝置， 其特征在于，所述三個(gè)時(shí)鐘樹由半導(dǎo)體集成電路裝置的一個(gè)管腳輸入一個(gè)時(shí) 鐘，然后在所述時(shí)鐘樹的起始點(diǎn)進(jìn)行分叉和控制。
11、 根據(jù)權(quán)利要求8或9所述的半導(dǎo)體集成電路裝置的可靠性測試裝置， 其特征在于，所述三個(gè)時(shí)鐘樹由半導(dǎo)體集成電路裝置的多個(gè)管腳輸入，單獨(dú)控 制每一個(gè)時(shí)鐘的開啟、關(guān)閉和與其他時(shí)鐘的連接。
12、 一種半導(dǎo)體集成電路裝置的可靠性測試方法，其特征在于，包括如下 步驟步驟A，控制半導(dǎo)體集成電路的三個(gè)時(shí)鐘樹開啟和關(guān)閉狀態(tài)，通過半導(dǎo)體 集成電路的掃描鏈，在掃描狀態(tài)下給可靠性裝置的觸發(fā)器賦初值；步驟B，關(guān)閉部分時(shí)鐘，開啟并連接剩下的時(shí)鐘，進(jìn)行掃描測試。
13、 根據(jù)權(quán)利要求12所述的可靠性測試方法，其特征在于，還包括如下 步驟步驟C，重復(fù)歩驟A到步驟B的操作，直到完成測試組合，測試出半導(dǎo) 體集成電路中的故障。
14、 根據(jù)權(quán)利要求12或13所述的可靠性測試方法，其特征在于，所述歩 驟A中，所述給觸發(fā)器賦初值，包括如下步驟在掃描狀態(tài)下，把半導(dǎo)體集成電路的三個(gè)時(shí)鐘樹全部開啟并連接，在掃描 鏈輸入端置常值"0"并掃描足夠長時(shí)間，從而給所有的觸發(fā)器賦初值"0"。
15、 根據(jù)權(quán)利要求14所述的可靠性測試方法，其特征在于，所述步驟B 中，進(jìn)行掃描測試，包括如下步驟關(guān)閉時(shí)鐘CK0，開啟并連接時(shí)鐘CK1和CK2，進(jìn)行掃描測試。
16、 根據(jù)權(quán)利要求12或13所述的可靠性測試方法，其特征在于，所述步 驟A中，所述給觸發(fā)器賦初值，包括如下步驟在掃描狀態(tài)下，先把所有觸發(fā)器賦初值"0"，然后關(guān)掉CK0，在掃描鏈 輸入端置常值"1 "并掃描足夠長時(shí)間，最終的結(jié)果是CK0對應(yīng)的觸發(fā)器初值 為"0"，其他觸發(fā)器的初值為"1"。
17、 根據(jù)權(quán)利要求16所述的可靠性測試方法，其特征在于，所述步驟B中，進(jìn)行掃描測試，包括如下步驟關(guān)閉時(shí)鐘CK0和CK1，開啟時(shí)鐘CK2，進(jìn)行掃描測試。
18、根據(jù)權(quán)利要求13所述的可靠性測試方法，其特征在于，所述步驟C中，測試出半導(dǎo)體集成電路中的故障，包括如下步驟如果所有測試組合的測試結(jié)果都一致，則充分說明芯片中不存在故障； 如果有任一或幾種組合下的測試結(jié)果不一致，說明存在故障。
全文摘要
本發(fā)明公開了一種半導(dǎo)體集成電路裝置及其可靠性測試裝置和測試方法。該電路裝置包括一個(gè)二選一電路模塊，三個(gè)觸發(fā)器以及一個(gè)表決器。其在實(shí)現(xiàn)存儲(chǔ)節(jié)點(diǎn)三模冗余的同時(shí)實(shí)現(xiàn)了掃描觸發(fā)器的功能，以簡單的數(shù)字邏輯電路和較小的代價(jià)，提高半導(dǎo)體集成電路芯片的可靠性和可測性。
文檔編號(hào)G01R31/3185GK101566669SQ20081010481
公開日2009年10月28日 申請日期2008年4月24日 優(yōu)先權(quán)日2008年4月24日
發(fā)明者戈 張, 旭 楊, 胡偉武 申請人:中國科學(xué)院計(jì)算技術(shù)研究所