抖動量估計方法、噪聲量與抖動量之間的相關度計算方法

文檔序號：5841352閱讀：249來源：國知局

專利名稱：抖動量估計方法、噪聲量與抖動量之間的相關度計算方法
技術領域：
本發(fā)明涉及基于由半導體裝置內的多個引腳的輸入/輸出信號的同
時工作而導致的同時工作信號噪聲來估計PLL抖動量的技術。
背景技術：
傳統(tǒng)上，發(fā)生在裝置封裝的接地或電源引腳與裝置內裸片(die)的接地或電源基準電平之間的電源振蕩被稱為接地跳動或電源漂移，這是高速裝置內的錯誤切換的主要原因之一。
近來，作為用戶可以對其自由設定引腳設置、電路結構、輸入/輸出信號的標準(LVTTL、 LVCMOS、 HSTL等)、輸出電流值(12 mA、 8 mA、 4mA等)、通過速率(throughrate)控制(快或者慢)等的半導體裝置， FPGA(現(xiàn)場可編程門陣列)已經(jīng)引起注意。因為輸入/輸出引腳的數(shù)量和 FPGA上的接口信號速度已經(jīng)增加，大量的輸出引腳同時工作。結果，上述接地跳動或者電源漂移變得很明顯。通常將這些現(xiàn)象稱為同時工作的信號噪聲(SSN (同時切換噪聲)或SSO (同時切換輸出)噪聲)或者串擾噪聲。
此外，在FPGA上，安裝了用于控制內部時鐘的穩(wěn)定振蕩的PLL(鎖相環(huán))，并且提供了專用或者共享的PLL電源端子。裝置內裸片的PLL 電源電壓由于去往/來自PLL電源端子的輸入/輸出信號的串擾噪聲(SSO 噪聲)以及封裝內的布線而發(fā)生波動，因此增加了PLL抖動量。
發(fā)生SSO噪聲和PLL抖動的量依賴于FPGA上的引腳設置而波動。因此，在安裝FPGA的PCB (印刷電路板)的設計階段，必須基于FPGA 上的引腳設置來估計發(fā)生SSO噪聲和PLL抖動的量，以使FPGA裝置按適當?shù)亩〞r工作。
5作為仿真sso噪聲的傳統(tǒng)技術，已知有由加利福尼亞大學伯克利分校的電子研究實驗室的集成電路組和EECS系開發(fā)的稱為SPICE (以集成電路為重點的仿真程序)的通用電路分析仿真器軟件。
此夕卜，日本特開平10-127089號公報和2004-205095號公報公開了相關的傳統(tǒng)技術。
然而，雖然諸如SPICE等的仿真器可以按相對較高的精度仿真SSO 噪聲，但是它需要大量的時間來仿真SSO噪聲。
傳統(tǒng)上，既沒有將引腳設置也沒有將工作狀態(tài)明確提出為FPGA上的PLL抖動的標準，并且也沒有明確PLL抖動量如何依賴于引腳設置或者工作狀態(tài)的變化而波動。因此，存在一個問題根據(jù)引腳設置或者工作狀態(tài)，在某些情況下，無法使PLL和FPGA裝置適當?shù)毓ぷ鳌?br>
發(fā)明內容
本發(fā)明的目的是建立一種方法，該方法用于基于輸入到/輸出自半導體裝置(例如FPGA等)的多個引腳的輸入/輸出信號所導致的同時工作信號噪聲，在短時間并按高精度來估計任意引腳設置或者工作狀態(tài)下的 PLL抖動量。
本發(fā)明的第一方面提出了一種計算同時工作信號噪聲量與抖動量之間的相關度的方法、或者基于該方法執(zhí)行的程序，所述相關度用于估計半導體裝置的抖動量。
首先，針對設置了預定用戶設置信息的輸入/輸出引腳，計算作為中心的電源電壓引腳周圍的多個輸入/輸出引腳中的同時工作引腳的數(shù)量與由電源電壓的波動而導致的抖動量之間的第一相關度。
接下來，針對設置了所述預定用戶設置信息的所述輸入/輸出引腳，計算作為中心的所述電源電壓引腳周圍的所述多個輸入/輸出引腳中的同時工作引腳的數(shù)量與由同時工作的輸入/輸出引腳而導致的同時工作信號噪聲量之間的第二相關度。
然后，基于第一相關度和第二相關度來計算所述同時工作信號噪聲量與所述抖動量之間的第三相關度。
6本發(fā)明的第二方面提出了一種估計半導體裝置的抖動量的抖動量估計方法、或者基于該方法執(zhí)行的程序。
首先，估計由作為中心的電源電壓引腳周圍的多個輸入/輸出引腳的同時工作而導致的同時工作信號噪聲量。
然后，通過使用所估計出的同時工作信號噪聲量作為輸入，并且通過參照同時工作信號噪聲量與抖動量之間的相關度，估計發(fā)生在所述電源電壓引腳處的抖動量，所述相關度表示預先計算出的同時工作信號噪聲與抖動量之間的相關度。
本發(fā)明的第三方面提出了一種通過使用本發(fā)明第二方面的抖動量估計方法來設計半導體裝置以及安裝該半導體裝置的印刷電路板的方法、或者基于該方法執(zhí)行的程序。
在該方面中，基于所估計出的抖動量來設計半導體裝置的引腳設置或信號定時、或者安裝該半導體裝置的印刷電路板的布局、多個半導體裝置之間的連接或信號定時。
在本發(fā)明的第一到第三方面中，可以將所述抖動量實現(xiàn)為鎖相環(huán)
(PLL)內的抖動量。
根據(jù)本發(fā)明的上述方面，可以建立一種估計任意引腳設置和工作狀態(tài)下的抖動量的方法，從而改進半導體裝置(例如FPGA等)和安裝半導體裝置的印刷電路板的設計質量。
根據(jù)本發(fā)明可以計算出的同時工作信號噪聲量與抖動量之間的相關度并不依賴于各個半導體引腳的用戶設置信息。因此，可以實現(xiàn)一種使得能夠根據(jù)由作為中心的電源電壓引腳周圍的輸入/輸出引腳的同時工作而導致的同時工作信號噪聲量來計算抖動量的突破性方法。

根據(jù)以下詳細說明并結合附圖，本發(fā)明將更加清楚，在附圖中圖1為示出對FPGA芯片上的設置在待處理引腳附近的多個引腳進行分組的實施例的示意圖2為用于說明SSO噪聲基本特征的示意圖；圖3為示出FPGA芯片上的待處理引腳附近的針對各項輸入/輸出用
戶設置信息的引腳設置的實施例的示意圖4為用于說明SSO噪聲量計算操作的原理的示意圖5為用于說明基于電路分析仿真來修正SSO噪聲基本特征的操作
的示意圖6為示出同時工作的信號數(shù)量與PLL抖動量之間的關聯(lián)的示意
圖7為示出SSO噪聲量與PLL抖動量之間的關聯(lián)的示意圖；圖8為示出以PLL電源端子為中心的虛擬區(qū)(virtual bank)的概念性示意圖9為示出根據(jù)本發(fā)明的優(yōu)選實施方式的整體情況的框圖，其具有設計和制造由用FPGA構成的LSI和安裝該FPGA的PCB組成的裝置的功能；
圖10為示出本發(fā)明的優(yōu)選實施方式中的具有估計SSO噪聲量的功
能的SSN/PLL抖動檢查單元的框圖11為示出引腳信息存儲單元的數(shù)據(jù)結構的實施例的示意圖12為示出SSO噪聲基本特征數(shù)據(jù)存儲單元的表結構的實施例的
示意圖13為示出SSO噪聲計算處理的操作的整體情況的流程圖；圖14為示出SSO噪聲計算子例程的操作的流程圖；以及圖15為示出可以實現(xiàn)根據(jù)本發(fā)明優(yōu)選實施方式的裝置的計算機硬件配置的實施例的框圖。
具體實施例方式
以下參照附圖詳細地描述實現(xiàn)本發(fā)明的優(yōu)選實施方式。
(根據(jù)本發(fā)明的優(yōu)選實施方式的基本原理)
在說明根據(jù)本發(fā)明的優(yōu)選實施方式的具體結構和操作之前，首先描
述了根據(jù)本發(fā)明的優(yōu)選實施方式的基本原理。
首先，當對諸如FPGA等的半導體裝置的SSO噪聲進行評估時，必須針對該半導體裝置所包括的信號輸入/輸出引腳(i/o引腳，此后將其簡
稱為"引腳")中的每一個引腳(稱為待處理引腳)，估計當待處理引腳周圍的引腳的信號同時工作時疊加在待處理引腳的信號上的噪聲，作為
sso噪聲。如果所有待處理引腳的sso噪聲量都落入標準之內，則可以
確定所設計的引腳設置是適當?shù)摹?br> 為了估計一個待處理引腳的sso噪聲，由用戶設置的關于該待處理引腳周圍的引腳的設置的信息(此后將其稱為"I/O用戶設置信息")及其輸入/輸出信號是重要的因素。在此，I/O用戶設置信息為關于輸入/輸出信號的標準(例如LVTTL、 LVCOMS、 HSTL等)、輸出電流值(12 mA、 8mA、 4mA等)、通過速率(快或者慢)等的信息。
當在根據(jù)本發(fā)明的優(yōu)選實施方式中對半導體上的I/O引腳的SSO噪聲進行估計時，根據(jù)到待處理引腳的返回電流的耦合電感的大小，具體來說是根據(jù)到待處理引腳的距離，將位于待處理引腳附近的區(qū)域內的多個引腳劃分為多個組。
根據(jù)本發(fā)明的優(yōu)選實施方式例如采用圖1所示的組分類作為考慮到待處理引腳的距離來將引腳分組的情況。也就是說，針對圖1的表示為 101的待處理引腳，例如按照如下方式進行分組將區(qū)域102中示出的8 個引腳看作屬于組1 (G—1)的引腳，將區(qū)域103中示出的16個引腳看作屬于組2 (G_2)的引腳，并且將區(qū)域104中示出的24個引腳看作屬于組3 (G—3)的引腳。
如果基于這種分組來借助通用電路分析仿真器軟件測量待處理引腳的SSO噪聲，則獲得在圖2中的用標繪" "表示的SSO噪聲基本特征及其插值線性線。
在該圖中，采用Noise—ij表示屬于組i (=G—i)并且具有I/O用戶設置信息j的引腳的SSO噪聲量。
實際Noise—1—1為當屬于組1 (=G_1)的所有8個引腳都具有I/0 用戶設置信息l (=A)的信號特征時的SSO噪聲量的實際仿真值。
實際Noise—2—1為當組2 (=G_2)的整個內部的所有24個引腳(即屬于G一l的8個引腳和屬于G—2的16個引腳)都具有I/O用戶設置信息
91 (=A)的信號特征時的SSO噪聲量的實際仿真值。
實際Noise—3—1為當組3 (=G—3)的整個內部的所有48個引腳(即屬于G—1的8個引腳、屬于G—2的16個引腳和屬于G_3的24個引腳) 都具有I/0用戶設置信息1 (=A)的信號特征時的SSO噪聲量的實際仿真值。
類似地，實際Noise—1—2為當屬于G—1的所有8個引腳都具有I/O 用戶設置信息2 (=B)的信號特征時的SSO噪聲量的實際仿真值，實際 Noise—2一2為當G一2的整個內部的所有24個引腳都具有I/O用戶設置信息2 (=B)的信號特征時的SSO噪聲量的實際仿真值，實際Noise—3—2 為當G—3的整個內部的所有48個引腳都具有I/0用戶設置信息2 (=B) 的信號特征時的SSO噪聲量的實際仿真值。
類似地，實際Noise—1_3為當屬于G_l的所有8個引腳都具有I/O 用戶設置信息3 (=C)的信號特征時的SSO噪聲量的實際仿真值，實際 Noise—2一3為當G—2的整個內部的所有24個引腳都具有I/O用戶設置信息3 (=C)的信號特征時的SSO噪聲量的實際仿真值，實際Noise—3_3 為當6_3的整個內部的所有48個引腳具有I/0用戶設置信息3 (=C)的信號特征時的SSO噪聲量的實際仿真值。
根據(jù)圖1和圖2可以理解，如果I/O用戶設置信息不同，則引腳的信號特征不同。因此，SSO噪聲量不同。此外，如果組不同，則到待處理引腳的距離關系顯著不同。因此，SSO噪聲量針對同時工作信號的數(shù) 量的變化量(-基本特征的斜率)不同。
然而，如果關注一項I/O用戶設置信息，則相同組內的多個引腳與待處理引腳幾乎具有相同的距離關系(N耦合電感值)。因此，可以認為，當在同一組內具有I/O用戶設置信息的引腳數(shù)量增加時SSO噪聲量的增加率是幾乎恒定的。換句話說，可以用線性線來近似組內的一項I/0用戶設置信息的SSO噪聲基本特征。
根據(jù)此特征，在屬于G一i的所有引腳具有I/O用戶設置信息j的情況下，可以根據(jù)噪聲量的實際測量值=實際Noise—ij而使用線性插值簡單地計算出當將屬于組G_i并具有I/O用戶設置信息j的引腳的數(shù)量假定為x一ij時由x_ij個引腳所導致的SSO噪聲量Noise一iJ，在組G_i內不存在具有I/O用戶設置信息j的引腳并且屬于組G—i-1或者更小組的所有引腳都具有I/O用戶設置信息j的情況下，可以根據(jù)噪聲量的實際測量值= 實際Noise—i-1J而使用線性插值簡單地計算出當將屬于組G_i并具有I/O 用戶設置信息j的引腳的數(shù)量假定為x一ij時由x—ij個引腳所導致的SSO 噪聲量Noise—i」。
如果無法借助線性線來近似SSO噪聲基本特征，可以計算通過將 x一ij乘以x_jj的SSO噪聲基本特征的不同系數(shù)(在線性插值的情況下為線性線的斜率)而獲得的值，作為SSO噪聲量Noise—i」。
實際上，如圖3所示，具有不同I/O用戶設置信息項1到3等的引腳共同存在于組G—1、 G—2、 0_3等內。因此，通過針對每個組i對所有的I/O用戶設置信息項1到3計算該組內的SSO噪聲量Noise—1到Noise_3 的總噪聲量Noise—i，并且通過進一步計算對應于所有組G—1到G—3的各組內的SSO噪聲量的總量Noise—1到Noise—3的總和，來計算一個待處理引腳的總SSO噪聲量，如圖4所示。
也可以按照不同于圖1所示分組方法的方法來分組，例如通過更精確地確定到待處理引腳的距離來分組。因此，在圖2、圖4等中，也可以將組表示為G一l、 G—l+G一2、 G—l+G—2+G_3。
在此，假定圖2或圖4所示的SSO噪聲基本特征數(shù)據(jù)是通過使用標準評估板來實際測量SSO噪聲量而獲得的。然而，SSO噪聲基本特征根據(jù)安裝FPGA的PCB(印刷電路板)而不同。因此，為了精確地估計SSO 噪聲量，不僅必須考慮FPGA的特征，而且必須考慮包括安裝FPGA的 PCB在內的分析模型。因為安裝FPGA的PCB對于每個設計是唯一的，因此實際上無法借助實際測量而獲得PCB。因此，評估板與實際裝置的 PCB的條件(層數(shù)、通孔長度、布線圖案等)之間存在差異，SSO噪聲基本特征數(shù)據(jù)不同。結果，在計算出的噪聲量中出現(xiàn)誤差。
為此，在根據(jù)本發(fā)明的優(yōu)選實施方式中，如圖5所示，在設計的初始階段，通過使用借助傳統(tǒng)標準評估板而實際測量出的SSO噪聲基本特征數(shù)據(jù)來進行粗略分析，在設計的高級階段中，在確定了實際裝置PCB的參數(shù)之后，在該PCB的條件下借助通用電路分析仿真器軟件來獲得 SSO噪聲基本特征數(shù)據(jù)，并且通過使用新獲得的SSO噪聲基本特征數(shù)據(jù) 來詳細地分析半導體引腳的SSO噪聲量。接下來考慮PLL抖動。
首先，在通用電路分析仿真器軟件中，將作為中心的FPGA的PLL 電源端子(該引腳稱為"犧牲引腳")周圍的引腳設置到特定的I/O標準
(應用特定的i/o用戶設置信息)，并且在增加同時輸出的引腳的數(shù)量(二
同時工作的信號的數(shù)量)的同時測量PLL抖動量。結果，獲得了圖6所示的用標繪" "示出的同時工作的信號數(shù)量與PLL抖動量之間的相關度及其插值線性線的示意圖。
在該圖中，采用Jitter一i來表示在犧牲引腳處的由屬于組i (=G_i) 的引腳所導致的PLL抖動量。
實際Jitter—l為當屬于組l (=G—1)的8個引腳具有特定I/0用戶設置信息的信號特征時的PLL抖動量的實際仿真值。
實際Jitter一2為當組2 (=G—2)的整個內部的全部24個引腳(即屬于G—1的8個引腳和屬于G_2的16個引腳)具有特定I/O用戶設置信息的信號特征時的PLL抖動量的實際仿真值。
實際Jitter—3為當組3 (=G—3)的整個內部的全部48個引腳(即屬于G_l的8個引腳、屬于G—2的16個引腳和屬于G_3的24個引腳)具有特定I/O用戶設置信息的信號特征時的PLL抖動量的實際仿真值。
在同時工作的信號數(shù)量與PLL抖動量之間的相關度的示意圖中獲得與用于測量PLL抖動量的I/O用戶設置信息相同的I/O用戶設置信息的 SSO噪聲基本特征。假定I/O用戶設置信息例如為上述I/O用戶設置信息 1 (=A),則獲得圖2所示的I/0用戶設置信息1 (=A)的SSO噪聲基本特征。在此，可以通過參照圖2和圖6中的同時工作的信號的數(shù)量=1、 8、 24和48的繪制位置而創(chuàng)建圖7所示的SSO噪聲量與PLL抖動量之間的相關度的示意圖。該相關度示意圖的特征在于，不論選擇哪一項i/o用戶設置信息，即使在允許測量誤差之后，都具有相同的相關度特征。
根據(jù)該特征，通過將設置在任意引腳位置的犧牲引腳作為待處理引腳來估計SSO噪聲量，并且參照與圖7所示相似的并且預先創(chuàng)建的SSO 噪聲量與PLL抖動量之間的相關度特征數(shù)據(jù)，從而可以估計犧牲引腳處的PLL抖動量。
封裝內的PLL電源布線和封裝內的信號布線是不同的。因此，針對犧牲引腳估計的SSO噪聲量并不是在該引腳實際出現(xiàn)的SSO噪聲量的絕對值，而是為了方便計算該引腳處的PLL抖動量而計算出的指示量。然而，根據(jù)SSO噪聲量計算出的PLL抖動量精確地對應于在該引腳處實際出現(xiàn)的PLL抖動量。
在此，在實際設計中，通過以PLL電源端子VCCpll為中心構成虛擬區(qū)，表示為圖8的801，并且通過將PLL電源端子VCCpll作為犧牲引腳來估計SSO噪聲量。然后，通過參照SSO噪聲量與PLL抖動量之間的相關度特征數(shù)據(jù)來對PLL電源端子VCCpll處的PLL抖動量進行估計。 (根據(jù)本發(fā)明的優(yōu)選實施方式的結構)
以下描述基于上述基本原理的根據(jù)本發(fā)明的優(yōu)選實施方式的結構。在根據(jù)本發(fā)明的優(yōu)選實施方式中，可以通過在與安裝LSI的PCB的
設計相聯(lián)系時估計SSO噪聲量和PLL抖動量來確定構成LSI (大規(guī)模集
成)電路的FPGA的引腳設置。
圖9為示出根據(jù)本發(fā)明的優(yōu)選實施方式的整體情況的框圖，其具有
設計和制造由LSI (FPGA)和安裝LSI的PCB組成的裝置的功能。
首先，裝置規(guī)格確定單元卯l確定裝置(產(chǎn)品)的整體規(guī)格，所述
裝置由構成LSI的FPGA和安裝LSI的PCB組成。
接下來，LSI分割單元902基于以上確定的規(guī)格來確定所需要的LSI
功能，并且進行制圖以將LSI安裝到FPGA側或者PCB側。
此后，LSI外部接口 (I/F)規(guī)格確定單元903確定FPGA與PCB之
間以及PCB與外部連接裝置之間的接口的規(guī)格。此后，分別進行半導體裝置和PCB的設計。用904到909表示的功能單元是用FPGA設計LSI的功能塊。首先，LSI規(guī)格設計單元904設計由FPGA構成的LSI的基本規(guī)格。接下來，LSI功能設計單元905設計反映了功能單元901和902的
13設計結果的LSI的功能。
此后，引腳設置確定單元906確定構成LSI的FPGA的引腳設置，設置布線設計單元907按所確定的引腳設置來設計布線，定時檢查單元 908檢查當LSI按上述引腳設置和布線正確工作時的定時。
然后，如果以上定時檢查結果是"OK"，則LSI制造單元909用FPGA 制造LSI。
相反，用910到913表示的功能單元為用于設計PCB的功能塊。
首先，PCB基本設計單元910通過反映功能單元901和卯2的設計結果來設計PCB的基本內容，例如尺寸、類型等。
接下來，LSI設置確定單元911確定要安裝在PCB上的LSI的設置 (連接器和電源電路的設置)。
然后，LSI間連接確定單元912按所確定的LSI設置來確定LSI之間的連接。
如果作為由稍后將描述的SSN/PLL抖動檢査單元914對SSO噪聲量和抖動量進行檢査的結果、以及作為由稍后將描述的外部接口 (I/F)定時檢驗單元915對外部接口定時進行檢査的結果，LSI的設置和LSI之間的連接被驗證為合適，則PCB制造單元913制造PCB。
在由LSI制造單元909制造LSI以及由PCB制造單元913制造PCB 完成之后，裝置制造單元916從LSI組和PCB組來組裝最終的產(chǎn)品裝置。
在此，產(chǎn)品裝置內的SSO噪聲量和PLL抖動量可能根據(jù)基于構成 LSI的FPGA的引腳設置以及PCB上的LSI設置的布線而發(fā)生變化。因此，作為與本發(fā)明特別相關的一部分，當引腳設置確定單元906和設置布線設計單元907進行了 LSI的引腳設置以及基于引腳設置的布線設計時，SSN/PLL抖動檢查單元914執(zhí)行針對構成各個LSI的FPGA的所有引腳估計SSO噪聲的過程，以檢驗SSO噪聲量是否在許可范圍內。 SSN/PLL抖動檢查單元914也估計近似的PLL抖動量。
如果作為SSN檢查的結果，證明了存在SSO噪聲量沒有落入許可范圍的引腳，則引腳設置確定單元906和設置布線設計單元卯7再次進行 LSI的引腳設置以及基于該設置的布線設計，或者，LSI設置確定單元911再次設計LSI設置、電源電路設置、或PCB上的LSI數(shù)量或電源電路。而且，通過上述抖動檢查粗略地估計近似的PLL抖動量，并且基于估計出的近似量來設定許可的PLL抖動和LSI/PCB的定時。
圖10為示出作為根據(jù)本發(fā)明的優(yōu)選實施方式的在圖9中所示的 SSN/PLL抖動檢查單元914的結構的框圖。
如在"根據(jù)本發(fā)明的優(yōu)選實施方式的基本原理"中描述的那樣，在裝置設計的初始階段，通過使用借助傳統(tǒng)標準評估板而實際測量到的 SSO噪聲基本特征數(shù)據(jù)來進行粗略分析，在設計的高級階段，在確定了實際裝置PCB的參數(shù)之后，在該PCB的條件下借助通用電路分析仿真器軟件再次獲得SSO噪聲基本特征數(shù)據(jù)，并且通過使用新獲得的SSO噪聲基本特征數(shù)據(jù)來詳細地分析半導體引腳的SSO噪聲量。
首先，評估板電路分析控制單元1001使得SSO噪聲基本特征數(shù)據(jù) 存儲單元1004存儲用傳統(tǒng)標準評估板實際測量到的SSO噪聲基本特征數(shù) 據(jù)。
然后，SSO噪聲計算單元1002基于存儲在引腳信息存儲單元1005 中的關于各個引腳設置和I/O用戶設置信息的信息、以及存儲在SSO噪聲基本特征數(shù)據(jù)存儲單元104中的基于評估板而獲得的SSO噪聲基本特征數(shù)據(jù)，執(zhí)行計算SSO噪聲量的處理。這些操作是根據(jù)上述"根據(jù)本發(fā) 明的優(yōu)選實施方式的基本原理"而執(zhí)行的，不過稍后將對它們進行詳細描述。
如果SSO噪聲計算單元1002的SSN檢查結果為"OK"，則PLL抖動計算單元1007通過將電源電壓引腳的SSO噪聲量用作輸入、并且通過參照預先存儲在PLL抖動計算單元1007自身內的SSO噪聲量與PLL抖動量之間的相關度特征數(shù)據(jù)(參見圖7)，來計算PLL抖動量。
如果SSO噪聲計算單元1002的SSN檢査結果和PLL抖動計算單元 1007的抖動檢查結果為"OK"，則在圖9所示的LSI設置確定單元911 和LSI間連接確定單元912執(zhí)行了上述操作之后，PCB的實際裝置設計一度確定下來。
然后，圖10所示的實際裝置PCB電路分析控制單元1003通過使沒有具體示出的通用電路分析仿真器軟件基于與以上確定的實際裝置PCB 設計相關的信息來運行，從而獲得與實際裝置PCB對應的SSO噪聲基本特征數(shù)據(jù)，并且對存儲在SSO噪聲基本特征數(shù)據(jù)存儲單元1004中的SSO 噪聲基本特征數(shù)據(jù)進行修正。
此后，SSO噪聲計算單元1002基于存儲在引腳信息存儲單元1005 中的與各個引腳設置和I/O用戶設置信息相關的信息、以及根據(jù)實際裝置 PCB進行了修正并且存儲在SSO噪聲基本特征數(shù)據(jù)存儲單元1004中的 SSO噪聲基本特征數(shù)據(jù)，再次執(zhí)行計算SSO噪聲量的處理。
如果SSO噪聲計算單元1002的第二次SSN檢查結果為"OK",則 PLL抖動計算單元1007通過將SSO噪聲計算單元1002精確地計算出的對于PLL電源電壓引腳的SSO噪聲量用作輸入、并且通過參照SSO噪聲量與PLL抖動量之間的相關度特征數(shù)據(jù)，再次計算PLL抖動量。
基于由SSO噪聲計算單元1002的詳細操作所獲得的SSN檢查最終結果1006、以及由PLL抖動計算單元1007的詳細操作所獲得的抖動檢查最終結果1008，確定圖9的引腳設置確定單元906和設置布線設計單元907作出的LSI引腳設置和基于該設置的布線設計、以及由LSI設置確定單元9U作出的PCB上的LSI設置。
如上所述，在根據(jù)本發(fā)明的優(yōu)選實施方式中，基于更為接近實際設計的SSO噪聲基本特征數(shù)據(jù)來對SSO噪聲量進行估計。因此，可以可靠地防止由具有基于所估計的量而確定的引腳設置的LSI以及安裝該LSI 的PCB所組成的裝置由于SSO噪聲而不正確地工作。
此外，可以根據(jù)針對PLL電源電壓引腳而計算的SSO噪聲量來估計 PLL抖動量，借此可以進行更加嚴格的定時設計。 (根據(jù)本發(fā)明的優(yōu)選實施方式的操作)
以下描述具有上述結構的根據(jù)本發(fā)明的優(yōu)選實施方式的操作。圖11為示出圖IO所示的引腳信息存儲單元1005的數(shù)據(jù)結構的實施例的示意圖。
針對由FPGA構成的各個LSI的各個引腳，存儲關于標識LSI和引腳的標識符的信息、表示引腳在LSI上的行位置和列位置的信息、和應用于該引腳的I/O用戶設置信息。
根據(jù)這些信息項，如在"根據(jù)本發(fā)明的優(yōu)選實施方式的基本原理"
中所描述的那樣，可以對各個LSI上的各個待處理引腳識別出圖1所示
的分組以及組內的引腳具有哪項i/o用戶設置信息。
圖12為示出圖10所示的SSO噪聲基本特征數(shù)據(jù)存儲單元1004的數(shù)據(jù)結構的實施例的示意圖。
對于各項I/O用戶設置信息，存儲同時工作的信號的數(shù)量(0、 8、 24和48中的任何一個)及其對應的SSO噪聲量(單位是毫伏特^mV)。這些信息項分別對應于圖2和圖4所示的水平軸上的同時工作信號的數(shù) 量以及SSO噪聲量，例如實際Noise一lj、實際Noise一2—1、......。在圖
12中的"后綴(參照)"列中表示了與圖2的關系。
在圖12中，存儲了各個引腳的SSO噪聲量，對于各個引腳，在該弓I腳用作接地側(GND偵O的引腳的情況下和在該引腳用作電源側(VCC 側)的引腳的情況下分別設置了各項1/0用戶設置信息進行設定。
此外，在圖2和圖4中，當同時工作的信號的數(shù)量為0時，即，當待處理引腳單獨工作時，SSO噪聲量為0。然而實際上，存在輕微的噪聲。因此，在圖12中，當SSO的數(shù)量為1時也存儲了 SSO噪聲量。
用圖12中示出并且存儲在圖10所示的SSO噪聲基本特征數(shù)據(jù)存儲單元1004中的函數(shù)表數(shù)據(jù)來表示圖2和圖4中所示的SSO噪聲基本特征。
上述的SSO噪聲量與PLL抖動量之間的相關度特征數(shù)據(jù)(參見圖7) 是預先固定獲得的，而不依賴于I/0用戶設置信息。因此，可以將該數(shù)據(jù) 保持為圖10所示的PLL抖動計算單元1007中的固定轉換數(shù)據(jù)(例如關聯(lián)陣列數(shù)據(jù))。
圖13為示出圖9所示的并且具有圖10所示功能的SSN/PLL抖動檢查單元914的操作的流程圖。
首先，通過圖10所示的評估板電路分析控制單元1001來執(zhí)行圖13 的步驟S1301。在該步驟中，在用于FPGA評估的PCB環(huán)境的條件下執(zhí) 行通用電路分析仿真器軟件，對所有的I/O用戶設置信息項獲得SSO噪聲基本特征數(shù)據(jù)，并且創(chuàng)建其函數(shù)表數(shù)據(jù)。作為通用電路分析仿真器軟件，可以獲得由加利福尼亞大學伯克利分校的電子研究實驗室的集成電
路組和EECS系開發(fā)的SPICE (以集成電路為重點的仿真程序)軟件、或者從SPICE軟件導出的HSPICE (由Synopsis公司制造)。使用以下的參數(shù)作為此時提供給電路分析仿真器的參數(shù)。
1、評估PCB的圖案數(shù)據(jù)(特別是通孔長度)
2、評估PCB的電源和GND模型
3、裝置的封裝模型
4、裝置的緩沖模型
作為上述操作的結果，獲得了圖12所示的SSO噪聲量的值，并且將該值以圖12所示的函數(shù)表數(shù)據(jù)的形式存儲在圖10所示的SSO噪聲基本特征數(shù)據(jù)存儲單元1004中。
接下來，通過圖14所示的操作流程圖進一步詳細示出圖13中的步驟S1302中的SSO噪聲計算子例程，由圖10所示的SSO噪聲計算單元 1002來執(zhí)行該SSO噪聲計算子例程。
在圖14所示的操作流程圖中，首先將存儲在引腳信息存儲單元1005 中的LSI的第一引腳選擇為待處理引腳(步驟S1401)。
接下來，將表示組號的變量i的值設為1 (步驟S1402)。
然后，在確定存儲在引腳信息存儲單元1005中的待處理的LSI各個
引腳的行位置和列位置以及i/o用戶設置信息的同時，對于待處理引腳附
近的屬于組i (=G—i)=組1 (=G—1)的區(qū)域(圖1中的102)的8個引腳，例如針對I/O用戶設置信息A、 B和C中的每一項對引腳的數(shù)量進行計數(shù)，作為同時工作的信號的數(shù)量(步驟S1403)(參見圖3)。
例如，對于GJL區(qū)域，計算出I/0用戶設置信息A、 B和C的引腳數(shù)量分別為2、 4和2 (參見圖3所示的G一l區(qū)域)。
接下來，對于Gj-G一l (組l)的區(qū)域，對各項l/0用戶設置信息j，按SSO噪聲基本特征FJ(x)的降序，用以下等式(1)確定與同時工作的信號x—ij的數(shù)量對應的開始位置s—ij (步驟S1404)。
s—ij = 0 (j-l并且i-l)
s一LJ-G一i或者更小組的引腳總數(shù)(=8、 24或48) (j^并且i〉1)
18s一ij = sjj-l + x—(j>l) ...... (1)
在此，i-l，各項I/0用戶設置信息的SSO噪聲基本特征在圖2到圖 4和圖12所示的實施例中如下。
I/O用戶設置信息A> I/O用戶設置信息B > I/O用戶設置信息C 因此，進行以下計算。
1/0用戶設置信息1 =1/0用戶設置信息A， x—1—1 = 2 1/0用戶設置信息2-I/0用戶設置信息B， x—1—2 = 4 1/0用戶設置信息3 = 1/0用戶設置信息(:，x一l一3-2 結果，使用等式(1)，如下地計算開始位置。 s一l一l = 0
s—1—2 = s—1—1 + x—1—1 =0 + 2 = 2
s丄3 = s—1—2 + x一l—2 = s丄l + x一l一l + x一l一2 = 0 + 2 + 4 = 6
接下來，對于Gj-G一l (組l)的區(qū)域，按SSO噪聲基本特征FJ(x) 的降序，對每項VO用戶設置信息j基于x—ij、 s一iJ和FJ(x)使用以下等式(2)來計算噪聲量Noise—ij (步驟S1405)。
Noise—ij = FJ(s一iJ + x_i」)-FJ(s一i」)......(2)
在此，在圖2到圖4和圖12所示的實施例中，
1/0用戶設置信息1: x—1—1=2, s—1—1 = 0
1/0用戶設置信息2: x—1—2 = 4， s—1—2 = 2 .1/0用戶設置信息3: x—1—3=2, s—1—3 = 6
此外，在Gj-G一1的區(qū)域內，對于各個I/0用戶設置信息1 (-A)、 2 (=B)和3 (=C)，可以將SSO噪聲基本特征FJ(x)(即F_l(x)、 F—2(x) 和F一3(x))計算為通過對圖12所示函數(shù)表中的在同時工作的信號數(shù)量 (SSO數(shù)量)=1的情況下的SSO噪聲量以及在SSO的數(shù)量=8 (在GND 側)的情況下的SSO噪聲量進行線性插值而獲得的線性函數(shù)，如同從圖 2或圖4中所知道的那樣，并且將其計算如下。
F—l(x) = [(380-50)/(8-0)]x + [(8 X 50-1 X 380)/(8-0)] = 41.25 X x+2.5
F—2(x) = [(350-40)/(8-0)]x + [(8 X 40-1 X 305)/(8-0)] = 33.125 X x+1.875F一3(x) = [(214-30)/(8-0)]x + [(8 X 30-1 X214)/(8-0)] = 23 Xx+3,25 結果，使用等式(2)，將G一i-G—1區(qū)域內的I/0用戶設置信息1(=A)、
2 (=B)禾B 3 (=C)分別的SSO噪聲量Noise—1—1 、 NoiseJ—2和Noise—1—3
計算如下。
Noise丄l = F—l(s—1_1 + x—1—1) - F—l(s丄l) = [41.25 X (0+2)+2.5]-(41.25 X 0+2.5) = 41.25 X 2 = 82.5(mV)
Noise—1—2 = F一2(s一l一2十x—l一2)- F_2(s—1—2) = [33.125 X (2+4) 十1.875]畫(33.125 X2+1.875) = 33.125 X4 = 132.5(mV)
NoiseJ—3 = F_3(s」—3+ x一l一3)- F一3(s一l一3) = [23 X (6+2)+3.25]《23 X 6+3.25) = 23 X2 = 46(mV)
正如從上述等式(2)和圖4所知道的那樣，G—i區(qū)域內的每項I/O 用戶設置信息j的SSO噪聲量NoiseJJ等于SSO噪聲基本特征FJ(x) 相對于G—i區(qū)域內的每項I/O用戶設置信息j的同時工作信號x_ij數(shù)量的增加量而言的增加量。因此，如果用線性線表示SSO噪聲基本特征 FJ(x)，則等式(2)可以簡化為以下等式(3)。
Noise—ij=aj X x_i_j
其中aj為G_i區(qū)域內的SSO噪聲基本特征的線性線的斜率。如果基本SSO噪聲特征FJ(x)不是表示為線性線，則希望精確地計算等式(2)。
如果可以通過這種方式來計算G_i=G—1區(qū)域內的每項I/O用戶設置信息j的SSO噪聲量Noise—ij (即Noise—1—1 、 Noise—1—2和Noise—1—3)，則將G—i=G—1區(qū)域內的總SSO噪聲量Noise—i=Noise_l計算為這些SSO 噪聲量的總和(步驟S1406)。
NoiseJ = Noise—l一l + Noise—l一2 + Noise—1—3 = 82.5 + 132.5 + 46 = 261(mV)
當如上所述地執(zhí)行了對于一個組區(qū)域的處理時，確定是否對所有的 G—i區(qū)域都已經(jīng)執(zhí)行了該處理(步驟S1407)。
假定G_i = G一l，并且如圖2到圖4所示那樣存在另外的區(qū)域G—2 和G_3，則步驟S1407的確定結果為"否"，并且通過使組標識變量i的值遞增1而將其設為2 (i=2)(步驟S1408)。然后，流程返回到步驟S1403的處理，并且重復執(zhí)行對區(qū)域G—2的處理。
例如，對于區(qū)域G_2，在步驟S1403中將I/O用戶設置信息A、 B 和C的引腳數(shù)量分別計算為5、 5和5 (參見圖3所示的區(qū)域0_2)。
接下來，在步驟S1404中，對于區(qū)域G—2， i=2，并且，在圖2到圖 4和圖12所示的實施例中，對于各項I/0用戶設置信息的SSO噪聲基本特征如下。
I/O用戶設置信息A> I/O用戶設置信息B > I/O用戶設置信息C 因此，進行以下計算。
I/O用戶設置信息1 = I/O用戶設置信息A， x—2_1 = 5 1/0用戶設置信息2-I/0用戶設置信息B， x—2_2 = 5 I/O用戶設置信息3 = I/O用戶設置信息C， x一2—3 = 5 結果，使用等式(1)，如下地計算開始位置。 s_2_l=G—l中的引腳數(shù)量=8 s—2一2 = s一2—1 + x—2—1 = 8+5=13
s—2_3 = s—2_2+ x一2一2 = s一2—1+ x—2—1+ x_2—2 = 8+5+5 = 18 接下來，在步驟S1405中，對于G一i = G—2的區(qū)域內的I/0用戶設置信息1 (=A)、 2 (=B)和3 (=C)，可以分別將SSO噪聲基本特征FJ(x) (即F—l(x)、 F_2(x， F_3(x))計算為通過對圖12所示函數(shù)表中的在同時工作的信號數(shù)量(SSO數(shù)量)=8的情況下的SSO噪聲量和在SSO的數(shù)量=24 (在GND側)的情況下的SSO噪聲量進行線性插值而獲得的線性函數(shù)，如同從圖2或圖4中所知道的那樣，并且將其計算如下。
F_l(x) = [(990-380)/(24-8)]x + [(24 X 380-8 X990)/(24-8)] = 38.125X x+0.072
F一2(x) = [(786-305)/(24-8)]x + [(24 X 305-8 X786)/(24-8)] = 30.063 X x+0.073
F一3(x) = [(524-214)/(24-8)]x + [(24 X 214-8 X524)/(24-8)] = 19.375X x+0.077
結果，使用等式(2)，將G—i-G一2區(qū)域內的I/0用戶設置信息l^A)、 2 (=B)和3 (=C)的SSO噪聲量Noise 2 1、 Noise 2 2和Noise 2 3計算如下。
Noise一2一1 = F_l(s_2_l+x_2—1) - F—l(s—2一1) = 38.125 X 5 = 190.625(mV)
Noise一2—2 = F—2(s—2_2+x—2J2) - F—2(s一2—2) = 30.063 X 5 = 150.315(mV)
Noise一2一3 = F_3(s—2_3+x—2_3) - F一3(s一2_3) = 19.375 X 5 = 96.875(mV)
當可以通過這種方式來計算G_i=G—2區(qū)域內的各項I/O用戶設置信息j的SSO噪聲量Noise—ij (即Noise—2—1 、 Noise_2—2和Noise_2—3 ) 時，將G—i=G—2區(qū)域內的總SSO噪聲量Noise—i=Noise—2計算為這些SSO 噪聲量的總和(步驟S1406)。
Noise一2 = Noise—2一1 + Noise_2_2 + Noise—2一3 = 190.625 + 150.315 + 96.875 = 437.82(mV)
當通過這種方式已經(jīng)執(zhí)行了對于區(qū)域G一2的處理時，仍然剩下對于區(qū)域0_3的處理。因此，步驟S1407的確定結果為"否"，并且通過使得組標識變量i遞增l而將其設為3 (i = 3)(步驟S1408)。然后，流程返回到步驟S1403的處理，并且重復地執(zhí)行對于區(qū)域G—3的處理。
例如，對于區(qū)域G—3，在步驟S1403中首先分別將I/0用戶設置信息A、 B和C的引腳數(shù)量初始地計算為7、 7和7 (參見圖3所示的區(qū)域 G—3)。
接下來，在步驟S1404中，對于區(qū)域G一3， i=3,并且，在圖2到圖 4和圖12所示的實施例中，各項I/0用戶設置信息的SSO噪聲基本特征如下。
I/O用戶設置信息A> I/O用戶設置信息B > I/O用戶設置信息C 因此，進行以下計算。
1/0用戶設置信息1 =1/0用戶設置信息A， x—3一1 =7 1/0用戶設置信息2-I/0用戶設置信息B, x_3—2 = 7 1/0用戶設置信息3-I/0用戶設置信息C， x_3—3 = 7 結果，使用等式(1)，如下地計算開始位置。s_3—1=G—2或者更小組中的引腳總數(shù)=8+16 = 24 s—3—2 = s—3—1 + x—3—1 = 24+7 = 31
s—3一3 = s—3_2 + x_3—2 = s一3一l十x—3_1+ x—3—2 = 24+7+7 = 38 接下來，在步驟S1405中，對于G一i-G一3的區(qū)域內的I/0用戶設置信息1 (=A)、 2 (=B)和3 (=C)，可以分別將SSO噪聲基本特征F」(x) (即F一l(x)、 F—2(x)和F一3(x))計算為通過對圖12所示函數(shù)表中的在同時工作的信號數(shù)量(SSO數(shù)量)=24的情況下的SSO噪聲量和在SSO的數(shù)量=48 (在GND側)的情況下的SSO噪聲量進行線性插值而獲得的線性函數(shù)，如同從圖2或圖4中所知道的那樣，并且將其計算如下。
F—l(x) = [(1455-990)/(48畫24)]x + [(48 X 990-24 X 1455)/(48-24)]= 19.375 Xx+0.057
F一2(x) = [(1245-786)/(48-24)]x + [(48 X 786-24 X 1245)/(48畫24)]= 19.125 Xx+0.053
F一3(x) = [(853-524)/( 48-24)]x + [(48 X 524-24 X 853)/(48-24)]= 13.708 Xx+0.051
結果，對于G—^<}_3區(qū)域內的1/0用戶設置信息1 (=A)、 2 (=B) 和3 (=C),使用等式(2)分別將SSO噪聲量Noise—3—1、 Noise—3—2和 Noise—3—3計算如下。
Noise_3_l = F_l(s—3—1+ x_3—1) - F_l(s_3—1) = 19.375 X 7 = 135.625(mV)
Noise一3一2 = F_2(s—3—2+ x—3—2 ) - F一2(s一3一2) = 19.125X7 = 133.875(mV)
Noise—3—3 = F—3(s—3—3+ x—3_3 ) - F一3(s一3—3) = 13.708 X 7 = 95.956(mV)
當可以通過這種方式來計算Gj=G_3區(qū)域內的各項I/O用戶設置信息j的SSO噪聲量(即Noise—3—1 、Noise—3—2和Noise—3—3 )時，將G—i=G—3 區(qū)域內的總SSO噪聲量Noise—i=Noise—3計算為這些SSO噪聲量的總和 (步驟S1406)。
Noise—3 = Noise一3一l + Noise—3一2 + Noise—3—3 = 135.625 + 133.875 +
2395.956 = 365.46(mV)
當通過這種方式執(zhí)行了對于區(qū)域0_3的處理時，這意味著已經(jīng)執(zhí)行了對于所有組區(qū)域的處理。因此，步驟S1407的確定結果為"是"，并且通過計算所有組G_i的SSO噪聲量Noise一i的總和來計算最終的Noise。
Noise = Noise一l + Noise—2 + Noise_3 = 261 + 437.82 + 365.46 = 1064.28(mV)
當如上所述地計算了所有組的SSO噪聲量的總和Noise時，確定該總和是否大于預設的許可閾值(步驟S1410)。
如果總和Noise大于許可閾值、步驟S1410的確定結果為"是"，則將提示設計改變的消息輸出到顯示裝置、打印裝置(未示出)、日志文件等。在此，圖13所示的步驟S1302的SSO噪聲計算子例程結束。
另選的是，如果總和Noise等于或小于許可閾值、步驟S1410的確定結果為"否"，則確定是否對一個LSI上的各自被認為是待處理引腳的所有引腳都執(zhí)行了該處理(步驟S1412)。
如果尚未對于所有引腳執(zhí)行該處理，則選擇存儲在引腳信息存儲單元1005中的一個LSI上的當前待處理引腳的下一個引腳作為新的待處理引腳(步驟S1401)。
此后，類似地執(zhí)行對于待處理引腳的SSO噪聲量處理，并且確定得到的總和是否大于許可閾值。如果在該處理過程中至少對于任一個引腳確定了該總和大于許可閾值，則執(zhí)行步驟S1411的處理，輸出提示設計改變的消息。
在對全部待處理引腳執(zhí)行了處理、步驟S1412的確定結果為"是" 時，這意味著圖13所示的步驟S1302的處理正確結束，并且執(zhí)行圖13 所示的下一個步驟S1303的處理。
實際上，對于存儲在引腳信息存儲單元1005中的所有LSI重復執(zhí)行上述處理系列，并且對所有LSI進行檢查。
此外，在圖12所示的函數(shù)表的實施例中，在對其設置了各項I/0用戶設置信息的引腳用作接地側(GND側)引腳的情況下、以及在該引腳用作電源側(VCC側)引腳的情況下，分別地存儲SSO噪聲量。因此，在接地側和電源側，對各項I/O用戶設置信息重復地執(zhí)行類似于上述處理的處理。
以上詳細描述的在圖13所示步驟S1302中的SSO噪聲計算子例程是通過使用SSO噪聲基本特征數(shù)據(jù)來粗略地分析SSO噪聲量的處理，所述SSO噪聲基本特征數(shù)據(jù)是用評估PCB獲得的，并且是由圖10所示的評估板電路分析控制單元1001按圖12所示的函數(shù)表數(shù)據(jù)的形式存儲在圖10所示的SSO噪聲基本特征數(shù)據(jù)存儲單元1004中的。
如果確定了該子例程處理為"OK",則執(zhí)行圖13所示的步驟S1303 到S1305中的對于PLL抖動的處理。這些處理通過圖10所示的PLL抖動計算單元1007來執(zhí)行。
首先，計算PLL抖動量的近似值(圖13中的步驟S1303)。具體地說，通過將在步驟S1302中計算出的對于在當前時間點在設計階段中確定的引腳位置處的PLL電源電壓引腳的SSO噪聲量用作輸入，并且通過參照預先存儲在PLL抖動計算單元1007 (圖10)中的SSO噪聲量與PLL 抖動量之間的相關度特征數(shù)據(jù)(參見圖7)，計算PLL抖動量的近似值。
接下來，基于PLL抖動量的近似值，將允許的PLL抖動量設為許可 PLL抖動(圖13中的步驟S1304)。
然后，基于許可PLL抖動，進行對由FPGA構成的LSI和安裝LSI 的PCB的定時設計(圖13中的步驟S1305)。
在上述的對于PLL抖動的處理之后，在LSI設置確定單元911和LSI 間連接確定單元912執(zhí)行了上述操作之后，PCB的實際裝置設計一度確定下來(圖13中的步驟S1306)。
在這個時間點確定以下條件(圖13中的步驟S1307)。
——PCB的圖案數(shù)據(jù)(尤其是通孔長度)
——PCB的電源和GND模型
然后，由圖10所示的實際裝置PCB電路分析控制單元1003執(zhí)行圖 13所示的步驟S1308。在該步驟中，在以上確定了的實際裝置PCB環(huán)境的條件下執(zhí)行通用電路分析仿真器軟件(SPICE、 HSPICE等)，再次對所有的I/O用戶設置信息項獲得SSO噪聲基本特征數(shù)據(jù)，并且創(chuàng)建其函數(shù)表數(shù)據(jù)。此時將以下參數(shù)用作將要提供給電路分析仿真器的參數(shù)。
1、實際裝置PCB的圖案數(shù)據(jù)(尤其是通孔長度)
2、實際裝置PCB的電源和GND模型
3、裝置的封裝模型
4、裝置的緩沖模型
作為上述操作的結果，獲得圖12所示的SSO噪聲量的修正值，用這些修正值來重寫圖12所示的并且存儲在圖10所示的SSO噪聲基本特征數(shù)據(jù)存儲單元1004中的函數(shù)表數(shù)據(jù)的內容(步驟S1309)。
圖10所示的SSO噪聲計算單元1002使用在如上所述的更接近實際安裝狀態(tài)的狀態(tài)下獲得的SSO噪聲基本特征數(shù)據(jù)，再次執(zhí)行圖13的步驟 S1310中的SSO噪聲計算子例程。這些操作與上述的圖14中所示出的流程圖所代表的操作完全相同。與上述步驟S1302的不同之處在于將經(jīng)修正數(shù)據(jù)用作SSO噪聲基本特征數(shù)據(jù)。
當如上所述地對于所有待處理引腳精確地估計了 SSO噪聲量并且確定了其檢査結果為"OK"時，執(zhí)行圖13的步驟S1311和1312中的對于PLL 抖動的處理。由圖10所示的PLL抖動計算單元1007執(zhí)行這些處理。
首先，計算PLL抖動量(圖13中的步驟S1311)。在此計算的PLL 抖動量不同于在步驟S1303中計算出的PLL抖動量近似值，使用在步驟 S1310中精確估計的SSO噪聲量。即，通過將在步驟S1310中精確估計的對于PLL電源電壓引腳的SSO噪聲量用作輸入，并且通過參照SSO 噪聲量與PLL抖動量之間的上述相關度特征數(shù)據(jù)，精確地計算PLL抖動
然后，確定計算出的PLL抖動量是否等于或者小于在步驟S1304中設置的許可抖動量(圖13中的步驟S1312)。
如果計算出的PLL抖動量大于許可抖動量、步驟S1312的確定結果為"否"，則通過圖9所示的引腳設置確定單元906、設置布線設計單元 907、 LSI設置確定單元911等來改變引腳設置或者各個引腳的I/O標準 (I/O用戶設置信息)(圖13中的步驟S1313)。流程再次返回到步驟 S1310,并且重新開始對SSO噪聲量的估計。如果計算出的PLL抖動量等于或者小于許可抖動量、步驟S1312的確定結果為"是"，則由圖9所示的SSN/PLL抖動檢查單元914執(zhí)行的處理完成。
如上所述，在粗略地分析了 SSO噪聲量和PLL抖動量之后基于PCB 的實際設計仿真來修正SSO噪聲基本特征數(shù)據(jù)，并且對SSO噪聲量和 PLL抖動量進行詳細分析，從而可以按高精度對同時工作的信號噪聲和 PLL抖動進行估計。
(在將根據(jù)本發(fā)明的優(yōu)選實施方式實現(xiàn)為程序的情況下的結構)
圖15為示出可以實現(xiàn)根據(jù)本發(fā)明優(yōu)選實施方式的裝置的計算機的硬件結構的實施例的框圖。
圖15所示的計算機包括通過總線1508而互相連接的CPU 1501、存儲器1502、輸入裝置1503、輸出裝置1504、外部存儲裝置1505、便攜式記錄介質1509插入其中的便攜式記錄介質驅動裝置1506、以及網(wǎng)絡連接裝置1507。該圖中所示的結構為可以實現(xiàn)上述系統(tǒng)的計算機的一個實施例，這種計算機并不限于該結構。
CPU 1501控制整個計算機。存儲器1502為諸如RAM等的存儲器，用于在程序執(zhí)行、數(shù)據(jù)更新等的時候臨時存儲在外部存儲裝置1505 (或者便攜式記錄介質1509)中存儲的程序或者數(shù)據(jù)。CPU 1501通過將程序加載到存儲器1502并且執(zhí)行程序來控制整個計算機。
輸入裝置1503例如由鍵盤、鼠標等及其接口控制裝置構成。輸入裝置1503檢測用戶用鍵盤、鼠標等進行的輸入操作，并且將檢測結果通知給CPU 1501。
輸出裝置1504例如由顯示裝置、打印裝置等及其接口控制裝置構成。輸出裝置1504將在CPU 1501的控制下發(fā)送的數(shù)據(jù)輸出到顯示裝置或者打印裝置。
外部存儲裝置1505例如是硬盤存儲裝置，并且用于保存各種類型的數(shù)據(jù)和程序。
便攜式記錄介質驅動裝置1506容納便攜式記錄介質1509，例如光盤、SDRAM、壓縮閃存等，并且用作對外部存儲裝置1505的輔助。
27網(wǎng)絡連接裝置1507是用于連接例如LAN (局域網(wǎng))或者WAN (廣域網(wǎng))的通信線路的裝置。
根據(jù)該優(yōu)選實施方式的系統(tǒng)是按如下方式實現(xiàn)的CPU 1501執(zhí)行用于執(zhí)行圖9、圖IO等中描述的所需要功能的程序。該程序例如可以記錄在外部存儲裝置1505中，或者記錄在便攜式記錄介質1509上并且進行發(fā)布。另選的是，可以用網(wǎng)絡連接裝置1507從網(wǎng)絡獲得該程序。 (對根據(jù)本發(fā)明的優(yōu)選實施方式的補充)
除了鎖相環(huán)中的抖動之外，同時輸出操作還增大或者減小邏輯信號的延遲時間，這稱為定時推遲(timing push-out)或定時提前(timing pull-in)。也可以用類似的方式來估計定時推遲和定時提前。
權利要求
1、一種估計半導體裝置的抖動量的抖動量估計方法，該抖動量估計方法包括以下步驟計算作為中心的電源電壓引腳周圍的多個輸入/輸出引腳中的同時輸出引腳的數(shù)量與由電源電壓的波動而導致的抖動量之間的第一相關度；以及基于作為中心的所述電源電壓引腳周圍的所述多個輸入/輸出引腳中的同時輸出引腳的數(shù)量與由所述同時輸出引腳而導致的噪聲量之間的第二相關度，來計算所述噪聲量與所述抖動量之間的第三相關度。
2、根據(jù)權利要求1所述的抖動量估計方法，其中-所述抖動量為鎖相環(huán)中的抖動量；并且所述噪聲量是由設置了相同用戶設置信息的輸入/輸出引腳的同時工作而導致的同時工作信號噪聲量。
3、一種計算同時工作信號噪聲量與抖動量之間的相關度的方法，該相關度用來估計半導體裝置的抖動量，該方法包括以下步驟-對于設置了預定用戶設置信息的輸入/輸出引腳，計算作為中心的電源電壓引腳周圍的多個輸入/輸出引腳中的同時工作引腳的數(shù)量與由電源電壓的波動而導致的抖動量之間的第一相關度；對于設置了所述預定用戶設置信息的所述輸入/輸出引腳，計算作為中心的所述電源電壓引腳周圍的所述多個輸入/輸出引腳中的同時工作引腳的數(shù)量與由這些同時工作的輸入/輸出引腳而導致的同時工作信號噪聲量之間的第二相關度；以及基于所述第一相關度和第二相關度來計算所述同時工作信號噪聲量與所述抖動量之間的第三相關度。
4、一種用于估計半導體裝置的抖動量的抖動量估計方法，該抖動量估計方法包括以下步驟-估計由作為中心的電源電壓引腳周圍的多個輸入/輸出引腳的同時工作而導致的同時工作信號噪聲量；以及通過將所估計出的同時工作信號噪聲量用作輸入，并且通過參照同時工作信號噪聲量與抖動量之間的相關度，來估計所導致的抖動量，所述相關度表示預先計算出的同時工作信號噪聲量與抖動量之間的相關度。
5、一種通過使用根據(jù)權利要求4所述的抖動量估計方法來制造半導體裝置和安裝該半導體裝置的印刷電路板的方法，該方法包括以下步驟: 基于根據(jù)所估計出的抖動量而設計的半導體裝置的引腳設置或信號定時，或者安裝該半導體裝置的印刷電路板的布局、多個半導體裝置之間的連接或信號定時，來制造半導體裝置和安裝該半導體裝置的印刷電路板。
6、根據(jù)權利要求3到5中的任何一項所述的計算用來估計抖動量的同時工作信號噪聲量與抖動量之間的相關度的方法、抖動量估計方法、以及制造半導體裝置和安裝該半導體裝置的印刷電路板的方法，其中所述抖動量是鎖相環(huán)中的抖動量。
7、一種記錄介質，該記錄介質上記錄有程序，所述程序用于使得對半導體裝置的抖動量進行估計的計算機執(zhí)行以下功能計算作為中心的電源電壓引腳周圍的多個輸入/輸出引腳中的同時輸出引腳的數(shù)量與由電源電壓的波動而導致的抖動量之間的第一相關度；以及基于作為中心的所述電源電壓引腳周圍的所述多個輸入/輸出引腳中的同時輸出引腳的數(shù)量與由所述同時輸出引腳而導致的噪聲量之間的第二相關度，來計算所述噪聲量與所述抖動量之間的第三相關度。
8、一種記錄介質，該記錄介質上記錄有程序，所述程序用于使得計算用來估計半導體裝置的抖動量的同時工作信號噪聲量與抖動量之間的相關度的計算機執(zhí)行以下功能-對于設置了預定用戶設置信息的輸入/輸出引腳，計算作為中心的電源電壓引腳周圍的多個輸入/輸出引腳中的同時工作引腳的數(shù)量與由電源電壓的波動而導致的抖動量之間的第一相關度；對于設置了所述預定用戶設置信息的所述輸入/輸出引腳，計算作為中心的所述電源電壓引腳周圍的所述多個輸入/輸出引腳中的同時工作引腳的數(shù)量與由這些同時工作的輸入/輸出引腳而導致的同時工作信號噪聲量之間的第二相關度；以及基于所述第一相關度和所述第二相關度來計算所述同時工作信號噪聲量與所述抖動量之間的第三相關度。
9、一種記錄介質，該記錄介質上記錄有程序，所述程序用于使得估計半導體裝置的抖動量的計算機執(zhí)行以下功能估計由作為中心的電源電壓引腳周圍的多個輸入/輸出引腳的同時工作而導致的同時工作信號噪聲量；以及通過將所估計出的同時工作信號噪聲量用作輸入，并且通過參照同時工作信號噪聲量與抖動量之間的相關度，來估計所導致的抖動量，所述相關度表示預先計算出的同時工作信號噪聲量與抖動量之間的相關度。
10、一種記錄介質，該記錄介質上記錄有程序，所述程序用于使得通過使用根據(jù)權利要求9所述的程序來設計半導體裝置和安裝該半導體裝置的印刷電路板的計算機執(zhí)行以下功能基于所估計出的抖動量，設計半導體裝置的引腳設置或信號定時，或者安裝該半導體裝置的印刷電路板的布局、多個半導體裝置之間的連接或信號定時。
全文摘要
本發(fā)明提供抖動量估計方法、同時工作信號噪聲量與抖動量之間的相關度計算方法和記錄介質。SSO噪聲計算單元估計由作為中心的電源電壓引腳周圍的輸入/輸出引腳的同時工作而導致的同時工作信號噪聲量。PLL抖動計算單元通過將所估計出的同時工作信號噪聲量用作輸入，并且通過參照同時工作信號噪聲量與抖動量之間的相關度，從而估計在電源電壓引腳出現(xiàn)的抖動量，所述相關度表示預先計算出的同時工作信號噪聲量與抖動量之間的相關度。
文檔編號G01R29/02GK101470149SQ200810161509
公開日2009年7月1日申請日期2008年9月24日優(yōu)先權日2007年12月28日
發(fā)明者香崎康夫申請人:富士通株式會社

完整全部詳細技術資料下載