專(zhuān)利名稱(chēng)：用于微流控芯片的埋層式碳化鈦電極及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于微流控芯片的埋層式碳化鈦電極及其制備方法，主要用于微流控芯 片的電滲流驅(qū)動(dòng)、電泳分離以及電化學(xué)檢測(cè)。
背景技術(shù)：
微流控芯片是微全分析系統(tǒng)的核心，代表著分析儀器走向微型化、集成化的發(fā)展方向。 在微流控芯片的多種檢測(cè)技術(shù)中，同時(shí)擁有高度靈敏度和兼容性的電化學(xué)檢測(cè)方法有望成為 芯片檢測(cè)的主要手段。但現(xiàn)有的集成電極多以膜的形式分布在芯片材料上，其強(qiáng)度較低，不 僅在芯片的封接過(guò)程中容易斷裂，而且在使用過(guò)程中也會(huì)因其突出而受到微流體的沖刷作用 而破壞。同時(shí)，凸起的電極會(huì)導(dǎo)致封接時(shí)在電極附近產(chǎn)生微小的空隙，從而導(dǎo)致漏液的產(chǎn)生。 高強(qiáng)度的埋層式電極則能夠解決上述兩個(gè)問(wèn)題，提高芯片的成品率和使用穩(wěn)定性。

發(fā)明內(nèi)容
本發(fā)明所要解決的問(wèn)題是針對(duì)上述現(xiàn)有技術(shù)而提出一種用于微流控芯片的埋層式碳化鈦
電極，其強(qiáng)度高，性能穩(wěn)定。
本發(fā)明的另外一個(gè)目的是提供用于微流控芯片的埋層式碳化鈦電極的制備方法。 本發(fā)明為解決上述提出的問(wèn)題所采用解決方案為用于微流控芯片的埋層式碳化鈦電極，
其特征在于包括有碳化鈦膜、二氧化鈦膜和芯片材料，碳化鈦膜嵌套在二氧化鈦膜中，二者
集成在芯片材料上，且碳化鈦膜與二氧化鈦膜上表面平齊。 按上述方案，所述的碳化鈦膜厚度為10-200nm。 按上述方案，所述的芯片材料或?yàn)椴Ａ酒?，或?yàn)樘沾尚酒?用于微流控芯片的埋層式碳化鈦電極的制備方法，包括有以下步驟
1) 利用磁控濺射法在芯片材料上制備鈦膜，然后利用含有碳源的等離子體將該鈦膜強(qiáng)制 碳化，制得碳化鈦膜；或利用磁控濺射法直接在芯片材料上制備碳化鈦膜；
2) 采用磁控濺射法或直流濺射法或蒸發(fā)鍍法，在步驟l)制得的碳化鈦膜表面制備一層 金膜，然后在金膜表面涂覆一層光刻膠，利用制得好的圖形屏蔽光照、顯影，利用金腐蝕液 去除無(wú)光刻膠處的金膜，所需電極位置的碳化鈦膜被金膜覆蓋，其它部位的碳化鈦膜裸露；
3) 利用氧等離子體處理樣品，將裸露的碳化鈦膜氧化為二氧化鈦膜，去除剩下的金膜， 即獲得埋層式的碳化鈦電極。
按上述方案，步驟l)所述的碳源為甲烷、乙炔、甲醇、丙酮或乙醇。 按上述方案，步驟1)所述的等離子體碳化步驟是采用微波等離子體或射頻等離子體進(jìn)行碳化。
按上述方案，步驟3)所述的氧等離子體為微波等離子體或射頻等離子體。 本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)制備的埋層式碳化鈦電極不會(huì)給芯片的封裝帶來(lái)
不便，且強(qiáng)度高，導(dǎo)電性能好，性能穩(wěn)定，所獲得的碳化鈦電極的電阻率約為1.9-2.5^Q*m，
電極使用500余次仍未損壞。


圖l為本發(fā)明 的整體結(jié)構(gòu)示意圖； 圖2為圖1沿A-A向剖視圖。
具體實(shí)施例方式
下面結(jié)合實(shí)施例及附圖對(duì)本發(fā)明作進(jìn)一步說(shuō)明，但不能作為對(duì)本發(fā)明的限定。 實(shí)施例1
按照常規(guī)的中頻磁控濺射方法在玻璃芯片材料上制備一層鈦膜，其中濺射條件氬氣流
量10立方厘米每分鐘，功率300W，腔體壓力0.5Pa，濺射時(shí)間5min，然后利用含有甲烷的 微波等離子體對(duì)鈦膜進(jìn)行碳化，其中碳化條件為甲烷流量10立方厘米每分鐘，氫氣流量 20立方厘米每分鐘，微波功率500W，氣體壓力4kPa，碳化時(shí)間19min，在玻璃芯片3上得到 碳化鈦膜2，其厚度為180nm，如圖1和圖2所示。'
碳化鈦膜制備完畢后，利用常規(guī)的直流濺射在碳化鈦膜表面制備一層金膜，其中制備條 件為腔體壓力5Pa，直流電流8raA，時(shí)間20s，然后采用勻膠法在金膜表面涂覆一層光刻膠， 按照通用的光刻程序、顯影程序及金腐蝕程序處理金膜，利用金刻蝕液去除無(wú)光刻膠處的金 膜，金腐蝕液為12: KI: H20=lg: 4g: 40ml，金腐蝕液溫度4(TC，腐蝕時(shí)間lmin。
在金膜上獲得電極圖形后，利用微波等離子體將裸露的碳化鈦膜氧化為二氧化鈦膜1， 其中氧化條件為微波功率500W，腔體壓力4kPa，氧氣流速40立方厘米每分鐘，氣體壓力 4kPa，時(shí)間為30min,最后利用前述金腐蝕液去除剩余的金膜，即獲得埋層式碳化鈦電極。
實(shí)施例2
參照實(shí)施例1，按照常規(guī)的中頻磁控濺射方法在玻璃芯片材料上制備一層碳化鈦膜，其 中濺射條件氬氣流量IO立方厘米每分鐘，甲烷流量為10立方厘米，功率300W，腔體壓力 0.5Pa，濺射時(shí)間5min。碳化鈦膜制備完畢后，采用與實(shí)施例1相同的方法獲得埋層式碳化 鈦電極。實(shí)施例3
按照常規(guī)的射頻磁控濺射方法在玻璃芯片材料上制備一層鈦膜，其中濺射條件氬氣流
量IO立方厘米每分鐘，功率300W，腔體壓力0.5Pa，濺射時(shí)間2min，然后利用含有乙炔的 微波等離子體對(duì)鈦膜進(jìn)行碳化，其中碳化條件為乙炔流量5立方厘米每分鐘，氫氣流量20 立方厘米每分鐘，微波功率500W，氣體壓力4kPa，碳化時(shí)間25min，在玻璃芯片上得到碳化 鈦膜，其厚度為50nm。
碳化鈦膜制備完畢后，采用與實(shí)施例1相同的方法獲得埋層式碳化鈦電極。
實(shí)施例4
按照常規(guī)的中頻磁控濺射方法在玻璃芯片材料上制備一層鈦膜，其中濺射條件氬氣流 量10立方厘米每分鐘，功率300W，腔體壓力O. 5Pa,濺射時(shí)間lmin，然后利用含有甲烷的 射頻等離子體對(duì)鈦膜進(jìn)行碳化，其中碳化條件為甲垸流量3立方厘米每分鐘，氬氣流量IO 立方厘米每分鐘，射頻輸入功率300W，氣體壓力20Pa，碳化時(shí)間30min，在玻璃芯片上得到 碳化鈦膜，其厚度為40nm。
碳化鈦膜制備完畢后，利用常規(guī)的直流濺射在碳化鈦膜表面制備一層金膜，其中制備條 件為腔體壓力5Pa，直流電流8mA，時(shí)間20s，然后采用勻膠法在金膜表面涂覆一層光刻膠， 按照通用的光刻程序、顯影程序及金腐蝕程序處理金膜，利用金刻蝕液去除無(wú)光刻膠處的金 膜，金腐蝕液為12: KI: H20=lg: 4g: 40ml，金腐蝕液溫度40。C，腐蝕時(shí)間lmin。
在金膜上獲得電極圖形后，利用射頻等離子體對(duì)裸露的碳化鈦膜氧化，其中氧化條件為 射頻輸入功率500W，腔體壓力20Pa，氧氣流速10立方厘米每分鐘，時(shí)間為60min,最后利 用前述金腐蝕液去除剩余的金膜，即獲得埋層式碳化鈦電極。
本實(shí)施例未述部分與現(xiàn)有技術(shù)相同。
權(quán)利要求
1、用于微流控芯片的埋層式碳化鈦電極，其特征在于包括有碳化鈦膜(2)、二氧化鈦膜(1)和芯片材料(3)，碳化鈦膜嵌套在二氧化鈦膜中，二者集成在芯片材料上，且碳化鈦膜與二氧化鈦膜上表面平齊。
2、 按權(quán)利要求l所述的用于微流控芯片的埋層式碳化鈦電極，其特征在于所述的碳化鈦 膜厚度為10-200nm。
3、 按權(quán)利要求1或2所述的用于微流控芯片的埋層式碳化鈦電極，其特征在于所述的芯 片材料或?yàn)椴Ａ酒驗(yàn)樘沾尚酒?br> 4、 權(quán)利要求l所述的用于微流控芯片的埋層式碳化鈦電極的制備方法，其特征在于包括 有以下步驟1) 利用磁控濺射法在芯片材料上制備鈦膜，然后利用含有碳源的等離子體將該鈦膜強(qiáng)制 碳化，制得碳化鈦膜；或利用磁控濺射法直接在芯片材料上制備碳化鈦膜；2) 采用磁控濺射法或直流濺射法或蒸發(fā)鍍法，在步驟l)制得的碳化鈦膜表面制備一層 金膜，然后在金膜表面涂覆一層光刻膠，利用制得好的圖形屏蔽光照、顯影，利用金腐蝕液 去除無(wú)光刻膠處的金膜，所需電極位置的碳化鈦膜被金膜覆蓋，其它部位的碳化鈦膜裸露；3) 利用氧等離子體處理樣品，將裸露的碳化鈦膜氧化為二氧化鈦膜，去除剩下的金膜，即獲得埋層式的碳化鈦電極。
5、 按權(quán)利要求4所述的制備方法，其特征在于步驟l)所述的碳源為甲烷、乙炔、甲醇、丙酮或乙醇。
6、 按權(quán)利要求4所述的制備方法，其特征在于步驟l)所述的等離子體碳化步驟是采用 微波等離子體或射頻等離子體進(jìn)行碳化。
7、 按權(quán)利要求4所述的制備方法，其特征在于步驟3)所述的氧等離子體為微波等離子 體或射頻等離子體。
8、 按權(quán)利要求4-7任意一項(xiàng)所述的制備方法，其特征在于所述的碳化鈦膜厚度為10 200nm。
全文摘要
本發(fā)明涉及一種用于微流控芯片的埋層式碳化鈦電極及其制備方法，包括有以下步驟1)在芯片材料上制備鈦膜，然后利用含有碳源的等離子體將該鈦膜碳化，制得碳化鈦膜；或直接制備碳化鈦膜；2)采用磁控濺射法或直流濺射法或蒸發(fā)鍍法，在碳化鈦膜表面制備一層金膜，然后在金膜表面涂覆一層光刻膠，利用制得好的圖形屏蔽光照、顯影，利用金腐蝕液去除無(wú)光刻膠處的金膜，所需電極位置的碳化鈦膜被金膜覆蓋，其它部位的碳化鈦膜裸露；3)利用氧等離子體處理樣品，將裸露的碳化鈦膜氧化為二氧化鈦膜，去除剩下的金膜，即得。本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)制備的埋層式碳化鈦電極不會(huì)給芯片的封裝帶來(lái)不便，且強(qiáng)度高，導(dǎo)電性能好，性能穩(wěn)定。
文檔編號(hào)G01N27/30GK101413132SQ20081019767
公開(kāi)日2009年4月22日 申請(qǐng)日期2008年11月17日 優(yōu)先權(quán)日2008年11月17日
發(fā)明者余冬冬, 宇 杜, 汪建華, 王升高, 程莉莉, 鄧曉清 申請(qǐng)人:武漢工程大學(xué)