專利名稱：一種帶隙基準參考源電路及設計方法
技術領域：
本發(fā)明涉及集成電路設計技術領域，特別是涉及一種提供低溫度系數(shù)參考 電壓的帶隙基準參考源。
背景技術：
帶隙基準參考源是當代模擬集成電路以及數(shù)?；旌想娐窐O為重要的組成
部分，應用在許多集成電路中，如數(shù)/模轉換器線性穩(wěn)壓器和開關穩(wěn)壓器中， 為其提供穩(wěn)定的電壓基準；精密測量儀器儀表和廣泛應用的數(shù)字通信系統(tǒng)中， 作為系統(tǒng)測量和校準的基準。
文獻"A 1.4 V supply CMOS fractional bandgap reference" (R. T. Perry, S. H. Lewis, A. P. Brokaw, and T. R. Viswanathan， IEEE J. Solid-State Circuits, vol. 42, pp. 2180-2186, October 2007)中介紹了 一種帶隙基準參考源電路，其采用電流 放大倍數(shù)(3值很小(約3~4 )的寄生PNP三極管及電阻分壓的結構，為了避 免可觀的基極電流對電阻分壓比例準確性的影響，采用單位增益緩沖器，這樣 導致電路的功耗增加，而且由于反饋電路穩(wěn)定性的要求需要很大的補償電容， 占據(jù)了很大的芯片面積，這無疑增加了生產成本。
另一種電壓模式的帶隙基準參考源電路，如在文獻"A sub-1-V low-noise bandgap voltage reference" (K. Sanborn, D. Ma， and V. Ivanov， IEEE J. Solid-State Circuits, vol. 42， pp. 2466-2481 ， November 2007 )中公布的方法，采用BiCMOS (Bipolar-CMOS,雙極-CMOS )工藝中卩值很大的PNP三極管。這種結構不 適于只有低卩值寄生三極管的工藝，因為在這種結構中，采用低卩值寄生三極 管會因為可觀的隨溫度變化的基極電流而破壞了兩個三極管集電極電流相等 的假設，使輸出參考電壓溫度系數(shù)惡化。因此，釆用BiCMOS工藝不僅增加 了生產的成本，而且使該電路在工藝上的適用性受到限制。此外，由于工藝波動以及誤差放大器的失調電壓等因素的影響，實際制造 出的帶隙基準參考源輸出的參考電壓往往無法達到最小的溫度系數(shù)，同時輸出 參考電壓的絕對值波動也較大，因而通常需要后續(xù)校準步驟。常見的^^準方法 有利用大電流蒸發(fā)熔絲等步驟來改變生產出來的芯片上電阻的有效阻值，或用 激光束照射薄膜電阻以改變其阻值。顯而易見，這樣的附加校準工藝步驟不僅 增加了生產成本，還可能因為金屬熔絲的蒸發(fā)對芯片內部造成污染，影響其它 部分電路的性能。
可見，如何利用較低的工藝成本，設計出結構簡單、溫度系數(shù)較低且輸出 參考電壓絕對值穩(wěn)定的帶隙基準參考源，成為本領域技術人員迫切需要解決的 問題。
發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種具有較低的工藝成本、結構簡單、 溫度系數(shù)較低且輸出參考電壓絕對值穩(wěn)定的帶隙基準參考源。
為了解決上述問題，本發(fā)明公開了一種帶隙基準參考源電路，包括 PMOS電流源管(M5)，其源極和襯底都接在電源VDD上，其漏極輸出 電流提供給控制管(M3和M4)和參考電壓產生電路；
誤差放大器(A)，其輸出端連接電流源管(M5)的柵極； PMOS控制管(M3和M4),其各自的柵極和漏極相連，其源極分別與電 流源管(M5)的漏極連接，并且控制管(M3和M4)各自的柵極分別與誤差 放大器(A)的負、正輸入端連接，漏極分別與參考電壓產生電路中的三極管 (Ql和Q2)的集電極連接；
參考電壓產生電路，其包括兩個PMOS分壓管(Ml和M2)、兩個三極管 (Ql和Q2 )和一個輸出電阻(R);分壓管(Ml和M2 )柵極連接在一起并 且接地；分壓管(Ml)的源極與電流源管(M5)的漏極連接，漏極與分壓管 (M2)的源極連接并與三極管(Ql)的基極連接；分壓管(M2)的漏極與三極管(Ql)的發(fā)射極共同接地；三極管(Q2)的基極與電流源管(M5)的漏
極連接，發(fā)射極與輸出電阻(R)的一端連接；輸出電阻(R)另一端接地；
校準電路，其包括多個溝道寬度彼此相等、且溝道長度與PMOS分壓管 (Ml)、 PMOS控制管(M3)相等的PMOS校準管，校準管的柵極分別與數(shù)
字開關連接，并且分別與分壓管(Ml)及控制管(M3)并聯(lián)，由數(shù)字開關控
制其導通或關斷狀態(tài)。
優(yōu)選的，所述PMOS控制管(M3和M4)的溝道長度相同。
優(yōu)選的，所述PMOS分壓管(M1和M2)的溝道長度相同，溝道寬度成比例。
進一步，所述三極管(Ql和Q2)是NPN型寄生三極管。 優(yōu)選的，所述PMOS分壓管(Ml )工作在線性區(qū)，所述PMOS分壓管(M2 ) 工作在々包和區(qū)。
根據(jù)本發(fā)明的實施例，還公開了一種帶隙基準參考源電路設計方法，所述 電路包括誤差放大器(A)、 PMOS電流源管(M5)、 PMOS控制管(M3和 M4)、輸出電阻(R)、參考電壓產生電路以及校準電路，所述參考電壓產生電 路包括兩個PMOS分壓管(Ml和M2 )和兩個三極管(Q1和Q2),所述校準電 路包括多個分別與PMOS分壓管(Ml)及PMOS控制管(M3 )并聯(lián)的PMOS 校準管，所述校準管溝道寬度彼此相等、且溝道長度分別與PMOS分壓管 (Ml)、 PMOS控制管(M3)相等，所述方法包括以下步驟 計算輸出參考電壓的表達式；
根據(jù)三極管基極-發(fā)射極電壓及閾值電壓與溫度的關系，計算輸出參考電 壓的溫度系數(shù)；
令輸出參考電壓的溫度系數(shù)為0，在PMOS控制管M3和M4溝道寬度相 等的條件下，計算得到所需PMOS分壓管Ml和M2的溝道寬長比的初始比值； 通過進行工藝角仿真，滿足輸出參考電壓穩(wěn)定并具有最小溫度系數(shù)條件時，確定M1和M3管的溝道寬度范圍，將該范圍中對應PMOS分壓管Ml和 PMOS控制管M3的最小溝道寬度的管子接入帶隙基準參考源電路；
根據(jù)測試結果，為保證在相對穩(wěn)定的輸出電壓下有最小的溫度系數(shù)，同時 調整與PMOS分壓管Ml并聯(lián)的校準管數(shù)目，以及與PMOS控制管M3并聯(lián) 的校準管數(shù)目，確定最終PMOS分壓管Ml的等效溝道寬長及PMOS控制管 M3的等效溝道寬度。
優(yōu)選的，所述PMOS控制管(M3和M4)的溝道長度相同。 優(yōu)選的，所述PMOS分壓管(Ml和M2 )的溝道長度相同，溝道寬度成 比例。
進一步，所述三極管(Q1和Q2)是NPN型寄生三極管。 進一步，通過數(shù)字開關控制接入校準電路中的PMOS校準管的數(shù)目，確 定PMOS分壓管(Ml)和PMOS控制管(M3 )的等效溝道寬度。 與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點
本發(fā)明通過數(shù)字開關控制接入校準電路中的PMOS校準管的數(shù)目，調節(jié) 分壓管和控制管的等效溝道寬度，結構簡單，簡化了對輸出參考電壓的校準過 程，同時能獲得最小的溫度系數(shù)，減小輸出參考電壓絕對值的波動。
本發(fā)明利用CMOS工藝中常溫下P值約為20的NPN型寄生三級管，工 藝簡單，同時通過適當?shù)碾娏靼才攀够鶚O電流對電路性能的影響基本可以忽 略。并且，本發(fā)明采用串聯(lián)PMOS管的分壓結構取代通常的電阻分壓結構， 這樣在滿足低功耗的前提下可以較大地減小芯片面積。
圖l是本發(fā)明一種帶隙基準參考源電路結構示意圖2是針對圖1中校準電路的局部放大示意圖3是本發(fā)明一種帶隙基準參考源電路設計方法實施例的步驟流程圖。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明。
本發(fā)明的核心構思之一在于利用數(shù)字開關邏輯控制校準電路中有效接入 的PMOS >^交準管的數(shù)目，可以調節(jié)PMOS分壓管和PMOS控制管的等效溝道 寬度，在一定的PMOS分壓管溝道寬長比值及PMOS控制管溝道寬長比值時， 使得輸出的參考電壓具有最小的溫度系數(shù)，并減小其輸出絕對值的波動；同時 采用CMOS工藝中P值約為20的NPN型寄生三級管，通過適當?shù)碾娏靼才?減少基極電流對電路性能的影響，并降低工藝成本。
參照圖1,示出了本發(fā)明一種帶隙基準參考源電路結構示意圖，相應的， 圖2示出了針對圖1電路結構中校準電路的局部放大示意圖，該帶隙基準參考 源電路具體可以包括
PMOS電流源管M5,其源極和襯底都接在電源VDD上，其漏極則輸出 電流提供給控制管M3和M4和參考電壓產生電路；
誤差放大器A,其輸出端連接電流源管M5的柵極；
PMOS控制管M3和M4，其采用二極管接法，即柵極和漏極相連，且其 源極分別與電流源管M5的漏極連接，并且控制管M3和M4各自的柵極分別 與誤差放大器A的負、正輸入端連接，漏極分別與參考電壓產生電路中的三 極管Ql和Q2的集電極連接；
參考電壓產生電路，其包括兩個PMOS分壓管Ml和M2、兩個三極管 Ql和Q2，和一個輸出電阻R;分壓管Ml和M2的柵極連接在一起并且接地； 分壓管Ml的源極與電流源管M5的漏極連接，漏極與分壓管M2的源極連接 并與三極管Ql的基極連接；分壓管M2的漏極與三極管Ql的發(fā)射極共同接 地；三極管Q2的基極與電流源管M5的漏極連接，發(fā)射極與輸出電阻R的一 端連接；輸出電阻R另一端接地；校準電路，其包括多個溝道寬度彼此相等、且溝道長度與PMOS分壓管 Ml、 PMOS控制管M3相等的PMOS校準管，校準管的柵極分別與數(shù)字開關 連接，并且分別與分壓管M1及控制管M3并聯(lián)，由數(shù)字開關控制其導通或關 斷狀態(tài)。
優(yōu)選的，所述PMOS控制管M3和M4的溝道長度相同；同時，所述PMOS 分壓管M1和M2的溝道長度相同，溝道寬度成比例。具體確定PMOS分壓管 Ml和PMOS控制管M3的等效溝道寬度值的過程，將在下面做詳細描述。
此處做出如下假設
1、 誤差放大器A的增益足夠大，并且輸入無失調，因此負反饋方式使得 誤差放大器A的正負輸入端電壓差接近于零，即V+和V-兩點電壓相等。
2、 PMOS控制管M3和M4之間的失配及基準電壓產生電路中的分壓管 Ml和M2之間的失配可以忽略不計。
圖1中PMOS分壓管Ml工作在線性區(qū)，PMOS分壓管M2工作在飽和 區(qū)，其漏極電流分別可以表示為
/+C0X;(|FGS|-U)2 ")
其中， 〃是溝道載流子遷移率，F(xiàn)rap是閾值電壓，釅和丄分別為溝道寬度 和溝道長度。NPN型寄生三極管Ql的基極電流由于其較小的p值而不能忽略 (在室溫時卩值約為20,在-40。C時卩值小于10)。令/一w/2,其中系數(shù)m〉1, 則電壓&可以表示為
其中，x= |^ZSZ:-1,那么輸出參考電壓「REF可以表示為
^EF 二 (「be1 - I ^"hp + (KbE1 — 7bE2)(4 )式中的基極-發(fā)射極電壓之差(7肌-r船)即PTAT ( Proportional To Absolute Temperature,與絕對溫度成正比)項，可以用Ql和Q2的集電極電流表示為
<formula>formula see original document page 11</formula> (5)
其中，N是Q2發(fā)射極面積與Ql發(fā)射極面積之比，&是熱電壓。流過Ql和 Q2的集電極電流之比與控制管M3和M4的尺寸比例相關，因而輸出參考電
壓^ref可以表示為
<formula>formula see original document page 11</formula> ( 6 )
需要說明的是，為保證Ql和Q2不會因為工作在深飽和區(qū)而導致其P降低， PMOS控制管M3和M4可以取較大的溝道寬長比使其工作在弱反型區(qū)，或者 采用CMOS工藝中閾值電壓較低的MOS管。 由于三極管基極-發(fā)射極電壓對溫度的依賴關系可以表示為
<formula>formula see original document page 11</formula> (7)
其中，^beo是在T。溫度下的基極-發(fā)射極電壓，Kbg是OK時硅材料的帶隙電壓， /7是與溫度無關而與工藝相關的常數(shù)，/表示集電極電流的溫度依賴關系參數(shù)。 在一級近似條件下，閾值電壓隨溫度下降表象為線性關系
<formula>formula see original document page 11</formula> (8)
其中，ctT是閾值電壓的溫度系數(shù)。將式(7)和式(8)代入式(6),可以得到 <formula>formula see original document page 11</formula>( 9 ) 忽略系數(shù)/w與溫度的關系，則輸出參考電壓的溫度系數(shù)可以通過對(9)式求 微分得到
<formula>formula see original document page 11</formula>( 10)其中，F(xiàn)ro是在溫度為r。時的熱電壓。為了讓溫度系數(shù)最小，令式(10)等于 0,則可以得到如下關系式
<formula>formula see original document page 12</formula>這樣，由于PMOS控制管M3和M4的溝道長度相同，在PMOS控制管M3 和M4溝道寬度相等的條件下，可以求得PMOS分壓管Ml溝道寬長比和PMOS 分壓管M2溝道寬長比之間的比例，由于PMOS分壓管Ml和M2的溝道長度 相同，因此可以求得PMOS分壓管Ml和M2的溝道寬度比值。
需要說明的是，PMOS分壓管Ml的溝道寬長比和M2的溝道寬長比之間 的比例的范圍，以及PMOS控制管M3的溝道寬長比和M4的溝道寬長比之間 的比例的范圍，是通過進行工藝角仿真，滿足輸出參考電壓穩(wěn)定并具有最小溫 度系數(shù)的條件而確定的，進而可以確定M1和M3管的溝道寬度范圍。然后， 選取該范圍中，對應Ml和M3管的最小溝道寬度的管子接入帶隙基準參考源 電路，而此最小溝道寬度和所有并聯(lián)校準管溝道寬度之和確定的相應等效溝道 寬度，應該至少覆蓋由工藝角確定的溝道寬度范圍。
對該帶隙基準參考源電路進行實際測量時，若發(fā)現(xiàn)輸出的參考電壓與設計 值有偏差且溫度系數(shù)較大，則同時調整與PMOS分壓管Ml并聯(lián)的校準管數(shù)目， 以及與PMOS控制管M3并聯(lián)的校準管數(shù)目，通過校準管的增加或減少，得到 相應的(r / i)2 /(釅/ A和(『/ ￡)3 /(『/ ￡)4 <直，4吏得輸出參考電壓的溫度系凄t最小，
且輸出絕對值的波動最小。
調整PMOS校準管接入電路的具體操作可以是在開關控制邏輯模塊的 控制下，將圖2所示校準電路中連接某一 PMOS校準管柵極的開關斷開，另 一開關閉合，則將該PMOS校準管接入校準電路，并與PMOS分壓管Ml并 聯(lián)。由于校準精度的要求，校準管的溝道寬度較小， 一定數(shù)目的PMOS校準管相并聯(lián)后的等效溝道寬度可以與PMOS分壓管Ml或是PMOS控制管M3 的溝道寬度相等。因此，可以通過調整與之相并聯(lián)的校準管的數(shù)目，最終確定 PMOS分壓管Ml和PMOS控制管M3的等效溝道寬度。
根據(jù)本發(fā)明的實施例，還公開了一種帶隙基準參考源電路設計方法。參照 圖3，示出了本發(fā)明一種帶隙基準參考源電路設計方法實施例，所述電路包括 誤差放大器A、 PMOS電流源管M5、 PMOS控制管M3和M4、輸出電阻R、 參考電壓產生電路以及校準電路，所述參考電壓產生電路包括兩個PMOS分 壓管Ml和M2及兩個三極管Ql和Q2，所述校準電路包括多個分別與PMOS 分壓管Ml及PMOS控制管M3并聯(lián)的PMOS校準管，所述校準管溝道寬度 彼此相等、且溝道長度分別與PMOS分壓管Ml、 PMOS控制管M3相等，所 述方法包括以下步驟
步驟301、計算輸出參考電壓的表達式；
步驟302、根據(jù)三極管基極-發(fā)射極電壓及閾值電壓與溫度的關系，計算步 驟301中的輸出參考電壓的溫度系數(shù)；
步驟303、令輸出參考電壓的溫度系數(shù)為0，在PMOS控制管M3和M4 溝道寬度相等的條件下，計算得到所需PMOS分壓管Ml和M2的溝道寬長比 的4刀始比虧直；
步驟304、通過進行工藝角仿真，滿足輸出參考電壓穩(wěn)定并具有最小溫度 系數(shù)條件時，確定M1和M3管的溝道寬度范圍，將該范圍中對應PMOS分壓 管Ml和PMOS控制管M3的最小溝道寬度的管子接入帶隙基準參考源電路；
該步驟中，PMOS分壓管M1的最小溝道寬度及其與所有并聯(lián)校準管溝道 寬度之和確定的相應等效溝道寬度，以及PMOS控制管M3的最小溝道寬度及 其與所有并聯(lián)校準管溝道寬度之和確定的相應等效溝道寬度，應該覆蓋由工藝 角確定的各自的溝道寬度范圍。
步驟305、根據(jù)測試結果，為保證在相對穩(wěn)定的輸出電壓下有最小的溫度系數(shù)，同時調整與PMOS分壓管Ml并聯(lián)的校準管數(shù)目，以及與PMOS控制 管M3并聯(lián)的校準管數(shù)目，確定最終PMOS分壓管Ml的等效溝道寬長及PMOS 控制管M3的等效溝道寬度。
需要說明的是，以上步驟之間并沒有固定的內容關系，有些步驟可以合為 一個步驟完成，例如，步驟301和302等。
優(yōu)選的，所述PMOS控制管M3和M4的溝道長度相同；并且，所述PMOS 分壓管Ml和M2的溝道長度相同。
進一步，所述三極管Ql和Q2是NPN型寄生三極管。CMOS工藝中所用 的三極管是(3值較小的寄生三極管，常溫下，寄生NPN管的(3值通常大約為 20，通過適當?shù)碾娏靼才趴梢院雎訬PN管的基極電流對電路性能的影響。本 發(fā)明利用這種CMOS工藝中的寄生NPN管，降低了生產成本。
進一步，通過數(shù)字開關控制接入校準電路中的PMOS校準管的數(shù)目，確 定PMOS分壓管Ml和PMOS控制管M3的等效溝道寬度。數(shù)字調節(jié)的方法 使得對于輸出參考電壓的校準過程簡化，更方便調節(jié)輸出參考電壓具有最小的 溫度系數(shù)，并減小其輸出絕對值的波動。另外，通過數(shù)字開關控制接入校準電 路中的PMOS校準管的數(shù)目僅僅是本實施例的一個優(yōu)選方案，本領域技術人 員可以根據(jù)實際需要應用其他任何可行方式控制接入校準電路中的PMOS校 準管的數(shù)目。
對于方法實施例而言，由于其與電路實施例基本相似，所以描述的比較簡 單，相關之處參見電路實施例的部分說明即可。
下面用實驗結果來說明本發(fā)明的性能表現(xiàn)。在TSMC0.18nm工藝中，M3 管和M4管采用的是閾值電壓為-0.13V的中閾值電壓PMOS管，這樣可以確
現(xiàn)，即使M3管和M4管采用的是正常闊值的管子(闊值電壓為-0.45V),在 較大寬長比下，三極管的基極-集電極電壓在很寬溫度范圍內(-25°C 125°C )仍然能保持在0.45V以內，保證三極管的p值在各個溫度下接近其極限值。進 一步，對該工藝得到的仿真結果顯示，在1V的電源電壓下，在-40。C一125。C 的溫度范圍內輸出溫度系數(shù)約為10.6ppm/。C的107mV的參考電壓，包括誤差 放大器和啟動電路在內的整個帶隙基準參考源消耗的電流小于20pA。
以上對本發(fā)明所提供的一種帶隙基準參考源電路和設計方法，進行了詳細
施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領域 的一般技術人員，依據(jù)本發(fā)明的思想，在具體實施方式
及應用范圍上均會有改 變之處，綜上所述，本說明書內容不應理解為對本發(fā)明的限制。
權利要求
1、一種帶隙基準參考源電路，其特征在于，包括PMOS電流源管(M5)，其源極和襯底都接在電源VDD上，其漏極輸出電流提供給控制管(M3和M4)和參考電壓產生電路；誤差放大器(A)，其輸出端連接電流源管(M5)的柵極；PMOS控制管(M3和M4)，其各自的柵極和漏極相連，其源極分別與電流源管(M5)的漏極連接，并且控制管(M3和M4)各自的柵極分別與誤差放大器(A)的負、正輸入端連接，漏極分別與參考電壓產生電路中的三極管(Q1和Q2)的集電極連接；參考電壓產生電路，其包括兩個PMOS分壓管(M1和M2)、兩個三極管(Q1和Q2)和一個輸出電阻(R)；分壓管(M1和M2)柵極連接在一起并且接地；分壓管(M1)的源極與電流源管(M5)的漏極連接，漏極與分壓管(M2)的源極連接并與三極管(Q1)的基極連接；分壓管(M2)的漏極與三極管(Q1)的發(fā)射極共同接地；三極管(Q2)的基極與電流源管(M5)的漏極連接，發(fā)射極與輸出電阻(R)的一端連接；輸出電阻(R)另一端接地；校準電路，其包括多個溝道寬度彼此相等、且溝道長度與PMOS分壓管(M1)、PMOS控制管(M3)相等的PMOS校準管，校準管的柵極分別與數(shù)字開關連接，并且分別與分壓管(M1)及控制管(M3)并聯(lián)，由數(shù)字開關控制其導通或關斷狀態(tài)。
2、 根據(jù)權利要求1所述的帶隙基準參考源電路，其特征在于，所述PMOS 控制管(M3和M4)的溝道長度相同。
3、 根據(jù)權利要求1所述的帶隙基準參考源電路，其特征在于，所述PMOS 分壓管(M1和M2)的溝道長度相同，溝道寬度成比例。
4、 根據(jù)權利要求1所述的帶隙基準參考源電路，其特征在于，所述三極 管(Ql和Q2)是NPN型寄生三極管。
5、 根據(jù)權利要求1所述的帶隙基準參考源電路，其特征在于，所述PMOS 分壓管(Ml)工作在線性區(qū)，所述PMOS分壓管(M2)工作在飽和區(qū)。
6、 一種帶隙基準參考源電路設計方法，其特征在于，所述電路包括誤差 放大器(A)、 PMOS電流源管(M5)、 PMOS控制管(M3和M4)、輸出電阻(R)、參考電壓產生電路以及校準電路，所述參考電壓產生電路包括兩個 PMOS分壓管(Ml和M2 )和兩個三極管(Q1和Q2),所述校準電路包括多個 分別與PMOS分壓管(Ml)及PMOS控制管(M3 )并聯(lián)的PMOS校準管， 所述校準管溝道寬度彼此相等、且溝道長度分別與PMOS分壓管(M1 )、PMOS 控制管(M3)相等，所述方法包括以下步驟 計算輸出參考電壓的表達式；根據(jù)三極管基極-發(fā)射極電壓及閾值電壓與溫度的關系，計算輸出參考電 壓的溫度系數(shù)；令輸出參考電壓的溫度系數(shù)為0,在PMOS控制管M3和M4溝道寬度相 等的條件下，計算得到所需PMOS分壓管Ml和M2的溝道寬長比的初始比值；通過進行工藝角仿真，滿足輸出參考電壓穩(wěn)定并具有最小溫度系數(shù)條件 時，確定M1和M3管的溝道寬度范圍，將該范圍中對應PMOS分壓管Ml和 PMOS控制管M3的最小溝道寬度的管子接入帶隙基準參考源電路；根據(jù)測試結果，為保證在相對穩(wěn)定的輸出電壓下有最小的溫度系數(shù)，同時 調整與PMOS分壓管Ml并聯(lián)的校準管數(shù)目，以及與PMOS控制管M3并聯(lián) 的校準管數(shù)目，確定最終PMOS分壓管Ml的等效溝道寬長及PMOS控制管 M3的等效溝道寬度。
7、 根據(jù)權利要求6所述的帶隙基準參考源電路設計方法，其特征在于， 所述PMOS控制管(M3和M4)的溝道長度相同。
8、 根據(jù)權利要求6所述的帶隙基準參考源電路設計方法，其特征在于， 所述PMOS分壓管(M1和M2)的溝道長度相同，溝道寬度成比例。
9、 根據(jù)權利要求6所述的帶隙基準參考源電路設計方法，其特征在于， 所述三極管(Q1和Q2)是NPN型寄生三極管。
10、 根據(jù)權利要求6所述的帶隙基準參考源電路設計方法，其特征在于， 通過數(shù)字開關控制接入校準電路中的PMOS校準管的數(shù)目，確定PMOS分壓 管(Ml)和PMOS控制管(M3)的等效溝道寬度。
全文摘要
本發(fā)明提供了一種帶隙基準參考源電路及設計方法，所述電路具體可以包括PMOS電流源管、誤差放大器、PMOS控制管、參考電壓產生電路和校準電路；其中，參考電壓產生電路包括兩個PMOS分壓管、兩個三極管和一個輸出電阻；校準電路包括多個溝道寬度彼此相等的PMOS校準管，由數(shù)字開關控制其導通或關斷狀態(tài)。本發(fā)明工藝成本低、電路結構簡單，并且通過數(shù)字開關控制接入校準電路中的PMOS校準管的數(shù)目，調節(jié)分壓管和控制管的等效溝道寬度，能獲得低溫度系數(shù)的參考電壓，減小輸出參考電壓絕對值的波動。
文檔編號G01R1/00GK101419478SQ20081022570
公開日2009年4月29日 申請日期2008年11月6日 優(yōu)先權日2008年11月6日
發(fā)明者廖懷林, 楊閔昊 申請人:北京大學