專利名稱：基于fpga的印刷電路板圖像骨架化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種印刷電路板缺陷的檢測方法。(二) 背景技術(shù)目前，公知的印刷電路板缺陷的檢測方法是基于圖像的加、減等簡單邏輯運(yùn)算，對運(yùn)算 結(jié)果的分析比較簡單，難以確定圖像之間的差異并確定其缺陷類型，檢測速度較慢，難以實(shí) 現(xiàn)對采集圖像的實(shí)時(shí)處理，影響檢測效率。已有抽取圖像骨架的方法為細(xì)化算法，利用二值 形態(tài)操作判斷像素點(diǎn)的8鄰域的情況。骨架抽取的過程中，因?yàn)樯稀⑾?、左、右方向和對?線方向刪除像素的速度不同，結(jié)果會(huì)丟失一些圖像的基本特征，焊盤的骨架抽取為十字或者 X字，嚴(yán)重影響后續(xù)的圖像處理；而且細(xì)化算法需要對每個(gè)像素進(jìn)行8鄰域分析，在軟件上 處理一幅較大圖像，費(fèi)時(shí)很多，難以實(shí)現(xiàn)實(shí)時(shí)處理。(三) 發(fā)明內(nèi)容本發(fā)明的目的是提供一種基于FPGA的印刷電路板圖像骨架化方法，要解決現(xiàn)有細(xì)化抽取 圖像骨架的算法常常會(huì)丟失圖像特征、且檢測費(fèi)時(shí)、難以實(shí)現(xiàn)實(shí)時(shí)處理的技術(shù)問題。 為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案一種基于FPGA的印刷電路板圖像骨架化方法，應(yīng)用光學(xué)取像、成像裝置和圖像數(shù)據(jù)分析 處理系統(tǒng)，圖像數(shù)據(jù)分析處理系統(tǒng)應(yīng)用現(xiàn)場可編程門陣列采集卡FPGA，其特征在于步驟為 步驟l，輸入圖像數(shù)據(jù)。步驟2，分析每個(gè)像素的3X3鄰域，并統(tǒng)計(jì)周圍8像素中向素值為l的個(gè)數(shù)n，和0和1轉(zhuǎn)換 的次數(shù)S，輸出為l，保留為l的像素。步驟3，判斷中心像素是否為l，如輸出為0，刪除中心像素。步驟4，當(dāng)Kn《6，S二2，且循環(huán)次數(shù)為奇數(shù)次時(shí)，考察中心像素的右、下兩個(gè)方向像 素，以及中心像素的左、上兩個(gè)方向像素，判斷0和1是否有交叉，輸出0，刪除該像素。步驟5，當(dāng)Kn《6，S二4， n=4，且循環(huán)次數(shù)為奇數(shù)次時(shí)，考察中心像素的左上、右上兩 個(gè)方向像素，以及中心像素的左下、右下兩個(gè)方向像素；判斷中心像素的下方像素是否為 1， 0和1是否分為兩個(gè)連通區(qū)域，輸出為0，刪除該像素。一種基于FPGA的印刷電路板圖像骨架化方法，其特征在于在圖像數(shù)據(jù)分析處理系統(tǒng)中生成査找表，此査找表的輸入是代表3X3區(qū)域的像素排列的9位地址，輸出是每次循環(huán)中3 X 3區(qū)域的中心像素是要保留或者要?jiǎng)h除。將査找表下載到FPGA的存儲(chǔ)器內(nèi)，對輸入圖像的每個(gè)像素并行處理，分析其3X3區(qū)域內(nèi)像素的排列情況，得到一個(gè)査找地址，然后在査找表中査找該地址所對應(yīng)的輸出，是l則保留該中心像素，是0則刪除該中心像素，輸出圖像骨架。 所述査找表生成方法a、 統(tǒng)計(jì)以該像素為中心的3X3區(qū)域周圍8個(gè)像素的像素值為l的個(gè)數(shù)n和0、 l轉(zhuǎn)換次數(shù)S;b、 根據(jù)n和S的值，確定輸出結(jié)果，當(dāng)Kn《6，S二2時(shí)，是刪除的候選點(diǎn)，循環(huán)次數(shù)為 奇數(shù)次時(shí)，考察下、右兩個(gè)方向；當(dāng)循環(huán)次數(shù)為偶數(shù)次時(shí)，考察左、上兩個(gè)方向；當(dāng)Kn《 6，S=4，n=Mf，是刪除的候選點(diǎn)，考察對角線上的點(diǎn)，滿足條件時(shí)，即可刪除。一種基于FPGA的印刷電路板圖像骨架化的系統(tǒng)，包括光學(xué)取像、成像裝置和圖像數(shù)據(jù)分 析處理系統(tǒng)，其特征在于圖像數(shù)據(jù)分析處理系統(tǒng)包括一個(gè)含有可配置邏輯塊、存儲(chǔ)器、數(shù) 字時(shí)鐘管理模塊、接口模塊和互聯(lián)布線的現(xiàn)場可編程門陣列采集卡，其中，存儲(chǔ)器中存有査 找表；可配置邏輯塊包括順次連接的圖象數(shù)據(jù)二值化模塊、比較器模塊、計(jì)算器模塊和特 征處理器模塊。與現(xiàn)有技術(shù)相比本發(fā)明具有以下特點(diǎn)和有益效果本發(fā)明根據(jù)內(nèi)部點(diǎn)、孤立點(diǎn)不能刪除，除此之外的不影響連通性的像素點(diǎn)都可以刪除，同時(shí)保留圖像基本特征的原則，在計(jì)算機(jī)上利用程序生成一個(gè)靜態(tài)査找表，此査找表的輸入是代表3X3區(qū)域的像素排列的9位地 址，輸出是每次循環(huán)中3X3區(qū)域的中心像素是要保留(1)或者要?jiǎng)h除(0)。然后根據(jù)此査 找表，在硬件FPGA中，處理圖像的每個(gè)像素，檢査以此像素為中心的3X3區(qū)域的像素排列 狀況，得到一個(gè)査找地址，然后在査找表中査找該地址所對應(yīng)的輸出，是l則保留該中心像 素，是O則刪除該中心像素，輸出圖像骨架。本發(fā)明使用新的骨架化規(guī)則，對圖像的上、下、左、右、及對角線方向左上、左下、右 上、右下八個(gè)方向并且分奇偶次進(jìn)行骨架化，保證了各方向的骨架化速度一致，保留圖像的 基本特征。圖像的骨架是描述圖像幾何及拓?fù)湫再|(zhì)的重要特征之一，在文字識(shí)別、地質(zhì)構(gòu)造 識(shí)別、工業(yè)零件形狀識(shí)別和圖像理解中，首先對被處理的圖像進(jìn)行骨架抽取有助于突出形狀 特征和減少信息量的冗余。本發(fā)明提供的這種新型Skel算法，使用査找表，特別適合在硬件FPGA中并行處理，同時(shí) 釋放軟件資源，大大提高處理速度。本發(fā)明克服了現(xiàn)有細(xì)化算法丟失圖像特征、費(fèi)時(shí)的不足，可以快速并行處理，去除圖像中的冗余信息，準(zhǔn)確抽取圖像的骨架，保留圖像的基本特征。參見圖2、圖3，利用本發(fā)明，克服了現(xiàn)有細(xì)化算法丟失圖像基本特征、純軟件執(zhí)行效率 低下的不足，可以快速并行處理，去除圖像中冗余信息，準(zhǔn)確抽取圖像骨架，保留圖像基本 特征。(四)


下面結(jié)合附圖對本發(fā)明做進(jìn)一步詳細(xì)的說明。 圖1是本方法所述的特征類型示意圖。 圖2是圖像處理前的示意圖。 圖3是圖像經(jīng)本算法的處理后的示意圖。 圖4是本方法的步驟框圖。
具體實(shí)施方式
實(shí)施例參見圖4: 步驟l，輸入圖像數(shù)據(jù)。步驟2，分析每個(gè)像素的3X3鄰域，并統(tǒng)計(jì)周圍8像素中向素值為l的個(gè)數(shù)n，和0和1轉(zhuǎn)換 的次數(shù)S，輸出為l，保留為l的像素。步驟3，判斷中心像素是否為l，如輸出為0，刪除中心像素。步驟4，當(dāng)Kn《6，S二2，且循環(huán)次數(shù)為奇數(shù)次時(shí)，考察中心像素的右、下兩個(gè)方向像 素，以及中心像素的左、上兩個(gè)方向像素，判斷0和1是否有交叉，輸出0，刪除該像素。步驟5，當(dāng)Kn《6，S二4， n=4，且循環(huán)次數(shù)為奇數(shù)次時(shí)，考察中心像素的左上、右上兩 個(gè)方向像素，以及中心像素的左下、右下兩個(gè)方向像素；判斷中心像素的下方像素是否為 1， 0和1是否分為兩個(gè)連通區(qū)域，輸出為0，刪除該像素。本發(fā)明在計(jì)算機(jī)上使用新的規(guī)則生成靜態(tài)査找表，下載到FPGA中，對輸入的圖像中的每 個(gè)像素，考察以該像素為中心的3X3區(qū)域的像素分布，以此排列作為査找的地址，在査找表 中査找該地址該次循環(huán)對應(yīng)的輸出，l為保留該點(diǎn)，0為刪除該點(diǎn)，實(shí)現(xiàn)圖像的骨架抽取。該方法的實(shí)施例根據(jù)上下左右及對角線方向的骨架速度須保持一致的原則，在計(jì)算機(jī)上生成査找表。具 體方法如下1)如圖1所示，對每個(gè)3X3區(qū)域的像素排列，統(tǒng)計(jì)下列數(shù)據(jù)
<formula>formula see original document page 6</formula>
S = 3X3區(qū)域周圍8個(gè)像素的0和1的轉(zhuǎn)換次數(shù)，只能為偶數(shù)。2) 當(dāng)中心像素為l，且Kn《6，S二2時(shí)，考察上下左右四個(gè)方向，即像素值為0和像素值 為l的像素沒有交叉，是刪除的候選點(diǎn)當(dāng)循環(huán)次數(shù)為奇數(shù)次時(shí)，考察右、下兩個(gè)方向，當(dāng)滿足下列條件時(shí)，刪除該點(diǎn) !(bl&&b3&&b5)&&!(bl&b3&b7)=l當(dāng)循環(huán)次數(shù)為偶數(shù)次時(shí)，考察左、上兩個(gè)方向，當(dāng)滿足下列條件時(shí)，刪除該點(diǎn)!(bl&&b5&&b7)&&!(b3&b5&b7)=l3) 當(dāng)中心像素為l， l<n《6，S=4， 11=4時(shí)，考察對角線上四個(gè)方向，即所有像素值為l 的像素點(diǎn)分為兩塊兒，是刪除的候選點(diǎn)。當(dāng)循環(huán)次數(shù)為奇數(shù)次時(shí)，考察左上、右上兩個(gè)方向，當(dāng)滿足下列條件時(shí)，刪除該點(diǎn) (b7=0)&&(!b6&&!b3&&!b2) || (!b8&&!b5&&!b0)=l當(dāng)循環(huán)次數(shù)為偶數(shù)次時(shí)，考察左下、右下兩個(gè)方向，當(dāng)滿足下列條件時(shí)，刪除該點(diǎn) (b0=0)&&(!b0&&!b3&&!b8) || (!b2&&!b5&&!b6)=l4) 對于每個(gè)3X3區(qū)域，進(jìn)行上述處理，最后生成査找表。將査找表下載到FPGA，對輸入圖像中的每個(gè)像素進(jìn)行3X3鄰域的像素分析，根據(jù)循環(huán)次 數(shù)，在査找表中査找骨架化的輸出結(jié)果。
權(quán)利要求
1. 一種基于FPGA的印刷電路板圖像骨架化方法，應(yīng)用光學(xué)取像、成像裝置和圖像數(shù)據(jù)分析處理系統(tǒng)，圖像數(shù)據(jù)分析處理系統(tǒng)應(yīng)用現(xiàn)場可編程門陣列采集卡FPGA，其特征在于步驟為步驟1，輸入圖像數(shù)據(jù)；步驟2，分析每個(gè)像素的3×3鄰域，并統(tǒng)計(jì)周圍8像素中向素值為1的個(gè)數(shù)n，和0和1轉(zhuǎn)換的次數(shù)S，輸出為1，保留為1的像素；步驟3，判斷中心像素是否為1，如輸出為0，刪除中心像素；步驟4，當(dāng)1＜n≤6，S＝2，且循環(huán)次數(shù)為奇數(shù)次時(shí)，考察中心像素的右、下兩個(gè)方向像素，以及中心像素的左、上兩個(gè)方向像素，判斷0和1是否有交叉，輸出0，刪除該像素；步驟5，當(dāng)1＜n≤6，S＝4，n＝4，且循環(huán)次數(shù)為奇數(shù)次時(shí)，考察中心像素的左上、右上兩個(gè)方向像素，以及中心像素的左下、右下兩個(gè)方向像素；判斷中心像素的下方像素是否為1，0和1是否分為兩個(gè)連通區(qū)域，輸出為0，刪除該像素。
2. 一種基于FPGA的印刷電路板圖像骨架化方法，其特征在于在圖像數(shù)據(jù)分析處理系統(tǒng)中生成査找表，此査找表的輸入是代表3X3區(qū)域的像素排列 的9位地址，輸出是每次循環(huán)中3 X 3區(qū)域的中心像素是要保留或者要?jiǎng)h除；將査找表下載到FPGA的存儲(chǔ)器內(nèi)，對輸入圖像的每個(gè)像素并行處理，分析其3X3區(qū)域 內(nèi)像素的排列情況，得到一個(gè)査找地址，然后在査找表中査找該地址所對應(yīng)的輸出，是l則 保留該中心像素，是0則刪除該中心像素，輸出圖像骨架。
3.根據(jù)權(quán)利要求2所述的基于FPGA的印刷電路板圖像骨架化方法，其 特征在于所述査找表生成方法a、 統(tǒng)計(jì)以該像素為中心的3X3區(qū)域周圍8個(gè)像素的像素值為l的個(gè)數(shù)n和0、 l轉(zhuǎn)換次數(shù)S;b、 根據(jù)n和S的值，確定輸出結(jié)果，當(dāng)Kn《6，S二2時(shí)，是刪除的候選點(diǎn)，循環(huán)次數(shù) 為奇數(shù)次時(shí)，考察下、右兩個(gè)方向；當(dāng)循環(huán)次數(shù)為偶數(shù)次時(shí)，考察左、上兩個(gè)方向；當(dāng)1<n《6，S=4，n=Mf，是刪除的候選點(diǎn)，考察對角線上的點(diǎn)，滿足條件時(shí)，即可刪除。權(quán)利要求4
一種基于FPGA的印刷電路板圖像骨架化的系統(tǒng)，包括光學(xué)取像、 成像裝置和圖像數(shù)據(jù)分析處理系統(tǒng)，其特征在于圖像數(shù)據(jù)分析處理系統(tǒng)包括一個(gè)含有可配 置邏輯塊、存儲(chǔ)器、數(shù)字時(shí)鐘管理模塊、接口模塊和互聯(lián)布線的現(xiàn)場可編程門陣列采集卡， 其中，存儲(chǔ)器中存有査找表；可配置邏輯塊包括順次連接的圖象數(shù)據(jù)二值化模塊、比較器 模塊、計(jì)算器模塊和特征處理器模塊。
全文摘要
一種基于FPGA的印刷電路板圖像骨架化方法，先輸入圖像，分析每個(gè)像素的3？鄰域，并統(tǒng)計(jì)周圍8像素中向素值為1的個(gè)數(shù)n，和0和1轉(zhuǎn)換的次數(shù)S，輸出為1，保留為1的像素；然后，判斷中心像素是否為1，如為0，刪除中心像素；當(dāng)1＜n≤6，S＝2，且循環(huán)次數(shù)為奇數(shù)次時(shí)，考察中心像素的右、下兩個(gè)方向像素，及中心像素的左、上兩個(gè)方向像素，判斷0和1是否有交叉，輸出0，刪除該像素；當(dāng)1＜n≤6，S＝4，n＝4，且循環(huán)次數(shù)為奇數(shù)次時(shí)，考察中心像素的左上、右上兩個(gè)方向像素，及中心像素的左下、右下兩個(gè)方向像素；判斷中心像素的下方像素是否為1，0和1是否分為兩個(gè)連通區(qū)域，若為0，刪除該像素。可快速準(zhǔn)確抽取圖像骨架。
文檔編號(hào)G01N21/88GK101221135SQ20081030013
公開日2008年7月16日 申請日期2008年1月17日 優(yōu)先權(quán)日2008年1月17日
發(fā)明者付純鶴, 姚立新, 云 張, 連軍莉, 邴守東, 魏祥英 申請人:中國電子科技集團(tuán)公司第四十五研究所