專利名稱：抗干擾磁感應(yīng)傳感裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及磁傳感器，特別涉及一種干簧管數(shù)據(jù)采集電路。
背景技術(shù)：
磁傳感數(shù)據(jù)采集技術(shù)，是一種非接觸式數(shù)據(jù)采集技術(shù)，可以用于各種機(jī)械運(yùn)動(dòng)的檢測(cè)和 數(shù)據(jù)采集。開(kāi)關(guān)式磁傳感器的典型代表——干簧管，在很多數(shù)據(jù)采集及控制系統(tǒng)中都有應(yīng)用 。時(shí)下蓬勃發(fā)展的遠(yuǎn)程抄表系統(tǒng)中，各種燃?xì)獗?、水表?shù)據(jù)采集就采用了干簧管作為磁控開(kāi) 關(guān)，進(jìn)行表頭數(shù)據(jù)采集。
現(xiàn)有技術(shù)的干簧管數(shù)據(jù)采集電路如圖l所示。干簧管T為單刀單擲開(kāi)關(guān)，干簧管T的輸出 端A連接微處理器M的I/0口，干簧管T的開(kāi)關(guān)觸點(diǎn)B接地。當(dāng)干簧管T接通時(shí)，輸出端A為低電 平，斷開(kāi)時(shí)輸出端A為高電平，這樣完成數(shù)據(jù)采集過(guò)程。由于干簧管的動(dòng)作是基于磁場(chǎng)的作 用，非常容易受到外磁場(chǎng)的干擾，從而影響數(shù)據(jù)采集的準(zhǔn)確性。
另一方面，雖然目前的集成電路技術(shù)，已經(jīng)發(fā)展到使微處理器的高阻抗i/o口消耗功率
(1/0口灌入電流或拉出電流)，可以忽略不計(jì)的程度，但是由圖l可以看出，當(dāng)輸出端A為 低電平(干簧管T接通)時(shí)，流經(jīng)電阻R到地的電流(I=Vcc/R)將帶來(lái)功率損耗。由于表頭 數(shù)據(jù)采集這類電路中，干簧管動(dòng)作頻繁，上述功率損耗將是可觀的，特別是對(duì)于采用紐扣電 池供電的干簧管數(shù)據(jù)采集電路，降低功率損耗就顯得更加重要。
實(shí)用新型內(nèi)容
本實(shí)用新型所要解決的技術(shù)問(wèn)題，就是針對(duì)現(xiàn)有技術(shù)的干簧管數(shù)據(jù)采集電路容易受到干 擾的問(wèn)題，提供一種抗干擾磁感應(yīng)傳感裝置。本實(shí)用新型還提供了一種降低采集電路功耗的 改進(jìn)型技術(shù)方案。
本實(shí)用新型解決所述技術(shù)問(wèn)題，采用的技術(shù)方案是，抗干擾磁感應(yīng)傳感裝置，包括與微 處理器連接的傳感器，所述傳感器由第一干簧管和第二干簧管構(gòu)成，所述第一干簧管和第二 干簧管分別連接微處理器的兩個(gè)I/0口 ，所述第一干簧管和第二干簧管之間設(shè)置有磁屏蔽板
進(jìn)一步的，所述第一干簧管和第二干簧管為單刀雙擲開(kāi)關(guān)，所述單刀雙擲開(kāi)關(guān)的兩個(gè)開(kāi) 關(guān)觸點(diǎn)分別連接高電平和低電平，所述單刀雙擲開(kāi)關(guān)的輸出端與所述微處理器連接。
本實(shí)用新型的有益效果是，采用兩只干簧管和磁屏蔽板結(jié)合的技術(shù)方案，可以降低外磁場(chǎng)對(duì)數(shù)據(jù)采集電路的干擾，提高數(shù)據(jù)采集的可靠性。本實(shí)用新型進(jìn)一步改進(jìn)的技術(shù)方案，還 能夠降低采集電路的功耗。
圖l是現(xiàn)有技術(shù)電路示意圖2是實(shí)施例的結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖
及實(shí)施例詳細(xì)描述本實(shí)用新型的技術(shù)方案。
本實(shí)用新型的抗干擾磁感應(yīng)傳感裝置，采用兩只干簧管配合進(jìn)行數(shù)據(jù)采集，并在兩只干 簧管之間設(shè)置磁屏蔽板，即便不能完全屏蔽外磁場(chǎng)的干擾，也可以通過(guò)外部電路的設(shè)置(主 要是通過(guò)微處理器軟件的設(shè)定)在發(fā)生干擾的時(shí)候使一只干簧管先動(dòng)作，從而鎖定電路避免 采集不正確的數(shù)據(jù)。
實(shí)施例
圖2示出了本例兩只干簧管及磁屏蔽板的結(jié)構(gòu)關(guān)系。本例微處理器40選用的是型號(hào)為 MSP430F123的16位RISC微處理器，具有技術(shù)成熟，功耗低的特點(diǎn)。傳感器由第一干簧管ll和 第二干簧管12構(gòu)成，兩只干簧管均采用單刀雙擲開(kāi)關(guān)，其輸出端A分別通過(guò)限流電阻41、限 流電阻42與微處理器40的兩個(gè)I/0口連接，其開(kāi)關(guān)觸點(diǎn)B和開(kāi)關(guān)觸點(diǎn)C分別連接低電平(地G) 和高電平(電源Vcc)。圖中第一干簧管11和第二干簧管12平行配置，磁屏蔽板20垂直于第 一干簧管11和第二干簧管12所在平面且與兩只干簧管平行，磁屏蔽板20與第二干簧管12的距 離小于其與第一干簧管ll的距離。磁屏蔽板20采用鐵磁材料構(gòu)成，磁屏蔽板20上安裝了一塊 永磁體21，可以使磁屏蔽板20磁化，讓第二干簧管12處于磁屏蔽板20磁化后的磁場(chǎng)中。在進(jìn) 行數(shù)據(jù)采集時(shí)，第一干簧管ll應(yīng)置于感應(yīng)磁場(chǎng)近端，即讓感應(yīng)磁場(chǎng)置于圖2上方。試驗(yàn)表明 ，這種配置結(jié)構(gòu)，當(dāng)感應(yīng)磁場(chǎng)變化時(shí)，第一干簧管11的輸出端A電平狀態(tài)會(huì)發(fā)生相應(yīng)變化， 而第二干簧管12的輸出端A電平狀態(tài)保持不變。如果出現(xiàn)較強(qiáng)干擾磁場(chǎng)， 一般是第二干簧管 12先動(dòng)作，如果通過(guò)軟件鎖定電路，則可以避免錯(cuò)誤的數(shù)據(jù)采集。
這種配置結(jié)構(gòu)，通過(guò)第二干簧管12對(duì)圖2下方的磁場(chǎng)作出響應(yīng)，還可以完成其他功能。 為了保證磁屏蔽效果，應(yīng)選用面積較大的磁屏蔽板，使第二干簧管在磁屏蔽板上的投影 面積小于磁屏蔽板的面積。
權(quán)利要求權(quán)利要求1抗干擾磁感應(yīng)傳感裝置，包括與微處理器連接的傳感器，其特征在于，所述傳感器由第一干簧管和第二干簧管構(gòu)成，所述第一干簧管和第二干簧管分別連接微處理器的兩個(gè)I/O口，所述第一干簧管和第二干簧管之間設(shè)置有磁屏蔽板。
2.根據(jù)權(quán)利要求l所述的抗干擾磁感應(yīng)傳感裝置，其特征在于，所述 第一干簧管與第二干簧管平行，所述磁屏蔽板垂直于第一干簧管和第二干簧管所在平面且與 它們平行，所述磁屏蔽板與第二干簧管的距離小于其與第一干簧管的距離。
3.根據(jù)權(quán)利要求l所述的抗干擾磁感應(yīng)傳感裝置，其特征在于，所述 第一干簧管和第二干簧管為單刀雙擲開(kāi)關(guān)，所述單刀雙擲開(kāi)關(guān)的兩個(gè)開(kāi)關(guān)觸點(diǎn)分別連接高電 平和低電平，所述單刀雙擲開(kāi)關(guān)的輸出端與所述微處理器連接。
4.根據(jù)權(quán)利要求l、 2或3所述的抗干擾磁感應(yīng)傳感裝置，其特征在于 ，所述磁屏蔽板由鐵磁材料構(gòu)成。
5.根據(jù)權(quán)利要求4所述的抗干擾磁感應(yīng)傳感裝置，其特征在于，所述 磁屏蔽板上安置有永磁體。
6.根據(jù)權(quán)利要求4所述的抗干擾磁感應(yīng)傳感裝置，其特征在于，所述 第二干簧管在磁屏蔽板上的投影面積小于磁屏蔽板的面積。
專利摘要本實(shí)用新型涉及磁傳感器，特別涉及一種干簧管數(shù)據(jù)采集電路。本實(shí)用針對(duì)現(xiàn)有技術(shù)的干簧管數(shù)據(jù)采集電路容易受到干擾的問(wèn)題，公開(kāi)了一種抗干擾磁感應(yīng)傳感裝置。本實(shí)用新型還提供了一種降低采集電路功耗的改進(jìn)型技術(shù)方案。本實(shí)用新型的技術(shù)方案是，抗干擾磁感應(yīng)傳感裝置，包括與微處理器連接的傳感器，所述傳感器由第一干簧管和第二干簧管構(gòu)成，所述第一干簧管和第二干簧管分別連接微處理器的兩個(gè)I/O口，所述第一干簧管和第二干簧管之間設(shè)置有磁屏蔽板。本實(shí)用新型用于數(shù)據(jù)采集電路，可以降低外磁場(chǎng)對(duì)數(shù)據(jù)采集電路的干擾，提高數(shù)據(jù)采集的可靠性。本實(shí)用新型進(jìn)一步改進(jìn)的技術(shù)方案，還能夠降低采集電路的功耗。
文檔編號(hào)G01D5/12GK201314828SQ20082030361
公開(kāi)日2009年9月23日 申請(qǐng)日期2008年12月23日 優(yōu)先權(quán)日2008年12月23日
發(fā)明者張長(zhǎng)明, 釗 李, 楊立榮 申請(qǐng)人:四川恒芯科技有限公司