專利名稱：繼電器觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電磁技術(shù)，具體說(shuō)就是繼電器觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量方 法及其裝置。
(二)
背景技術(shù)：
繼電器觸點(diǎn)穩(wěn)定時(shí)間可有效地反映繼電器觸點(diǎn)接觸可靠性，是產(chǎn)
品出廠前進(jìn)行篩選試驗(yàn)中的重要測(cè)量參數(shù)，GJB要求五級(jí)以上航天繼 電器出廠前必須進(jìn)行觸點(diǎn)穩(wěn)定時(shí)間測(cè)量。航天繼電器觸點(diǎn)穩(wěn)定時(shí)間定
義為在繼電器動(dòng)作和釋放時(shí)間之后，觸點(diǎn)達(dá)到并保持靜態(tài)接觸電阻 狀態(tài)時(shí)，所允許的最大時(shí)間。目前對(duì)于航天繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量
方法、測(cè)量條件都有標(biāo)準(zhǔn)規(guī)定。以GJB 65B-99為例，該標(biāo)準(zhǔn)規(guī)定航 天繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量須在50mA(最大值)50mV(直流最大值或 交流峰值)阻性負(fù)載條件下進(jìn)行。
目前，針對(duì)繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量的專門研究很少，繼電器生 產(chǎn)廠家一般通過(guò)示波器測(cè)量觸點(diǎn)壓降波形人工測(cè)量穩(wěn)定時(shí)間。該方法 一方面為了提高測(cè)量波形的信噪比，人為提高了負(fù)載電壓，導(dǎo)致與 GJB標(biāo)準(zhǔn)規(guī)定的測(cè)量條件不符。另一方面人工測(cè)量方法受主觀因素影 響大，測(cè)量結(jié)果誤差較大，測(cè)量過(guò)程復(fù)雜，效率不高。
(三)

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種最多可同時(shí)測(cè)量6組轉(zhuǎn)換觸點(diǎn)、測(cè)量 分辨率為lps的繼電器觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量方法及其裝置。
本發(fā)明的目的是這樣實(shí)現(xiàn)的所述的繼電器觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量 裝置，它是由被測(cè)繼電器、負(fù)載單元、信號(hào)調(diào)理單元、數(shù)據(jù)采集單元、 總線、主控制單元、FPGA邏輯時(shí)序單元、人機(jī)交互單元和線圈驅(qū)動(dòng) 單元組成的，被測(cè)繼電器連接負(fù)載單元，負(fù)載單元連接信號(hào)調(diào)理單元， 信號(hào)調(diào)理單元連接數(shù)據(jù)采集單元，數(shù)據(jù)采集單元連接總線，總線連接 主控制單元和FPGA邏輯時(shí)序單元，主控制單元分別連接人機(jī)交互單 元、FPGA邏輯時(shí)序單元和線圈驅(qū)動(dòng)單元，線圈驅(qū)動(dòng)單元連接被測(cè)繼 電器。
本發(fā)明一種繼電器觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量裝置，還有以下技術(shù)特征
(1) 所述的人機(jī)交互單元由一個(gè)獨(dú)立鍵盤、 一片液晶屏、 一片
C8051F單片機(jī)構(gòu)成，C8051F單片機(jī)是該單元的控制核心，與系統(tǒng)的 主控單元ARM處理器通過(guò)串口連接，單片機(jī)內(nèi)部DA的輸出與線圈 驅(qū)動(dòng)單元連接；工作時(shí)，C8051F單片機(jī)接受鍵盤的輸入并進(jìn)行處理， 處理結(jié)果通過(guò)串口發(fā)送給主控單元ARM處理器，實(shí)現(xiàn)測(cè)量?jī)x參數(shù)設(shè) 置或者測(cè)量命令輸入；C8051F單片機(jī)接受主控單元ARM處理器通 過(guò)串口發(fā)送過(guò)來(lái)的測(cè)量結(jié)果并在液晶屏上顯示。
(2) 所述的主控制單元由ARM處理器LPC2292及其附屬電路 構(gòu)成；ARM處理器與人機(jī)交互單元C8051F單片機(jī)通過(guò)串口相連， 與FPGA邏輯時(shí)序單元的EPC3T144通過(guò)IO 口連接，與線圈驅(qū)動(dòng)單 元也通過(guò)IO 口連接；工作時(shí)該單元接受人機(jī)交互單元的測(cè)量指令， 通過(guò)IO 口輸出線圈電壓信號(hào)同時(shí)啟動(dòng)FPGA邏輯時(shí)序單元；該單元 對(duì)數(shù)據(jù)采集單元的采集數(shù)據(jù)進(jìn)行處理得到測(cè)量結(jié)果并通過(guò)串口發(fā)送 給人機(jī)交互單元。
(3) 所述的線圈驅(qū)動(dòng)單元的功率放大電路的LM3886輸入端與 人機(jī)交互單元C8051F的DA輸出相連接，功率放大電路的輸出連接 水銀繼電器的轉(zhuǎn)換觸點(diǎn)，ARM處理器線圈電壓信號(hào)10 口接至水銀繼 電器的線圈控制端，水銀繼電器的常開觸點(diǎn)和地線接至被測(cè)繼電器的 線圈兩端；工作時(shí)人機(jī)交互單元C8051F的DA輸出經(jīng)功放電路放大 得到被測(cè)繼電器線圈電壓，該電壓在ARM處理器的控制下經(jīng)水銀繼 電器隔離輸出控制被測(cè)繼電器動(dòng)作或釋放。
(4) 所述的負(fù)載單元由5V直流電源、IOOQ精密電阻、1Q精 密電阻構(gòu)成。1 Q精密電阻的高電位端與被測(cè)繼電器轉(zhuǎn)換觸點(diǎn)連接， 被測(cè)繼電器的常開觸點(diǎn)與常閉觸點(diǎn)短接在一起后與1 Q精密電阻的低 電位端連接；在繼電器觸點(diǎn)斷開時(shí)，觸點(diǎn)兩端負(fù)載電壓等于1Q精密 電阻兩端的電壓50mV，當(dāng)繼電器觸點(diǎn)閉合時(shí)1Q精密電阻被短路， 5V直流電源、IOOQ精密電阻、被測(cè)繼電器觸點(diǎn)組成電流回路，回路 電流為50mA。
(5) 所述的信號(hào)調(diào)理單元由濾波模塊和運(yùn)放模塊構(gòu)成；濾波部 分由濾波電容構(gòu)成，對(duì)觸點(diǎn)壓降信號(hào)進(jìn)行必要的濾波降噪；運(yùn)放模塊分為兩級(jí)放大，第一級(jí)放大電路由LF356及其外圍元件構(gòu)成，第二 級(jí)放大電路由AD620及其外圍元件構(gòu)成；觸點(diǎn)壓降經(jīng)過(guò)濾波，濾波
模塊的輸出作為第一級(jí)運(yùn)放的輸入，第一級(jí)運(yùn)放的輸出連接數(shù)據(jù)采集
單元的AD輸入端；每一組觸點(diǎn)壓降分成兩路信號(hào)進(jìn)行不同倍數(shù)的放
大處理；每一組觸點(diǎn)需要兩個(gè)信號(hào)調(diào)理單元，其中一個(gè)對(duì)觸點(diǎn)壓降進(jìn) 行低倍放大用于穩(wěn)定時(shí)間的起點(diǎn)判定，另一個(gè)進(jìn)行高倍放大用于穩(wěn)定 時(shí)間終點(diǎn)的判定。
(6) 所述的FPGA邏輯時(shí)序單元由EPC3T144、 EPCS1及其外 圍電路構(gòu)成；EPCS1是EPC3T144的配置芯片，與EPC3T144連接用 于存儲(chǔ)EPC3T144的程序；EPC3T144與主控單元ARM處理器通過(guò) IO口連接，與數(shù)據(jù)采集單元AD采集控制端也通過(guò)IO 口連接，同時(shí) EPC3T144采用IO口模擬地址總線與ARM處理器和緩存RAM連接。 EPC3T144經(jīng)ARM觸發(fā)后產(chǎn)生AD采集控制信號(hào)和緩存地址信號(hào)， 控制數(shù)據(jù)采集的進(jìn)行。
(7) 所述的數(shù)據(jù)采集單元由AD芯片、緩存RAM及其外圍電 路構(gòu)成；AD芯片的采集端與信號(hào)調(diào)理單元第二級(jí)運(yùn)放的輸出連接， 采集控制端與FPGA邏輯時(shí)序單元EPC3T144的10連接，AD的輸 出與緩存RAM的數(shù)據(jù)端口連接，緩存RAM的地址線與地址總線相 連；該單元在FPGA邏輯時(shí)序單元的控制下實(shí)現(xiàn)觸點(diǎn)壓降信號(hào)的采集 和存儲(chǔ)。
本發(fā)明一種繼電器觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量方法，步驟如下 線圈電壓28V、具有兩組轉(zhuǎn)換觸點(diǎn)。
步驟一將繼電器線圈接在測(cè)量裝置線圈驅(qū)動(dòng)單元的輸出端口， 兩組轉(zhuǎn)換觸點(diǎn)與分別與兩組負(fù)載單元輸出端口高電位端連接，常閉觸 點(diǎn)與常開觸點(diǎn)短接后與分別與兩組負(fù)載單元輸出端口低電位端連接；
步驟二按下鍵盤上的設(shè)置鍵，液晶屏顯示設(shè)置界面；在觸點(diǎn)組 數(shù)處輸入2，在線圈電壓處輸入28，報(bào)警上限處輸入400，報(bào)警下限 處輸入200;設(shè)置完畢按確認(rèn)鍵退出；人機(jī)交互單元C8051F單片機(jī) 的程序根據(jù)輸入?yún)?shù)調(diào)整DA輸出值為0.7V;線圈驅(qū)動(dòng)單元功率放 大電路對(duì)DA信號(hào)放大40倍得到28V額定線圈電壓；
步驟三按下測(cè)量鍵；步驟四C8051F單片機(jī)將測(cè)量指令發(fā)送給主控單元ARM處理 器；ARM處理器對(duì)測(cè)量指令解析后發(fā)出控制信號(hào)，控制線圈驅(qū)動(dòng)單 元水銀繼電器閉合，從而輸出28V直流電壓給被測(cè)繼電器線圈；被 測(cè)繼電器動(dòng)作；
步驟五信號(hào)調(diào)理單元將觸點(diǎn)壓降進(jìn)行濾波去噪處理；運(yùn)放模塊 將觸點(diǎn)壓降進(jìn)行兩級(jí)放大；每一組觸點(diǎn)壓降對(duì)應(yīng)兩組信號(hào)調(diào)理單元， 其中一組對(duì)觸點(diǎn)壓降放大90倍，另一組放大1500倍；
步驟六FPGA邏輯時(shí)序單元輸出25000個(gè)AD采集信號(hào)對(duì)觸點(diǎn) 壓降進(jìn)行25ms采集，采集數(shù)據(jù)暫存在緩存RAM中；每組觸點(diǎn)壓降 經(jīng)90倍和1200倍放大后對(duì)應(yīng)的兩組采集數(shù)據(jù)，分別暫存在兩片RAM 中；
步驟七主控單元讀取緩存中的數(shù)據(jù)并進(jìn)行處理；每組觸點(diǎn)對(duì)應(yīng) 兩組數(shù)據(jù)，觸點(diǎn)壓降放大90倍的一組數(shù)據(jù)，觸點(diǎn)最大壓降為電壓 50mV，經(jīng)90倍放大后約4.5V仍在AD采集范圍內(nèi)，該組數(shù)據(jù)保留 了觸點(diǎn)壓降的全部波形，ARM程序通過(guò)分析該組數(shù)據(jù)找到該繼電器 兩組觸點(diǎn)穩(wěn)定時(shí)間的起點(diǎn)即繼電器動(dòng)作時(shí)間分別為1127、 1136ps;觸 點(diǎn)壓降經(jīng)1500倍放大的一組數(shù)據(jù)中觸點(diǎn)壓降大部分進(jìn)入了運(yùn)放的飽 和區(qū)，只有觸點(diǎn)動(dòng)態(tài)電阻接近靜態(tài)電阻時(shí)的壓降放大后約為3.5V在 AD采集范圍內(nèi)，ARM程序通過(guò)對(duì)該組數(shù)據(jù)分析判定該繼電器兩組 觸點(diǎn)穩(wěn)定時(shí)間終點(diǎn)分別為1488ps、 1491ps。 ARM程序?qū)⒚拷M觸點(diǎn)的 兩個(gè)數(shù)據(jù)做差得到此次測(cè)量?jī)山M觸點(diǎn)的穩(wěn)定時(shí)間分別為361ps、
355jiS;
步驟八主控單元求出測(cè)量結(jié)果后通過(guò)串口線傳送給人機(jī)交互單 元并在液晶屏上顯示。
本發(fā)明繼電器觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量方法及其裝置，能同時(shí)對(duì)最多
6組轉(zhuǎn)換觸點(diǎn)穩(wěn)定時(shí)間進(jìn)行測(cè)量，測(cè)量結(jié)果通過(guò)液晶屏顯示。本發(fā)明 測(cè)量條件嚴(yán)格執(zhí)行GJB 65B-99標(biāo)準(zhǔn)，并且具有測(cè)量精度高、測(cè)量過(guò) 程自動(dòng)化、測(cè)量步驟簡(jiǎn)單、操作方便，測(cè)量裝置體積小，重量輕等優(yōu) 點(diǎn)。


圖l為本發(fā)明的結(jié)構(gòu)方框圖。具體實(shí)施例方式
下面結(jié)合附圖舉例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。
實(shí)施例1:結(jié)合圖1，本發(fā)明一種繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置， 它是由被測(cè)繼電器(1)、負(fù)載單元(2)、信號(hào)調(diào)理單元(3)、數(shù)據(jù)采
集單元(4)、總線(5)、主控制單元(6)、 FPGA邏輯時(shí)序單元(7)、
人機(jī)交互單元(8)和線圈驅(qū)動(dòng)單元(9)組成的，其特征在于被測(cè)
繼電器(1)連接負(fù)載單元(2)，負(fù)載單元(2)連接信號(hào)調(diào)理單元(3)， 信號(hào)調(diào)理單元(3)連接數(shù)據(jù)采集單元(4)，數(shù)據(jù)采集單元(4)連接 總線(5)，總線(5)連接主控制單元(6)和FPGA邏輯時(shí)序單元(7)， 主控制單元(6)分別連接人機(jī)交互單元(8)、 FPGA邏輯時(shí)序單元 (7)和線圈驅(qū)動(dòng)單元(9)，線圈驅(qū)動(dòng)單元(9)連接被測(cè)繼電器(1)。
本發(fā)明一種繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置，還有以下技術(shù)特征 所述的人機(jī)交互單元(8)由一個(gè)獨(dú)立鍵盤、 一片液晶屏、 一片C8051F 單片機(jī)構(gòu)成，C8051F單片機(jī)是該單元的控制核心，與系統(tǒng)的主控單 元ARM處理器通過(guò)串口連接，單片機(jī)內(nèi)部DA的輸出與線圈驅(qū)動(dòng)單 元連接；工作時(shí)，C8051F單片機(jī)接受鍵盤的輸入并進(jìn)行處理，處理 結(jié)果通過(guò)串口發(fā)送給主控單元ARM處理器，實(shí)現(xiàn)測(cè)量?jī)x參數(shù)設(shè)置或 者測(cè)量命令輸入；C8051F單片機(jī)接受主控單元ARM處理器通過(guò)串 口發(fā)送過(guò)來(lái)的測(cè)量結(jié)果并在液晶屏上顯示。
所述的主控制單元(6)由ARM處理器LPC2292及其附屬電路 構(gòu)成；ARM處理器與人機(jī)交互單元C8051F單片機(jī)通過(guò)串口相連， 與FPGA邏輯時(shí)序單元的EPC3T144通過(guò)IO 口連接，與線圈驅(qū)動(dòng)單 元也通過(guò)IO 口連接；工作時(shí)該單元接受人機(jī)交互單元的測(cè)量指令， 通過(guò)IO 口輸出線圈電壓信號(hào)同時(shí)啟動(dòng)FPGA邏輯時(shí)序單元；該單元 對(duì)數(shù)據(jù)采集單元的采集數(shù)據(jù)進(jìn)行處理得到測(cè)量結(jié)果并通過(guò)串口發(fā)送 給人機(jī)交互單元。
所述的線圈驅(qū)動(dòng)單元(9)的功率放大電路的LM3886輸入端與 人機(jī)交互單元C8051F的DA輸出相連接，功率放大電路的輸出連接 水銀繼電器的轉(zhuǎn)換觸點(diǎn)，ARM處理器線圈電壓信號(hào)IO 口接至水銀繼 電器的線圈控制端，水銀繼電器的常開觸點(diǎn)和地線接至被測(cè)繼電器的 線圈兩端；工作時(shí)人機(jī)交互單元C8051F的DA輸出經(jīng)功放電路放大得到被測(cè)繼電器線圈電壓，該電壓在ARM處理器的控制下經(jīng)水銀繼 電器隔離輸出控制被測(cè)繼電器動(dòng)作或釋放。
所述的負(fù)載單元(2)由5V直流電源、100Q精密電阻、1Q精 密電阻構(gòu)成。1 Q精密電阻的高電位端與被測(cè)繼電器轉(zhuǎn)換觸點(diǎn)連接， 被測(cè)繼電器的常開觸點(diǎn)與常閉觸點(diǎn)短接在一起后與1 Q精密電阻的低 電位端連接；在繼電器觸點(diǎn)斷開時(shí)，觸點(diǎn)兩端負(fù)載電壓等于1Q精密 電阻兩端的電壓50mV，當(dāng)繼電器觸點(diǎn)閉合時(shí)1Q精密電阻被短路， 5V直流電源、IOOQ精密電阻、被測(cè)繼電器觸點(diǎn)組成電流回路，回路 電流為50mA。
所述的信號(hào)調(diào)理單元(3)由濾波模塊和運(yùn)放模塊構(gòu)成；濾波部 分由濾波電容構(gòu)成，對(duì)觸點(diǎn)壓降信號(hào)進(jìn)行必要的濾波降噪；運(yùn)放模塊 分為兩級(jí)放大，第一級(jí)放大電路由LF356及其外圍元件構(gòu)成，第二 級(jí)放大電路由AD620及其外圍元件構(gòu)成；觸點(diǎn)壓降經(jīng)過(guò)濾波，濾波 模塊的輸出作為第一級(jí)運(yùn)放的輸入，第一級(jí)運(yùn)放的輸出連接數(shù)據(jù)采集 單元的AD輸入端；每一組觸點(diǎn)壓降分成兩路信號(hào)進(jìn)行不同倍數(shù)的放 大處理；每一組觸點(diǎn)需要兩個(gè)信號(hào)調(diào)理單元，其中一個(gè)對(duì)觸點(diǎn)壓降進(jìn) 行低倍放大用于穩(wěn)定時(shí)間的起點(diǎn)判定，另一個(gè)進(jìn)行高倍放大用于穩(wěn)定 時(shí)間終點(diǎn)的判定。
所述的FPGA邏輯時(shí)序單元(7)由EPC3T144、 EPCS1及其外 圍電路構(gòu)成；EPCS1是EPC3T144的配置芯片，與EPC3T144連接用 于存儲(chǔ)EPC3T144的程序；EPC3T144與主控單元ARM處理器通過(guò) IO口連接，與數(shù)據(jù)采集單元AD采集控制端也通過(guò)IO 口連接，同時(shí) EPC3T144采用10 口模擬地址總線與ARM處理器和緩存RAM連接。 EPC3T144經(jīng)ARM觸發(fā)后產(chǎn)生AD采集控制信號(hào)和緩存地址信號(hào)， 控制數(shù)據(jù)采集的進(jìn)行。
所述的數(shù)據(jù)采集單元(4)由AD芯片、緩存RAM及其外圍電 路構(gòu)成；AD芯片的采集端與信號(hào)調(diào)理單元第二級(jí)運(yùn)放的輸出連接， 采集控制端與FPGA邏輯時(shí)序單元EPC3T144的IO連接，AD的輸 出與緩存RAM的數(shù)據(jù)端口連接，緩存RAM的地址線與地址總線相 連；該單元在FPGA邏輯時(shí)序單元的控制下實(shí)現(xiàn)觸點(diǎn)壓降信號(hào)的釆集 和存儲(chǔ)。
ii本發(fā)明一種繼電器觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量方法，結(jié)合某型號(hào)航天繼 電器(線圈電壓28V、具有兩組轉(zhuǎn)換觸點(diǎn))其測(cè)量步驟如下-
步驟一將繼電器線圈接在測(cè)量裝置線圈驅(qū)動(dòng)單元的輸出端口， 兩組轉(zhuǎn)換觸點(diǎn)與分別與兩組負(fù)載單元輸出端口高電位端連接，常閉觸 點(diǎn)與常開觸點(diǎn)短接后與分別與兩組負(fù)載單元輸出端口低電位端連接；
步驟二按下鍵盤上的設(shè)置鍵，液晶屏顯示設(shè)置界面；在觸點(diǎn)組 數(shù)處輸入2，在線圈電壓處輸入28，報(bào)警上限處輸入400，報(bào)警下限 處輸入200;設(shè)置完畢按確認(rèn)鍵退出；人機(jī)交互單元C8051F單片機(jī) 的程序根據(jù)輸入?yún)?shù)調(diào)整DA輸出值為0.7V;線圈驅(qū)動(dòng)單元功率放 大電路對(duì)DA信號(hào)放大40倍得到28V額定線圈電壓；
步驟三按下測(cè)量鍵；
步驟四C8051F單片機(jī)將測(cè)量指令發(fā)送給主控單元ARM處理 器；ARM處理器對(duì)測(cè)量指令解析后發(fā)出控制信號(hào)，控制線圈驅(qū)動(dòng)單 元水銀繼電器閉合，從而輸出28V直流電壓給被測(cè)繼電器線圈；被 測(cè)繼電器動(dòng)作；
步驟五信號(hào)調(diào)理單元將觸點(diǎn)壓降進(jìn)行濾波去噪處理；運(yùn)放模塊 將觸點(diǎn)壓降進(jìn)行兩級(jí)放大；每一組觸點(diǎn)壓降對(duì)應(yīng)兩組信號(hào)調(diào)理單元， 其中一組對(duì)觸點(diǎn)壓降放大90倍，另一組放大1500倍；
步驟六FPGA邏輯時(shí)序單元輸出25000個(gè)AD采集信號(hào)對(duì)觸點(diǎn) 壓降進(jìn)行25ms采集，采集數(shù)據(jù)暫存在緩存RAM中；每組觸點(diǎn)壓降 經(jīng)90倍和1200倍放大后對(duì)應(yīng)的兩組采集數(shù)據(jù)，分別暫存在兩片RAM 中；
步驟七主控單元讀取緩存中的數(shù)據(jù)并進(jìn)行處理；每組觸點(diǎn)對(duì)應(yīng) 兩組數(shù)據(jù)，觸點(diǎn)壓降放大卯倍的一組數(shù)據(jù)，觸點(diǎn)最大壓降為50mV， 經(jīng)90倍放大后約4.5V仍在AD采集范圍內(nèi)，該組數(shù)據(jù)保留了觸點(diǎn) 壓降的全部波形，ARM程序通過(guò)分析該組數(shù)據(jù)找到該繼電器兩組觸 點(diǎn)穩(wěn)定時(shí)間的起點(diǎn)即繼電器動(dòng)作時(shí)間分別為1127、 1136)is;觸點(diǎn)壓降 經(jīng)1500倍放大的一組數(shù)據(jù)中觸點(diǎn)壓降大部分進(jìn)入了運(yùn)放的飽和區(qū)， 只有觸點(diǎn)動(dòng)態(tài)電阻接近靜態(tài)電阻時(shí)的壓降放大后約為3.5V在AD采 集范圍內(nèi)，ARM程序通過(guò)對(duì)該組數(shù)據(jù)分析判定該繼電器兩組觸點(diǎn)穩(wěn) 定時(shí)間終點(diǎn)分別為1488)is、 1491ns。 ARM程序?qū)⒚拷M觸點(diǎn)的兩個(gè)數(shù)據(jù)做差得到此次測(cè)量?jī)山M觸點(diǎn)的穩(wěn)定時(shí)間分別為361pS、 355|iS;
步驟八主控單元求出測(cè)量結(jié)果后通過(guò)串口線傳送給人機(jī)交互單 元并在液晶屏上顯示。
實(shí)施例2:結(jié)合圖1，本發(fā)明繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置，包 括以下單元
人機(jī)交互單元，實(shí)現(xiàn)測(cè)量裝置參數(shù)設(shè)置、測(cè)量指令輸入和測(cè)量結(jié) 果輸出。
主控制單元，接受人機(jī)交互單元傳送的測(cè)量指令，分析后向線圈 驅(qū)動(dòng)單元發(fā)送線圈電壓控制信號(hào)。數(shù)據(jù)采集單元傳送過(guò)來(lái)的數(shù)據(jù)經(jīng)主 控制單元運(yùn)算處理，得到測(cè)量結(jié)果并傳遞給人機(jī)交互單元顯示。
線圈驅(qū)動(dòng)單元，接收主控制單元傳遞的線圈電壓控制信號(hào)，并將 信號(hào)功率放大后隔離輸出驅(qū)動(dòng)繼電器線圈。
負(fù)載單元，該單元為被測(cè)量繼電器提供符合GJB規(guī)定的負(fù)載電 源和阻性負(fù)載。
信號(hào)調(diào)理單元，對(duì)每一組觸點(diǎn)壓降信號(hào)進(jìn)行濾波并放大特定倍數(shù) 以適應(yīng)數(shù)據(jù)采集的需要。
數(shù)據(jù)采集單元，在FPGA邏輯時(shí)序單元的控制下進(jìn)行觸點(diǎn)壓降信 號(hào)采集，并將采集數(shù)據(jù)存儲(chǔ)在緩存RAM中。
FPGA邏輯時(shí)序單元，在主控制單元的控制下產(chǎn)生數(shù)據(jù)采集信號(hào) 和RAM緩存地址信號(hào)。
權(quán)利要求
1.一種繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置，它是由被測(cè)繼電器(1)、負(fù)載單元(2)、信號(hào)調(diào)理單元(3)、數(shù)據(jù)采集單元(4)、總線(5)、主控制單元(6)、FPGA邏輯時(shí)序單元(7)、人機(jī)交互單元(8)和線圈驅(qū)動(dòng)單元(9)組成的，其特征在于被測(cè)繼電器(1)連接負(fù)載單元(2)，負(fù)載單元(2)連接信號(hào)調(diào)理單元(3)，信號(hào)調(diào)理單元(3)連接數(shù)據(jù)采集單元(4)，數(shù)據(jù)采集單元(4)連接總線(5)，總線(5)連接主控制單元(6)和FPGA邏輯時(shí)序單元(7)，主控制單元(6)分別連接人機(jī)交互單元(8)、FPGA邏輯時(shí)序單元(7)和線圈驅(qū)動(dòng)單元(9)，線圈驅(qū)動(dòng)單元(9)連接被測(cè)繼電器(1)。
2. 根據(jù)權(quán)利要求1所述的一種繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置， 其特征在于所述的人機(jī)交互單元(8)由一個(gè)獨(dú)立鍵盤、 一片液晶 屏、 一片C8051F單片機(jī)構(gòu)成，C8051F單片機(jī)是該單元的控制核心， 與系統(tǒng)的主控單元ARM處理器通過(guò)串口連接，單片機(jī)內(nèi)部DA的輸 出與線圈驅(qū)動(dòng)單元連接；工作時(shí)，C8051F單片機(jī)接受鍵盤的輸入并 進(jìn)行處理，處理結(jié)果通過(guò)串口發(fā)送給主控單元ARM處理器，實(shí)現(xiàn)測(cè) 量?jī)x參數(shù)設(shè)置或者測(cè)量命令輸入；C8051F單片機(jī)接受主控單元ARM 處理器通過(guò)串口發(fā)送過(guò)來(lái)的測(cè)量結(jié)果并在液晶屏上顯示。
3. 根據(jù)權(quán)利要求1所述的一種繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置， 其特征在于所述的主控制單元(6)由ARM處理器LPC2292及其 附屬電路構(gòu)成；ARM處理器與人機(jī)交互單元C8051F單片機(jī)通過(guò)串 口相連，與FPGA邏輯時(shí)序單元的EPC3T144通過(guò)I0 口連接，與線 圈驅(qū)動(dòng)單元也通過(guò)IO 口連接；工作時(shí)該單元接受人機(jī)交互單元的測(cè) 量指令，通過(guò)IO 口輸出線圈電壓信號(hào)同時(shí)啟動(dòng)FPGA邏輯時(shí)序單元； 該單元對(duì)數(shù)據(jù)采集單元的采集數(shù)據(jù)進(jìn)行處理得到測(cè)量結(jié)果并通過(guò)串 口發(fā)送給人機(jī)交互單元。
4. 根據(jù)權(quán)利要求1所述的一種繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置， 其特征在于所述的線圈驅(qū)動(dòng)單元(9)的功率放大電路的LM3886 輸入端與人機(jī)交互單元C8051F的DA輸出相連接，功率放大電路的 輸出連接水銀繼電器的轉(zhuǎn)換觸點(diǎn)，ARM處理器線圈電壓信號(hào)IO 口接 至水銀繼電器的線圈控制端，水銀繼電器的常開觸點(diǎn)和地線接至被測(cè)繼電器的線圈兩端；工作時(shí)人機(jī)交互單元C8051F的DA輸出經(jīng)功放 電路放大得到被測(cè)繼電器線圈電壓，該電壓在ARM處理器的控制下 經(jīng)水銀繼電器隔離輸出控制被測(cè)繼電器動(dòng)作或釋放。
5. 根據(jù)權(quán)利要求1所述的一種繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置， 其特征在于所述的負(fù)載單元(2)由5V直流電源、100Q精密電阻、 1 Q精密電阻構(gòu)成，1 Q精密電阻的高電位端與被測(cè)繼電器轉(zhuǎn)換觸點(diǎn)連 接，被測(cè)繼電器的常開觸點(diǎn)與常閉觸點(diǎn)短接在一起后與1Q精密電阻 的低電位端連接；在繼電器觸點(diǎn)開路時(shí)，觸點(diǎn)兩端負(fù)載電壓等于1Q 精密電阻兩端的電壓50mV，當(dāng)繼電器觸點(diǎn)短路時(shí)1Q精密電阻被短 路，5V直流電源、IOOQ精密電阻、被測(cè)繼電器觸點(diǎn)組成電流回路， 回路電流為50mA。
6. 根據(jù)權(quán)利要求1所述的一種繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置， 其特征在于所述的信號(hào)調(diào)理單元(3)由濾波模塊和運(yùn)放模塊構(gòu)成； 濾波部分由濾波電容構(gòu)成，對(duì)觸點(diǎn)壓降信號(hào)進(jìn)行必要的濾波降噪；運(yùn) 放模塊分為兩級(jí)放大，第一級(jí)放大電路由LF356及其外圍元件構(gòu)成， 第二級(jí)放大電路由AD620及其外圍元件構(gòu)成；觸點(diǎn)壓降經(jīng)過(guò)濾波， 濾波模塊的輸出作為第一級(jí)運(yùn)放的輸入，第一級(jí)運(yùn)放的輸出連接數(shù)據(jù) 采集單元的AD輸入端；每一組觸點(diǎn)壓降分成兩路信號(hào)進(jìn)行不同倍數(shù) 的放大處理；每一組觸點(diǎn)需要兩個(gè)信號(hào)調(diào)理單元，其中一個(gè)對(duì)觸點(diǎn)壓 降進(jìn)行低倍放大用于穩(wěn)定時(shí)間的起點(diǎn)判定，另一個(gè)進(jìn)行高倍放大用于 穩(wěn)定時(shí)間終點(diǎn)的判定。
7. 根據(jù)權(quán)利要求1所述的一種繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置， 其特征在于所述的FPGA邏輯時(shí)序單元(7)由EPC3T144、 EPCS1 及其外圍電路構(gòu)成；EPCS1是EPC3T144的配置芯片，與EPC3T144 連接用于存儲(chǔ)EPC3T144的程序；EPC3T144與主控單元ARM處理 器通過(guò)IO 口連接，與數(shù)據(jù)采集單元AD采集控制端也通過(guò)IO 口連接， 同時(shí)EPC3T144采用IO 口模擬地址總線與ARM處理器和緩存RAM 連接，EPC3T144經(jīng)ARM觸發(fā)后產(chǎn)生AD采集控制信號(hào)和緩存地址 信號(hào)，控制數(shù)據(jù)采集的進(jìn)行。
8. 根據(jù)權(quán)利要求1所述的一種繼電器觸點(diǎn)穩(wěn)定時(shí)間測(cè)量裝置， 其特征在于所述的數(shù)據(jù)采集單元(4)由AD芯片、緩存RAM及其外圍電路構(gòu)成；AD芯片的采集端與信號(hào)調(diào)理單元第二級(jí)運(yùn)放的輸 出連接，采集控制端與FPGA邏輯時(shí)序單元EPC3T144的10連接， AD的輸出與緩存RAM的數(shù)據(jù)端口連接，緩存RAM的地址線與地 址總線相連；該單元在FPGA邏輯時(shí)序單元的控制下實(shí)現(xiàn)觸點(diǎn)壓降信 號(hào)的采集和存儲(chǔ)。
9. 一種繼電器觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量方法，其特征在于繼電器 觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量方法步驟如下繼電器線圈電壓28V，具有兩組轉(zhuǎn)換觸點(diǎn)；步驟一將繼電器線圈接在測(cè)量裝置線圈驅(qū)動(dòng)單元的輸出端口 ， 兩組轉(zhuǎn)換觸點(diǎn)與分別與兩組負(fù)載單元輸出端口高電位端連接，常閉觸點(diǎn)與常開觸點(diǎn)短接后與分別與兩組負(fù)載單元輸出端口低電位端連接； 步驟二按下鍵盤上的設(shè)置鍵，液晶屏顯示設(shè)置界面；在觸點(diǎn)組 數(shù)處輸入2，在線圈電壓處輸入28，報(bào)警上限處輸入400，報(bào)警下限 處輸入200;設(shè)置完畢按確認(rèn)鍵退出；人機(jī)交互單元C8051F單片機(jī) 的程序根據(jù)輸入?yún)?shù)調(diào)整DA輸出值為0.7V;線圈驅(qū)動(dòng)單元功率放 大電路對(duì)DA信號(hào)放大40倍得到28V額定線圈電壓； 步驟三按下測(cè)量鍵；步驟四C8051F單片機(jī)將測(cè)量指令發(fā)送給主控單元ARM處理 器；ARM處理器對(duì)測(cè)量指令解析后發(fā)出控制信號(hào)，控制線圈驅(qū)動(dòng)單 元水銀繼電器閉合，從而輸出28V直流電壓給被測(cè)繼電器線圈；被 測(cè)繼電器動(dòng)作；步驟五信號(hào)調(diào)理單元將觸點(diǎn)壓降進(jìn)行濾波去噪處理；運(yùn)放模塊 將觸點(diǎn)壓降進(jìn)行兩級(jí)放大；每一組觸點(diǎn)壓降對(duì)應(yīng)兩組信號(hào)調(diào)理單元， 其中一組對(duì)觸點(diǎn)壓降放大90倍，另一組放大1500倍；步驟六FPGA邏輯時(shí)序單元輸出25000個(gè)AD采集信號(hào)對(duì)觸點(diǎn) 壓降進(jìn)行25ms采集，采集數(shù)據(jù)暫存在緩存RAM中；每組觸點(diǎn)壓降 經(jīng)90倍和1200倍放大后對(duì)應(yīng)的兩組采集數(shù)據(jù)，分別暫存在兩片RAM 中；步驟七主控單元讀取緩存中的數(shù)據(jù)并進(jìn)行處理；每組觸點(diǎn)對(duì)應(yīng) 兩組數(shù)據(jù)，觸點(diǎn)壓降放大90倍的一組數(shù)據(jù)，觸點(diǎn)最大壓降為開路電 壓50mV，經(jīng)90倍放大后約4.5V仍在AD采集范圍內(nèi)，該組數(shù)據(jù)保留了觸點(diǎn)壓降的全部波形，ARM程序通過(guò)分析該組數(shù)據(jù)找到該繼電 器兩組觸點(diǎn)穩(wěn)定時(shí)間的起點(diǎn)即繼電器動(dòng)作時(shí)間分別為1127、 1136ps; 觸點(diǎn)壓降經(jīng)1500倍放大的一組數(shù)據(jù)中觸點(diǎn)壓降大部分進(jìn)入了運(yùn)放的 飽和區(qū)，只有觸點(diǎn)動(dòng)態(tài)電阻接近靜態(tài)電阻時(shí)的壓降放大后約為3.5V 在AD采集范圍內(nèi)，ARM程序通過(guò)對(duì)該組數(shù)據(jù)分析判定該繼電器兩 組觸點(diǎn)穩(wěn)定時(shí)間終點(diǎn)分別為1488ns、 1491ns， ARM程序?qū)⒚拷M觸點(diǎn) 的兩個(gè)數(shù)據(jù)做差得到此次測(cè)量?jī)山M觸點(diǎn)的穩(wěn)定時(shí)間分別為361)is、355|ulS;步驟八主控單元求出測(cè)量結(jié)果后通過(guò)串口線傳送給人機(jī)交互單 元并在液晶屏上顯示。
全文摘要
本發(fā)明提供一種最多可同時(shí)測(cè)量6組轉(zhuǎn)換觸點(diǎn)、測(cè)量分辨率為1μs的繼電器觸點(diǎn)穩(wěn)定時(shí)間的測(cè)量方法及其裝置。它是由被測(cè)繼電器、負(fù)載單元、信號(hào)調(diào)理單元、數(shù)據(jù)采集單元、總線、主控制單元、FPGA邏輯時(shí)序單元、人機(jī)交互單元和線圈驅(qū)動(dòng)單元組成的，被測(cè)繼電器連接負(fù)載單元，負(fù)載單元連接信號(hào)調(diào)理單元，信號(hào)調(diào)理單元連接數(shù)據(jù)采集單元，數(shù)據(jù)采集單元連接總線，總線連接主控制單元和FPGA邏輯時(shí)序單元，主控制單元分別連接人機(jī)交互單元、FPGA邏輯時(shí)序單元和線圈驅(qū)動(dòng)單元，線圈驅(qū)動(dòng)單元連接被測(cè)繼電器。本發(fā)明具有測(cè)量精度高、測(cè)量過(guò)程自動(dòng)化、測(cè)量步驟簡(jiǎn)單、操作方便，測(cè)量裝置體積小，重量輕等優(yōu)點(diǎn)。
文檔編號(hào)G01R31/327GK101625395SQ20091007270
公開日2010年1月13日 申請(qǐng)日期2009年8月20日 優(yōu)先權(quán)日2009年8月20日
發(fā)明者任萬(wàn)濱, 瓊 余, 葉雪榮, 冰 李, 李孝臣, 王其亞, 翟國(guó)富 申請(qǐng)人:哈爾濱工業(yè)大學(xué)