專利名稱：系統(tǒng)開路測試的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種系統(tǒng)開路測試的方法，特別是關(guān)于一種針對具有靜電放電(ESD) 保護電路的系統(tǒng)開路測試的方法。
背景技術(shù)：
系統(tǒng)開短路測試(open/short test)的方法是通過輸入一檢測信號至待測系統(tǒng)， 以確認待測系統(tǒng)的電路是否存在開路或短路等異常情況。圖Ia與圖Ib顯示兩種典型的異 常情況。在圖Ia中，系統(tǒng)10對應(yīng)于電源供應(yīng)電壓端VCC的接線存在開路，而導致電源無法 供應(yīng)至系統(tǒng)內(nèi)部。在圖Ib中，系統(tǒng)10對應(yīng)于接地端VSS的接線存在開路，而導致系統(tǒng)的接 地電壓呈現(xiàn)浮置狀態(tài)(floating)。一般而言，為了避免靜電放電造成的干擾或甚至損毀電路，電路系統(tǒng)必須設(shè)置靜 電放電(ESD)保護電路提供保護。圖2是一典型的具有靜電放電保護電路的電路系統(tǒng)10 的方塊示意圖。如圖中所示，此電路系統(tǒng)10具有一內(nèi)部電路12與二個靜電放電保護電路 14。來自信號輸入管腳IN的信號經(jīng)過內(nèi)部電路12處理后，由信號輸出管腳OUT輸出。二 個靜電放電保護電路14分別連接于信號輸入管腳IN與接地端VSS之間以及信號輸出管腳 OUT與接地端VSS之間，以保護內(nèi)部電路12。圖3為另一典型的電路系統(tǒng)10的方塊示意圖。如圖中所示，此電路系統(tǒng)10具有 一內(nèi)部電路12與四個靜電放電保護電路14。四個靜電放電保護電路14分別連接于信號輸 入管腳IN與接地端VSS間、信號輸出管腳OUT與接地端VSS間、信號輸入管腳IN與電源供 應(yīng)端VCC間以及信號輸出管腳OUT與電源供應(yīng)端VCC間。以電路系統(tǒng)10與接地端VSS的連線存在開路的情況為例，如圖2所示，電路系統(tǒng) 10的接地電壓是呈現(xiàn)浮置狀態(tài)。此接地電壓值會隨著輸入信號的電壓值改變，而影響輸出 信號的電位，進而可能導致系統(tǒng)受損。

發(fā)明內(nèi)容
有鑒于上述問題，本發(fā)明的主要目的在于提出一系統(tǒng)開路測試的方法，通過順向 連接一個二極管至待測系統(tǒng)的信號輸入管腳，以消除靜電放電(ESD)保護電路對于開路測 試所造成的不利影響。為實現(xiàn)上述目的，本發(fā)明的一實施例提供一種系統(tǒng)開路測試的方法。首先，提供一 待測系統(tǒng)。此待測系統(tǒng)具有至少一靜電放電保護電路、一信號輸入管腳、一第一電壓端與一 第二電壓端。靜電放電保護電路的一端耦接信號輸入管腳，另一端耦接第一電壓端。并且， 靜電放電保護電路具有一內(nèi)部二極管。隨后，連接一個二極管至信號輸入管腳。此二極管 的導通方向與靜電放電保護電路的內(nèi)部二極管的導通方向相反。接下來，通過此二極管提 供一測試信號至待測系統(tǒng)以進行測試。在本發(fā)明的一實施例中，此靜電放電保護電路具有一金屬氧化物半導體晶體管。在本發(fā)明的一實施例中，此靜電放電保護電路具有一可控硅整流器(SCR)。
以上的概述與接下來的詳細說明及附圖，皆是為能進一步說明本發(fā)明為實現(xiàn)技術(shù) 目的所采取的方式、手段及功效。而有關(guān)本發(fā)明的其他目的及優(yōu)點，將在后續(xù)的說明及附圖 中加以闡述。


圖Ia與圖Ib為一典型系統(tǒng)開路測試的結(jié)構(gòu)的示意圖；圖2為一典型待測電路系統(tǒng)的方塊示意圖；
圖3為另一典型待測電路系統(tǒng)的方塊示意圖；圖4顯示本發(fā)明系統(tǒng)開路測試的方法的一較佳實施例的流程圖；圖5為對應(yīng)于圖4的系統(tǒng)開路測試的結(jié)構(gòu)的一較佳實施例的示意圖；圖6a為圖5的待測系統(tǒng)內(nèi)的靜電放電保護電路的一較佳實施例的電路圖；圖6b為圖5的待測系統(tǒng)內(nèi)的靜電放電保護電路的另一較佳實施例的電路圖；圖7顯示本發(fā)明系統(tǒng)開路測試的方法的另一較佳實施例；圖8a與圖8b顯示本發(fā)明系統(tǒng)開路測試的方法的又一較佳實施例；圖9a為圖8a的電路所對應(yīng)的半導體結(jié)構(gòu)一較佳實施例的剖面示意圖；圖9b圖為圖8b的電路所對應(yīng)的半導體結(jié)構(gòu)一較佳實施例的剖面示意圖。其中，附圖標記系統(tǒng)10內(nèi)部電路12待測系統(tǒng)20內(nèi)部電路22靜電放電保護電路14，24，24，，34，44電源供應(yīng)電壓端VCC接地端VSS信號輸入管腳IN信號輸出管腳OUT第一電壓端Vl第二電壓端V2二極管 30，26電流 I接點N1，N2測試信號TEST內(nèi)部二極管D1，D2P 型摻雜區(qū) 342，346，442，446N 型摻雜區(qū) 344，444，448
具體實施例方式本發(fā)明的精神在于利用二極管或其他單向?qū)ǖ碾娮釉乐勾郎y系統(tǒng)的接地 電壓或電源供應(yīng)電壓受到輸入信號的影響，而造成系統(tǒng)開路測試錯誤，甚至導致系統(tǒng)損壞。
圖4顯示本發(fā)明系統(tǒng)開路測試的方法一較佳實施例的流程圖。圖5為相對應(yīng)的系 統(tǒng)結(jié)構(gòu)圖。首先，如步驟S120所示，提供一待測系統(tǒng)20。此待測系統(tǒng)20具有一內(nèi)部電路 22、至少一靜電放電保護電路24、一信號輸入管腳IN、一信號輸出管腳OUT、一第一電壓端 Vl與一第二電壓端V2。其中，第二電壓端V2的電位高于第一電壓端Vl，用以供電至待測系 統(tǒng)20的內(nèi)部電路22。舉例來說，此第一電壓端Vl可以是一接地端VSS，第二電壓端V2可 以是一電源供應(yīng)電壓端VCC。內(nèi)部電路22接收來自信號輸入管腳IN的輸入信號，并產(chǎn)生一 輸出信號由信號輸出管腳OUT輸出。舉例來說，此內(nèi)部電路22可具有一功率金屬氧化物半 導體元件，而此功率金屬氧化物半導體元件的柵極耦接至信號輸入管腳IN，通過信號輸入 管腳IN所輸入的信號，決定其導通與否，以產(chǎn)生輸出信號。靜電放電保護電路24的一端耦 接信號輸入管腳IN，另一端耦接第一電壓端VI。隨后，如步驟S140所示，連接一個單向?qū)ㄔ?例如圖5中所示的二極管30) 至信號輸入管腳IN，此二極管30的導通方向與靜電放電保護電路24的內(nèi)部二極管(圖未 示)的導通方向相反，以防止產(chǎn)生電流I由靜電放電保護電路24流向信號輸入管腳IN。最 后，如步驟S160所示，通過此二極管30提供一測試信號TEST至待測系統(tǒng)20以進行測試。
進一步來說，如圖6a圖所示，在本發(fā)明的一實施例中，靜電放電保護電路24可由 一金屬氧化物半導體(MOS)晶體管所構(gòu)成。此金屬氧化物半導體晶體管包含有一個內(nèi)部二 極管Dl (如圖中虛線所示)。前述步驟S140所連接的二極管30與此內(nèi)部二極管Dl的導 通方向相反。因此，可以避免待測系統(tǒng)20的接地電壓的電位(即圖5的接點m的電壓電 位)受到來自信號輸入管腳IN的信號的影響。在本發(fā)明的另一實施例中，如圖6b所示，此 靜電放電保護電路24’由一可控硅整流器(SCR)元件所構(gòu)成。此可控硅整流器元件亦包含 有一個內(nèi)部二極管D2 (如圖中虛線所示)。前述步驟S140所連接的二極管30與此內(nèi)部二 極管D2的導通方向相反。因此，可以避免待測系統(tǒng)20的接地電壓的電位(即圖5的接點 Nl的電壓電位)受到來自信號輸入管腳IN的輸入信號的影響。在圖5的實施例中，靜電放電保護電路24的一端連接至信號輸入管腳IN，另一端 則是連接至低電位的第一電壓端VI。步驟S140所外接的二極管30針對待測系統(tǒng)20在對 應(yīng)于第一電壓端Vl的線路存在開路的情況下提供保護。不過，本發(fā)明并不限于此。請同時 參照圖3，對于設(shè)置于信號輸入管腳IN與電源供應(yīng)電壓端VCC間的靜電放電保護電路14， 亦可采用本發(fā)明的概念，連接一個二極管至信號輸入管腳IN以防止電路系統(tǒng)10的電源供 應(yīng)電壓端VCC的電位受到輸入信號的影響。其次，在圖5中，二極管30是以外接的方式耦接至待測系統(tǒng)20的信號輸入端IN， 測試信號TEST通過此二極管30提供至信號輸入端IN。不過，本發(fā)明并不限于此。如圖7 所示，在本發(fā)明的另一實施例中，二極管26內(nèi)建于系統(tǒng)20中，并且，此二極管26耦接于信 號輸入管腳IN與靜電放電保護電路24間。前述圖5與圖7所示的實施例都是通過串接二極管30至靜電放電保護電路24的 方法，來確保系統(tǒng)的接地電壓的電位(即圖5的接點m與圖7的接點N2的電壓電位)在 線路存在開路時不受影響。不過，本發(fā)明并不限于此。如圖8a與圖8b所示，在本發(fā)明的又 一實施例中，亦可通過去除靜電放電保護電路34，44所包含的內(nèi)部二極管D1，D2的方式，以 避免接地電壓受到輸入信號影響。圖9a為對應(yīng)于圖8a的靜電放電保護電路34的半導體結(jié)構(gòu)一較佳實施例的剖面示意圖。如圖中所示，此靜電放電保護電路34具有一 PNP結(jié)構(gòu)。兩端的P型摻雜區(qū)342，346分別用以連接系統(tǒng)的信號輸入管腳IN與第一電壓端Vl。位于兩個P型摻雜區(qū)342，346 之間的N型摻雜區(qū)344則是采取空接(open)的方式，以消除傳統(tǒng)的靜電放電保護電路所包 含的內(nèi)部二極管Dl構(gòu)成的導通路徑。圖9b為對應(yīng)于圖8b的靜電放電保護電路44的半導體結(jié)構(gòu)一較佳實施例的剖面 示意圖。如圖中所示，此靜電放電保護電路44具有一可控硅整流器元件。此可控硅整流器 元件可視為一 PNP結(jié)構(gòu)與一 NPN結(jié)構(gòu)結(jié)合在一起。其中，PNP結(jié)構(gòu)的兩端的P型摻雜區(qū)442， 446分別用以連接系統(tǒng)的信號輸入管腳IN與第一電壓端Vl。NPN結(jié)構(gòu)一端的N型摻雜區(qū) 448用以連接至第一電壓端VI，另一端的N型摻雜區(qū)444與前述PNP結(jié)構(gòu)的N型摻雜區(qū)相 連并且采取空接(open)的方式，以消除傳統(tǒng)的靜電放電保護電路所包含的內(nèi)部二極管D2 構(gòu)成的導通路徑。本發(fā)明所提供的系統(tǒng)開路測試的方法可以消除因為靜電放電保護電路所包含的 內(nèi)部二極管對于系統(tǒng)開路測試所造成的不利影響。因此，可以避免系統(tǒng)的接地電壓的電 位在系統(tǒng)開路測試的過程中受到輸入信號的影響，防止系統(tǒng)因為異常的輸出信號而受到損害。當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟 悉本領(lǐng)域的技術(shù)人員當可根據(jù)本發(fā)明做出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變 形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
一種系統(tǒng)開路測試的方法，其特征在于，包含下列步驟提供一待測系統(tǒng)，該待測系統(tǒng)具有至少一靜電放電保護電路、一信號輸入管腳、一第一電壓端與一第二電壓端，該靜電放電保護電路的一端耦接該信號輸入管腳，另一端耦接該第一電壓端，并且，該靜電放電保護電路具有一個內(nèi)部二極管；耦接一個單向?qū)ㄔ猎撿o電放電保護電路，該單向?qū)ㄔ膶ǚ较蚺c該靜電放電保護電路的該內(nèi)部二極管的導通方向相反；以及通過該單向?qū)ㄔ峁┮粶y試信號至該待測系統(tǒng)。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)開路測試的方法，其特征在于，所述的靜電放電保護電 路具有一可控硅整流器元件。
3.根據(jù)權(quán)利要求1所述的系統(tǒng)開路測試的方法，其特征在于，所述的靜電放電保護電 路具有一金屬氧化物半導體元件。
4.根據(jù)權(quán)利要求1所述的系統(tǒng)開路測試的方法，其特征在于，所述的待測系統(tǒng)具有一 功率金屬氧化物半導體元件，其柵極耦接至該信號輸入管腳。
5.根據(jù)權(quán)利要求1所述的系統(tǒng)開路測試的方法，其特征在于，所述的第一電壓端與該 第二電壓端分別為一接地端與一電源供應(yīng)電壓端。
6.根據(jù)權(quán)利要求1所述的系統(tǒng)開路測試的方法，其特征在于，所述的單向?qū)ㄔ?外接方式連接至該信號輸入管腳，并通過該信號輸入管腳耦接至該靜電放電保護電路。
7.根據(jù)權(quán)利要求6所述的系統(tǒng)開路測試的方法，其特征在于，在該待測系統(tǒng)完成測試 之后，還包括移除該單向?qū)ㄔ?br> 8.根據(jù)權(quán)利要求1所述的系統(tǒng)開路測試的方法，其特征在于，所述的單向?qū)ㄔO(shè) 置于該信號輸入管腳與該靜電放電保護電路間的電路上。
9.一種系統(tǒng)開路測試的方法，其特征在于，包含下列步驟提供一待測系統(tǒng)，該待測系統(tǒng)具有至少一靜電放電保護電路、一信號輸入管腳、一第一 電壓端與一第二電壓端，該靜電放電保護電路具有至少一個金屬氧化物半導體晶體管，該 金屬氧化物半導體晶體管的發(fā)射極與集電極分別耦接該信號輸入管腳與該第一電壓端；空接該金屬氧化物半導體元件的基極，以消除該靜電放電保護電路的一內(nèi)部二極管所 構(gòu)成的導通路徑；以及提供一測試信號至該待測系統(tǒng)。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)開路測試的方法，其特征在于，所述的靜電放電保護電 路具有一可控硅整流器元件。
11.根據(jù)權(quán)利要求9所述的系統(tǒng)開路測試的方法，其特征在于，所述的待測系統(tǒng)具有一 功率金屬氧化物半導體元件，其柵極耦接至該信號輸入管腳。
12.根據(jù)權(quán)利要求9所述的系統(tǒng)開路測試的方法，其特征在于，所述的第一電壓端與該 第二電壓端分別是一接地端與一電源供應(yīng)電壓端。
全文摘要
本發(fā)明公開一種系統(tǒng)開路測試的方法。首先，提供一待測系統(tǒng)。此待測系統(tǒng)具有至少一靜電放電保護電路、一信號輸入管腳、一第一電壓端與一第二電壓端。其中，第一電壓端與第二電壓端的壓差用以供電至待測系統(tǒng)。靜電放電保護電路的一端耦接信號輸入管腳，另一端耦接第一電壓端。并且，靜電放電保護電路具有一內(nèi)部二極管。隨后，連接一個二極管至信號輸入管腳。此二極管的導通方向與靜電放電保護電路的內(nèi)部二極管的導通方向相反。接下來，通過此二極管提供一測試信號至待測系統(tǒng)以進行測試。
文檔編號G01R31/02GK101865964SQ200910131318
公開日2010年10月20日 申請日期2009年4月14日 優(yōu)先權(quán)日2009年4月14日
發(fā)明者徐志學 申請人:尼克森微電子股份有限公司