專利名稱：數(shù)字信號處理器的制作方法
技術領域：
本發(fā)明涉及用于控制模擬電路設備的數(shù)字信號處理器(DSP)?？梢?將本發(fā)明有益地用于控制相控陣雷達的天線的移相器。
背景技術：
下面說明典型的相控陣雷達的結構。圖5為示出包括n個(n為大于 1的整數(shù))發(fā)射/接收天線的相控陣雷達100的結構的框圖。在此后的描述 中，術語"移相器"是指無限移相器。這里，將相控陣雷達100的n個收
發(fā)器稱為分支l、分支2.....分支n。以分支n為例，本地振蕩器10產(chǎn)
生高頻波cos①t,并且移相器21-n將高頻波coso)t的相位延i^- (n - 1) G 以產(chǎn)生要輸出到放大器系統(tǒng)31-n的發(fā)射波TX。放大器系統(tǒng)31-n是一個 或更多個放大器與濾波器的組合。將放大器系統(tǒng)31-n的輸出輸入到環(huán)行 器40-n。環(huán)行器40-n將經(jīng)放大的發(fā)射波TX輸出到天線50-n。這樣，在
高頻波coscot、 cos(wt-e).....cos(cot-(n-l)e〉作為發(fā)射波TX從分支
1、分支2.....分支n的天線50-l、 50-2..... 50-n輸出時，在v(/方位
產(chǎn)生了波束。如果將天線50-l、 50-2..... 50-n按此順序以間隔d直線地
布置成一排，則在將垂直于該排的方向設定為0度，并且高頻波的波長為 X時，方位角v|/由式dsinvi/ = X0/2tt來確定。如上面所i兌明的，通過將高
頻波提供給天線50-l、 50-2..... 50-n使得每兩個相鄰的天線發(fā)射其間具
有預定相位差的發(fā)射波X，能夠在相位差所決定的方向上產(chǎn)生波束。
另一方面，可以假設接收波(反射波)基本上來自方位角v]/的方向。 分支n接收到的反射波比分支(n - 1)接收到的反射波在相位上滯后0。 因此，在分支l接收到的反射波為cos (o>t +cp)時，分支2接收到的反射 ;iL^示為cos (cot + 9 + cp)，…，分支n接收到的Jl射^J^示為cos (cot + (n -l)e + cp)。因此，每個分支以如下方式處理接收波。以分支n為例，將 接收波RX通過環(huán)行器40-n從天線50-n輸出到放大器系統(tǒng)32-n。放大器 系統(tǒng)32-n是一個或更多個放大器與濾波器的組合。將放大器系統(tǒng)32-n的 輸出輸入到混頻器60-n中。還將本地振蕩器10的輸出通過移相器22-n輸入該混頻器。移相器22-n將對其輸入的高頻波cosot的相位偏移(n 一 1) 0以產(chǎn)生高頻波cos {cot + (n - 1) e}。因此，混頻器60-n的輸出表示為cos(p。
分支l、分支2.....分支n的混頻器60-l、混頻器60-2、…、混頻器60-n
的輸出都是coscp。合成放大器70將混頻器60-l、混頻器60-2.....混頻
器60-n的輸出相加以產(chǎn)生接收波束。針對方位角i|/的每個值對合成放大 器70的輸出(接收波束)進行雷達處理(距離測量處理)。
在圖5所示的相控陣雷達100中，本地振蕩器10與移相器21-1、 21國2、…、21-n及22-l、 22-2、…、22-n中的每個移相器之間的傳輸距離 不可能彼此相同。另外，難以使得傳輸距離的差等于高頻波波長的整數(shù)倍。
因此，在相控陣雷達100中，輸入到移相器21-1、 21-2.....21-n及22-l、
22-2.....22-n中的高頻波的相位不可能相同。這妨礙了發(fā)射波束和接收
波束具有高方向性。雖然可以通it^t發(fā)出(Shipment)之前執(zhí)行校準來消 除相位差，然而不可能消除由于相控陣雷達100的高頻電路部分的長期變 化或溫度變化導致的相位誤差。
需要精確地設定相控陣雷達100的每兩個相鄰分支的發(fā)射側移相器 的輸出之間的相位差e,以及每兩個相鄰分支的接收側移相器的輸出之間
的相位差0。在發(fā)射側，可以在放大器系統(tǒng)31-1、 31-2.....31-n的輸出
(環(huán)行器40-1、 40-2.....40-n的輸入)處(而不是在移相器處)保i^目
位差e。
為達到此目的，可以利用下面描述的結構來調(diào)節(jié)相鄰移相器之間的偏 移相位(相位差)。這里，假設每個移相器由卯度混合耦合器和兩個混頻 器組成。圖6為示出用于確定相鄰移相器之間的偏移的數(shù)字信號處理器
900的結構以;M目控陣雷達ioo中的相鄰部件的框圖。圖6所示的配置用
于計算移相器21-1的輸出與移相器21-2的輸出之間的偏移相位(相位 差)。放大器系統(tǒng)31-1將移相器21-1的輸出分為兩個分量，將其中一個 分量施加給對稱混頻器80-12的一個輸入端。同樣的是，放大器系統(tǒng)31-2 將移相器21-2的輸出分為兩個分量，將其中一個分量施加給對稱混頻器 80-12的另一個輸入端。數(shù)字信號處理器900通過低通濾波器81-12和放 大器82-12來檢測對稱混頻器80-12的輸出，以4更校正移相器21-2的輸出 的相位。該相位校正由設置在移相器21-2的輸出與放大器系統(tǒng)31-2的輸 入之間的校正移相器25-2來進行，并根據(jù)來自數(shù)字信號處理器900的校 正命令來工作。對稱混頻器80-12由結構相同的兩個混頻器組成以分別地 接收對稱地提供的兩個輸入，并且被配置為將這兩個輸入求和。使用這種
5對稱混頻器的原因是，使用下面參照圖7A、圖7B和圖7C說明的常規(guī)乘 法器難以均衡地處理兩個輸入來獲得這兩個輸入的乘積。圖7A為使用
Gilbert單元的差分輸^/差分輸出型常規(guī)乘法器的電路圖。圖7B為示意 性地示出這種常規(guī)乘法器的結構的框圖，其中由M標出乘法器核。從圖 7A可以看出，乘法器核M的兩個差分輸入端C和D不處在相對于彼此 對稱的位置上。因此，由于兩個差分輸入端C和D的輸入阻抗不同，因 此乘法器的輸出可能在相位上發(fā)生變化。為消除這一缺點，已知的是，如 圖7C所示，雙工預失真級(Predistortion stage) (P和P，)和乘法器核 (M和M，)，將一個輸入II施加給乘法器核M的一個輸入端C以及乘 法器核M，的一個輸入端D，，將另一個輸入12施加給乘法器核M的另一 個輸入端D以及乘法器核M，的另一個輸入端C，。通過對乘法器核M和 M，的輸出求和，有可能獲得經(jīng)對稱處理的輸入I1和I2的乘積。關于更多 細節(jié)，參考Hans-Martin Rein等人的"A Symmetrical Analog Wide-Band Multiplier IC Operating up to 8 Gb/s" (IEEE ISSCC 1991， pp. 118-119 )。
接下來，參照圖6說明數(shù)字信號處理器卯0的結構，將放大器82-12 的輸出通過開關931提供給校準電路910。還將放大器82-12的輸出通過 開關932提供給相位校正電壓產(chǎn)生電路920。數(shù)字信號處理器卯0還包括 計算電路950,雖然圖6只示出了向移相器21-2提供的相位命令值，然而 每個計算電路950都向相對應的移相器提供相位命令值。每個計算電路 950基于相位控制電壓產(chǎn)生電路940的輸出來為相對應的移相器(在這個 示例中為移相器21-2)計算相位命令值e，并且向移相器21-2輸出cose 和sine值。校準電路910向放大器82-12輸出偏移電壓，使得在放大器 82-12的輸入為0時將放大器82-12的輸出精確地保持為0。相位校正電 壓產(chǎn)生電路920為校正移相器25-2提供用于校正移相器21-2的輸出的相 位，使得在移相器21-1和21-2接收到相同的相位命令值時移相器21-1和 21-2的輸出的相位變得彼此一致的校正命令值。
數(shù)字信號處理器卯0以如下方式工作。這里，假it故大器82-12的輸 入為0?？梢酝ㄟ^使用適當?shù)拈_關，通過將本地振蕩器10的輸出設定為0、 或者通過將對稱混頻器80-12的兩個輸入設定為0、或者通過將對稱混頻 器80-12的輸出設定為0、或者通過將低通濾波器81-12的輸出設定為0 來將放大器82-12的輸入設定為0。由于此時放大器82-12的輸出(模擬 電壓)必須為0，因此將開關931導通，然后由校準電路910來檢測模擬 電壓。然后，調(diào)節(jié)從校準電路910向放大器82-12輸出的偏移電壓使得放 大器82-12的輸出變?yōu)?。校準電路910以數(shù)字值的形式存儲偏移電壓的值。在調(diào)節(jié)了放大器82-12的偏移電壓之后，將開關931關斷。因此，數(shù) 字信號處理器卯0需要用于將從放大器82-12輸出的模擬電壓轉換為數(shù)字 值的A/D轉換器，以及用于對存儲在校準電路910中的指示用于校準的 偏移電壓的數(shù)字值進行轉換的D/A轉換器。
在調(diào)節(jié)了放大器82-12的偏移電壓之后，校正移相器25-2校正移相 器21-1的輸出與移相器21-2的輸出之間的相位差。在執(zhí)行校正時，將針 對移相器21-1的相位命4Hi設定為指示0度作為相位偏移量的值，而將 針對移相器21-2的相位^^令值設定為指示卯度作為相位偏移量的值。因 此，從W振蕩器10輸出并且其相位未被移相器21-1偏移的高頻波在經(jīng) 放大器31-1放大之后it^對稱混頻器80-12。另一方面，從本地振蕩器 10輸出、并且其相位被移相器21-2偏移90度、并且根據(jù)需要在校正移相 器25-2處經(jīng)受相位校正的高頻波在經(jīng)放大器31-2放大之后ii/V對稱混頻 器80-12。因此，由于對稱混頻器80-12的兩個輸入為頻率相同并且其間 的相位差為卯度的兩個高頻波，因此這兩個輸入的乘積變?yōu)?。如果移 相器21-1的輸出與移相器21-2的輸出之間的相位差為(卯+6)度，則M 大器82-12輸出與sin8成比例的DC模擬電壓。在這種情況下，將開關 932導通以由相位校正電壓產(chǎn)生電路920來檢測該模擬電壓。相位校正電 壓產(chǎn)生電路920調(diào)節(jié)向校正移相器25-2輸出的相位校正值以使得放大器 82-12的輸出等于0。在調(diào)節(jié)相位校正值之后，將開關932關斷。因此， 數(shù)字信號處理器900需要用于將從放大器82-12輸出的模擬電壓轉換為數(shù) 字值的A/D轉換器，以及用于對存儲在相位校正電壓產(chǎn)生電路920中的 指示相位校正值的數(shù)字值進行轉換的D/A轉換器。
通過上述方式，相對于移相器21-1的輸出的相位精確地校正移相器 21-2的輸出的相位。對所有發(fā)射側移相器中的每兩個相鄰的移相器執(zhí)行該
處理，以便將移相器21-2、 21-3.....21-(n-l)和21-n中的每個移相器的
輸出的相位相對于移相器21-1的輸出的相位進行精確的校正。通過執(zhí)行 與以上相似的處理，將接收側移相器22-2、 22-3、…、22-(n-l)和22-n中 的每個移相器的輸出的相位相對于移相器22-1的輸出的相位進行精確的 校正。
如上面所說明的，校準電路910和相位校正電壓產(chǎn)生電路920都需要 A/D轉換器。這使得數(shù)字信號處理器卯0的電路結構較大。有可能將一個 A/D轉換器配置為作為校準電路910中的A/D轉換器和相位校正電壓產(chǎn) 生電路920中的A/D轉換器來工作。在這種情況下，校準電路910的輸
7入電壓的范圍必須與相位校正電壓產(chǎn)生電路920的輸入電壓的范圍相同。 然而，由于移相器21-1到21-n以及22-l到22-n中的每個移相器都U 限移相器，并且輸出到校正移相器25-2的相位校正值的范圍從0度到360 度，因此在這種情況下，校正移相器25-2處的相位校正的精確性可能會 降低。另外，數(shù)字信號處理器900需要用于發(fā)射側和接收側的2 (n-l)個校 正移相器。這也妨礙了數(shù)字信號處理器900的電路結構的緊湊化。

發(fā)明內(nèi)容
本發(fā)明提供一種用于校正模擬電路設備的內(nèi)部電路的輸出端處的DC 輸出的數(shù)字信號處理器，該數(shù)字信號處理器包括
數(shù)字寄存器，其用于存儲數(shù)字值；
D/A轉換器，其用于將存儲在數(shù)字寄存器中的數(shù)字值轉換為模擬電 壓，并將轉M的模擬電壓作為DC輸出施加給輸出端；
極性確定電路，在內(nèi)部電路中的不同于輸出端的校正基準點處的模擬 DC電壓高于預定的閾值時該極性確定電路輸出第一信號，在該模擬DC 電壓低于或等于該預定的閾值時該極性確定電路輸出第二信號；以及
更新功能，其根據(jù)極性確定電路的輸出來改變存儲在數(shù)字寄存器中的 數(shù)字值，
該更新功能被配置為在從極性確定電路輸出第一信號和第二信號中 的預定信號時單調(diào)地增大或減小該數(shù)字值。
本發(fā)明還提供一種用于控制模擬電路設備的數(shù)字信號處理器，該數(shù)字 信號處理器包括
第一數(shù)字寄存器，其用于存儲根據(jù)其來控制模擬電路設備的第一數(shù)字
值；
第二數(shù)字寄存器，其用于存儲第二數(shù)字值；
加法器，其用于通過將第一數(shù)字值與第二數(shù)字值相加來產(chǎn)生校正命令 值，并且向模擬電路設備輸出該校正命令值；
極性確定電路，在模擬電路設備中的校正基準點處的模擬DC電壓高
于預定的閾值時該極性確定電路輸出第 一信號，在該模擬電壓低于或等于
該預定的閾值時該極性確定電路輸出第二信號；以及更新功能，其根據(jù)極性確定電路的輸出來改變存儲在第二數(shù)字寄存器 中的第二數(shù)字值，
該更新功能被配置為在從極性確定電路輸出第一信號和第二信號中 的預定信號時單調(diào)地增大或減小第二數(shù)字值。
根據(jù)本發(fā)明，由既不包括A/D轉換器也不包括校正移相器的數(shù)字信 號處理器來控制例如相控陣雷達的模擬電i^i殳備變?yōu)榭赡堋?br> 通過下面包括附圖的描述和權利要求書，本發(fā)明的其它優(yōu)點和特征將 變得明白。


在附圖中
圖1為示出根據(jù)本發(fā)明的第一實施例的數(shù)字信號處理器的結構的框
圖2為示出根據(jù)本發(fā)明的第一實施例的數(shù)字信號處理器中所包括的 校準電路的結構的框圖3為示出根據(jù)本發(fā)明的第一實施例的數(shù)字信號處理器中所包括的 相位校正電路的結構的框圖4為示出根據(jù)本發(fā)明的第二實施例的數(shù)字信號處理器的結構的框
圖5為示出相控陣雷達的結構的框圖6為示出圖5所示的相控陣雷達中所包括的用于補償相鄰移相器之
間的偏移相位(相位差)的常規(guī)數(shù)字信號處理器的結構以;M目鄰部件的框
圖；以及
圖7A到圖7C為用于說明相控陣雷達中可用的對稱混頻器的結構的圖。
具體實施方式
第一實施例
圖1為示出根據(jù)本發(fā)明的第一實施例的數(shù)字信號處理器1000的結構以及圖5所示的相控陣雷達100中的相鄰部件的框圖。下面，將對與前面 附圖中示出的部分相同的部分給以相同的標號或符號，并且將省略其說 明。圖1所示的配置用于計算相控陣雷達100中的移相器21-1的輸出與 移相器21-2的輸出之間的偏移相位(相位差)。放大器系統(tǒng)31-1將移相 器21-1的輸出分成兩個分量，將其中一個分量施加給對稱混頻器80-12 的一個輸入端。同樣的是，放大器系統(tǒng)31-2將移相器21-2的輸出分成兩 個分量，將其中一個分量施加給對稱混頻器80-12的另一個輸入端。數(shù)字 信號處理器1000通過低通濾波器81-12和放大器82-12來檢測對稱混頻 器80-12的輸出，以便校正向移相器輸出的相位命令值自身。因此，圖l 所示的結構不需要圖6所示的結構所需要的校正移相器25-2。對稱混頻器 80-12可以是圖7A和圖7B中所示的對稱混頻器。數(shù)字信號處理器1000 包括用于補償放大器82-12的偏移電壓的校準電路1100，以及用于校正相 鄰移相器之間(圖1中的移相器21-1與移相器21-2之間)的偏移相位(相 位差)的相位校正電路1200。
圖2為示出校準電路1100的結構的框圖。校準電路IIOO包括極性確 定電路1050、開關1110和1120、寄存器1130和D/A轉換器1140。圖2 還示出包括在數(shù)字信號處理器1000中的上電/復位電路1010、控制邏輯電 路1020和時鐘1030。放大器82-12為差分輸入型放大器。
校準電路1100按以下方式工作。當數(shù)字信號處理器1000通電時，上 電/復位電路1010將寄存器1130復位到預定的初始值。該初始值被設定 為要作為偏移補償電壓而產(chǎn)生的電壓的最大正值。D/A轉換器1140讀取 存儲在寄存器1130中的值以產(chǎn)生用于補償放大器82-12的兩個輸入的模 擬電壓。在此時，放大器82-12通過適當?shù)拈_關操作不接收除這些模擬電 壓之外的輸入，因此，放大器82-12的輸出變?yōu)檎?。并且，控制邏輯?路1020將開關1110和1120導通。將放大器82-12的輸出輸入到極性確 定電路1050中。極性確定電路1050將放大器82-12的輸出(模擬電壓) 與預定的閾值相比較。在本實施例中該閾值為地電勢電壓(0 V)。在放大 器82-12的輸出為正時，極性確定電路1050通過開關1110向寄存器1130 輸出用于減小存儲在寄存器1130中的值(此后可稱為"寄存器值")的信 號。另一方面，在放大器82-12的輸出為負時，極性確定電路1050不輸 出這種信號，而向控制邏輯電路1020發(fā)送指示補償完成的信號。
控制邏輯電路1020通過時鐘電路1030來執(zhí)行用于減小寄存器值的減 法運算。更具體地說，當極性確定電路1050通過開關1110向寄存器1130輸出用于減小寄存器值的信號時，每次寄存器1130通過開關1120從時鐘 電路1030接收到時鐘脈沖時，控制邏輯電路1020將寄存器值減小例如1 。 D/A轉換器1140將存儲在寄存器1130中的更新值(即，已經(jīng)被減去1的 寄存器值)轉換為用于補償放大器82-12的兩個輸入的模擬電壓。此時放 大器82-12的輸出低于放大器82-12通電時的輸出。
然后，連續(xù)地減小寄存器值，直到極性確定電路1050確定放大器 82-12的輸出為O或為負為止。在極性確定電路1050確定放大器82-12的 輸出為0或為負之后，立刻將指示補償完成的信號發(fā)送到控制邏輯電路 1020。結果，控制邏輯電路1020關斷開關1110和1120,并停止對寄存器 值的減法運算。
圖3為示出包括在數(shù)字信號處理器1000中的相位校正電路1200的結 構的框圖。相位校正電路1200包括極性確定電路1050、開關1210和1220、 寄存器1230、加法器1250、計算部分1260以及D/A轉換器1271和1272。 極性確定電路1050還被校準電路1100使用。圖3還示出包括在數(shù)字信號 處理器1000中的上電/復位電路1010、控制邏輯電路1020和時鐘電路 1030。
校正電路1200按以下方式工作。這里，假設校準電路IIOO已經(jīng)完成 對放大器82-12的偏移電壓的補償。當數(shù)字信號處理器1000通電時，上 電/復位電路1010將寄存器1230復位到預定初始值。該初始值被設定為 與例如180度(7T)的相位角相對應的最大正值。將存儲在寄存器1230 中的值(此后可以稱為"寄存器值，，)輸出到加法器1250，在加法器1250 中將寄存器值與A/D轉換器1252通過將相位控制電壓產(chǎn)生電路140的輸 出電壓進行A/D轉換而產(chǎn)生的數(shù)字值相加，以便產(chǎn)生相位命令值e。計算 部分1260計算cos8和sine值，其分別被D/A轉換器1271和1272轉換 為模擬值，并被提供給移相器21-2。此時，控制邏輯電路1020將開關1210 和1220導通。
移相器21-1接收到指示0度的相位命令值的正弦和余弦，而移相器 21-2接收到指示大約卯度的相位命令值的正弦和余弦。如圖3中所說明 的，雖然相位控制電壓產(chǎn)生電路140在補償期間輸出與對應卯度相位角 的相位命令值0相對應的電壓，但是在存儲在寄存器1230中的值為8時， 向移相器21-2輸入cos(e + S)和sin(e + S)。因此，對稱混頻器80-12將其 相位未在移相器21-1處被偏移的高頻波與其相位在移相器21-2處被偏移 了卯+S的高頻波相混合，放大器82-12輸出與DC成分sin3相對應的電壓。
將放大器82-12的輸出輸入到極性確定電路1050中。極性確定電路 1050將放大器82-12的輸出(模擬電壓)與預定的閾值相比較。在本實施 例中該閾值為地電勢電壓(OV)。在放大器82-12的輸出為正時，極性確 定電路1050通過開關1210向寄存器1230輸出用于減小存儲在寄存器 1230中的值(此后可稱為"寄存器值")的信號。另一方面，在放大器82-12 的輸出為負時，極性確定電路1050不輸出這種信號，而向控制邏輯電路 1020發(fā)送指示補償完成的信號。
控制邏輯電路1020通過時鐘電路1030來對寄存器1230執(zhí)行減法運 算。更具體地說，當極性確定電路1050通過開關1210向寄存器1230輸 出用于減小寄存器值的信號時，每次寄存器1230通過開關1220從時鐘電 路1030接收到時鐘脈沖時，控制邏輯電路1020將寄存器值減小例如1。 這樣，更新了與寄存器值相對應的補償角S，并且連續(xù)地減小寄存器值， 直到極性確定電路1050確定放大器82-12的輸出為0或為負為止。在極 性確定電路1050確定放大器82-12的輸出為0或為負之后，立刻向控制 邏輯電路1020發(fā)送指示補償完成的信號。結果，控制邏輯電路1020關斷 開關1210和1220，并停止對寄存器值的減小。
因此，相對于移相器21-1的輸出的相位精確地##了移相器21-2的 輸出的相位。對所有發(fā)射側移相器中的每兩個相鄰的移相器執(zhí)行該處理，
從而將移相器21-2、 21-3.....21-(n-l)和21-n中的每個移相器的輸出
的相位相對于移相器21-1的輸出的相位進行精確的校正。通過執(zhí)行與上
面相似的處理，將接收側移相器22-2、 22-3.....22-(n-l)和22-n中的
每個移相器的輸出的相位相對于移相器22-1的輸出的相位進行精確的校 正。
在此實施例中，不需要任何用于將放大器82-12的輸出轉換為數(shù)字值 的A/D轉換器，并且極性確定電路1050可以被所有移相器共用。雖然對 稱混頻器不能被共用，但設置在對稱混頻器的輸出側的低通濾波器和放大 器可以被共用。另夕卜，此實施例中不需要圖6中所示的結構所需要的校正 移相器25-2。因此，根據(jù)本實施例，不再需要2(n-l)個校正移相器21-2 到21-n和22-2到22-n。通過以上描述可以理解，可以4吏得用于補償每個 移相器的偏移以產(chǎn)生高方向性發(fā)射波束和高方向性接收波束的數(shù)字信號 處理器1000尺寸緊湊。
12第二實施例
圖4為示出根據(jù)本發(fā)明的第二實施例的數(shù)字信號處理器2000的結構 的框圖。數(shù)字信號處理器2000與圖1所示的數(shù)字信號處理器的不同之處 在于，其另外設置有使得能夠調(diào)節(jié)例如VGA (視頻圖形陣列)的其他電 路的結構。作為其共有結構，數(shù)字信號處理器2000包括上電/復位電路 1010、控制邏輯電路1020、時鐘電路1030和極性確定電路1050。數(shù)字信 號處理器2000還包括圖2所示的校準電路1100的結構，校準電路1100 由共用的極性確定電路1050、開關1110和1120、寄存器1130和D/A轉 換器1140組成。數(shù)字信號處理器2000還包括圖3所示的相位校正電路 1200的結構，相位校正電路1200由共用的極性確定電路1050、開關1210 和1220、寄存器1230和后續(xù)電路1290組成。后續(xù)電路12卯由圖3中所 示的加法器1250、計算部分1260和D/A轉換器1271和1272組成。數(shù)字 信號處理器2000還包括與圖3所示的相位校正電路1200的結構相似的結 構，該結構由共用的極性確定電路1050、開關1310和1320、寄存器1330 以及后續(xù)電路13卯組成。后續(xù)電路1390由VGA調(diào)節(jié)電路和D/A轉換器 組成。如同第一實施例中描述的圖1所示的數(shù)字信號處理器1000那樣， 數(shù)字信號處理器2000可以補償放大器82-12的偏移電壓，以及每兩個相 鄰移相器之間的偏移相位。另外，數(shù)字信號處理器2000可以配置為通過 使用適當?shù)碾娐吠ㄟ^將放大器82-12的輸出設定為0來終止對VGA的調(diào) 節(jié)。
本發(fā)明適用于包括其經(jīng)放大器放大的輸出的偏移要被調(diào)節(jié)的兩個或 更多個電路共用的極性確定電路，并且被配置為在各自放大器的輸出變?yōu)?0時終止對相對應的電路的調(diào)節(jié)的任何數(shù)字信號處理器。
上面所說明的優(yōu)選實施例是本申請的發(fā)明的示例，本申請的發(fā)明單獨 地由所附權利要求書來描述。應該理解，可以按本領域技術人員能夠想到 的方式對優(yōu)選實施例進行修改。
1權利要求
1.一種用于校正模擬電路設備的內(nèi)部電路的輸出端處的DC輸出的數(shù)字信號處理器，包括數(shù)字寄存器，其用于存儲數(shù)字值；D/A轉換器，其用于將存儲在所述數(shù)字寄存器中的所述數(shù)字值轉換為模擬電壓并將所述轉換后的模擬電壓作為所述DC輸出施加給所述輸出端；極性確定電路，在所述內(nèi)部電路中的不同于所述輸出端的校正基準點處的模擬DC電壓高于預定的閾值時所述極性確定電路輸出第一信號，而在所述模擬DC電壓低于或等于所述預定的閾值時所述極性確定電路輸出第二信號；以及更新功能，其根據(jù)所述極性確定電路的輸出來改變存儲在所述數(shù)字寄存器中的所述數(shù)字值，所述更新功能被配置為在從所述極性確定電路輸出所述第一信號和所述第二信號中的預定信號時單調(diào)地增大或減小所述數(shù)字值。
2. 根據(jù)權利要求l所述的數(shù)字信號處理器，其中所述內(nèi)部電路包括 放大器，所述輸出端為所l故大器的輸入端，所述校正基準點為所皿大 器的輸出端。
3. —種用于控制模擬電路設備的數(shù)字信號處理器，包括 第一數(shù)字寄存器，其用于存儲據(jù)以控制所述模擬電路設備的第一數(shù)字值；第二數(shù)字寄存器，其用于存儲第二數(shù)字值；加法器，其用于通過將所述第 一數(shù)字值與所述第二數(shù)字值相加來產(chǎn)生 校正命令值，并向所g擬電5^i殳備輸出所述校正命4Ki;極性確定電路，在所述模擬電路設備中的校正基準點處的模擬DC電 壓高于預定的閾值時所述極性確定電路輸出第一信號，而在所i^擬電壓低于或等于所述預定的閾值時輸出第二信號；以及更新功能，其根據(jù)所述極性確定電路的輸出來改變存儲在所述第二數(shù) 字寄存器中的所述第二數(shù)字值，所述更新功能被配置為在從所述極性確定電路輸出所述第 一信號和所述第二信號中的預定信號時單調(diào)地增大或減小所述第二數(shù)字值。
4. 根據(jù)權利要求3所述的數(shù)字信號處理器，其中所述校正命令值為 用于控制包括在所i^漠擬電路設備中的高頻移相器的輸出的相位的數(shù)據(jù)， 所述校正基準點為所述高頻移相器的輸出端以及被輸入所述高頻移相器 的所述輸出和基準高頻波的混頻器的輸出端中的一個。
5. —種相控陣雷達，其包括天線的陣列，每個所述天線包括用于產(chǎn) 生發(fā)射波束和接收波束的移相器，并且對所述天線中的每個天線設置權利 要求1中所述的數(shù)字信號處理器，根據(jù)所述DC輸出來控制所述移相器的 相位以校正所述天線中的每兩個相鄰天線的所述移相器之間的偏移相位。
6. —種相控陣雷達，其包括天線的陣列，所述天線分別包括用于產(chǎn) 生發(fā)射波束和接收波束的移相器，并且對所述天線中的每個天線設置權利 要求3中所述的所述數(shù)字信號處理器，根據(jù)所述校正命令值來控制所述移 相器的相位以校正所述天線中的每兩個相鄰天線的所述移相器之間的偏 移相位。
全文摘要
本發(fā)明涉及一種數(shù)字信號處理器。所述數(shù)字信號處理器用于校正模擬電路設備的內(nèi)部電路的輸出端處的DC輸出。該數(shù)字信號處理器包括數(shù)字寄存器，其用于存儲數(shù)字值；D/A轉換器，其用于將存儲在數(shù)字寄存器中的數(shù)字值轉換為模擬電壓，并將轉換后的模擬電壓作為DC輸出施加給輸出端；極性確定電路，在內(nèi)部電路中的不同于輸出端的校正基準點處的模擬DC電壓高于預定的閾值時該極性確定電路輸出第一信號，否則輸出第二信號；以及更新功能，其被配置為在從極性確定電路輸出第一信號和第二信號中的預定信號時單調(diào)地增大或減小存儲在數(shù)字寄存器中的數(shù)字值。
文檔編號G01S13/00GK101661103SQ200910166340
公開日2010年3月3日 申請日期2009年8月24日 優(yōu)先權日2008年8月26日
發(fā)明者三宅康之, 宇田尚典 申請人:株式會社電裝