專利名稱：半導體射頻器件的射頻測試方法
技術領域：
本發(fā)明涉及半導體測試技術，特別涉及一種半導體射頻器件的射頻測試方法。
背景技術：
在射頻集成電路工藝中采用的對半導體射頻器件進行測試的射頻測試總結構如 圖1所示，包括兩部分待測的半導體射頻器件結構11和為射頻探針的放置而設計的去嵌 (de-embedding)結構12。準確的半導體射頻器件的射頻參數(shù)，應為測得的射頻測試總結構 的射頻參數(shù)減去去嵌結構的射頻參數(shù)的影響。傳統(tǒng)的做法是在版圖設計中，特殊設計一些 去嵌結構并進行相應的去嵌運算，從而排除去嵌結構的影響。但是，傳統(tǒng)做法特殊設計一些 去嵌結構為達到接地等效果不可避免地在版圖中加入了多余的寄生結構，從而會對測得的 射頻測試總結構的射頻參數(shù)的精度造成不利的寄生影響，最終導致半導體射頻器件的射頻 測試準確度降低。

發(fā)明內(nèi)容
本發(fā)明要解決的技術問題是提供一種半導體射頻器件的射頻測試方法，對半導體 射頻器件進行測試的射頻測試總結構利用不會產(chǎn)生寄生影響的常規(guī)去嵌結構，對半導體射 頻器件進行測試得到的射頻參數(shù)準確性高。為解決上述技術問題，本發(fā)明的半導體射頻器件的射頻測試方法，包括以下步 驟一 .設置對半導體射頻器件進行測試的射頻測試總結構，包括兩部分待測的半 導體射頻器件結構和為射頻探針的放置而設計的去嵌結構；二 .將所述去嵌結構的版圖文件調(diào)入電磁仿真軟件，同時在電磁仿真軟件中定義 和去嵌結構生成工藝完全匹配的金屬和介質(zhì)層參數(shù)，對去嵌結構進行電磁仿真得到去嵌結 構的射頻參數(shù)；對所述射頻測試總結構進行射頻測試得到射頻測試總結構的射頻參數(shù)；三.將所述對射頻測試總結構進行射頻測試得到的射頻參數(shù)減去所述進行電磁 仿真得到的去嵌結構的射頻參數(shù)，得到待測的半導體射頻器件結構的射頻參數(shù)。所述去嵌結構所述去嵌結構為不會產(chǎn)生寄生影響的常規(guī)去嵌結構，由射頻測試輸 入端與射頻器件輸入端之間的互連結構，以及射頻測試輸出端與射頻器件輸出端之間的互 連結構所組成。本發(fā)明的半導體射頻器件的射頻測試方法，在半導體射頻器件進行測試的射頻測 試總結構中采用不會產(chǎn)生寄生影響的常規(guī)去嵌結構，基于高精度的電磁仿真得到去嵌結構 的準確的射頻參數(shù)，在此基礎上，運用射頻參數(shù)的運算和去嵌算法，得到半導體射頻器件的 射頻參數(shù)。本發(fā)明的半導體射頻器件的射頻測試方法，一方面，在半導體射頻器件進行測試 的射頻測試總結構中采用不會產(chǎn)生寄生影響的常規(guī)去嵌結構，可克服傳統(tǒng)射頻測試方法中 特殊設計的去嵌結構版圖帶來的寄生影響，另一方面，基于高精度的電磁仿真能得到去嵌 結構的準確的射頻參數(shù)，從而可較大地提高對半導體射頻器件進行測試得到的射頻參數(shù)的準確性。


下面結合附圖和具體實施方式
對本發(fā)明作進一步的詳細說明。圖1是對半導體射頻器件進行測試的射頻測試總結構示意圖；圖2是本發(fā)明的半導體射頻器件的射頻測試方法一實施方式流程圖。
具體實施例方式在射頻集成電路工藝中采用的對半導體射頻器件進行測試的射頻測試總結構如 圖1所示，包括兩部分待測的半導體射頻器件結構11和為射頻探針的放置而設計的去嵌 (de-embedding)結構12。準確的半導體射頻器件的射頻參數(shù)，應為測得的射頻測試總結構 的射頻參數(shù)減去去嵌結構的射頻參數(shù)的影響。本發(fā)明的半導體射頻器件的射頻測試方法一實施方式流程圖如圖2所示，包括以 下步驟一 .設置對半導體射頻器件進行測試的射頻測試總結構，包括兩部分待測的 半導體射頻器件結構和為射頻探針的放置而設計的去嵌(de-embedding)結構，所述去嵌 (de-embedding)結構為不會產(chǎn)生寄生影響的常規(guī)去嵌結構；沒有去嵌寄生影響的常規(guī)去 嵌結構是一種只涉及射頻測試端與射頻器件直接互連部分的去嵌結構，不包括額外的接地 等走線結構，由射頻測試輸入端與射頻器件輸入端之間的互連結構，以及射頻測試輸出端 與射頻器件輸出端之間的互連結構，共兩部分結構所組成。二.將不會產(chǎn)生寄生影響的常規(guī)去嵌結構的版圖文件調(diào)入電磁仿真軟件(如 HFSS, Momentum等)，同時在電磁仿真軟件中定義和去嵌結構生成工藝完全匹配的金屬和 介質(zhì)層參數(shù)，對去嵌結構進行電磁仿真得到去嵌結構準確的射頻參數(shù)(S_Deembedding)； 對射頻測試總結構進行射頻測試得到射頻測試總結構準確的射頻參數(shù)(S_Total)；三.將所述對射頻測試總結構進行射頻測試得到的射頻參數(shù)(S_Total)減去所述 進行電磁仿真得到的去嵌結構的射頻參數(shù)(S_Deembedding)，得到待測的半導體射頻器件 結構準確的射頻參數(shù)即S_Dut = S_Total-S_Deembedding?？紤]了傳統(tǒng)射頻測試方法中特殊設計的去嵌圖形結構因在版圖中加入了多余的 寄生結構，會對測得的射頻測試總結構的射頻參數(shù)的精度造成不利的寄生影響，本發(fā)明的 半導體射頻器件的射頻測試方法，在半導體射頻器件進行測試的射頻測試總結構中采用不 會產(chǎn)生寄生影響的常規(guī)去嵌結構，基于高精度的電磁仿真得到去嵌結構的準確的射頻參 數(shù)，在此基礎上，運用射頻參數(shù)的運算和去嵌算法，得到半導體射頻器件的射頻參數(shù)。本發(fā) 明的半導體射頻器件的射頻測試方法，一方面，在半導體射頻器件進行測試的射頻測試總 結構中采用不會產(chǎn)生寄生影響的常規(guī)去嵌結構，可克服傳統(tǒng)射頻測試方法中特殊設計的去 嵌結構版圖帶來的寄生影響，另一方面，基于高精度的電磁仿真能得到去嵌結構的準確的 射頻參數(shù)，從而可較大地提高對半導體射頻器件進行測試得到的射頻參數(shù)的準確性。
權利要求
1.一種半導體射頻器件的射頻測試方法，其特征在于，包括以下步驟一.設置對半導體射頻器件進行測試的射頻測試總結構，包括兩部分待測的半導體 射頻器件結構和為射頻探針的放置而設計的去嵌結構；二.將所述去嵌結構的版圖文件調(diào)入電磁仿真軟件，對去嵌結構進行電磁仿真得到去 嵌結構的射頻參數(shù)；對所述射頻測試總結構進行射頻測試得到射頻測試總結構的射頻參 數(shù)；三.將所述對射頻測試總結構進行射頻測試得到的射頻參數(shù)減去所述進行電磁仿真 得到的去嵌結構的射頻參數(shù)，得到待測的半導體射頻器件結構的射頻參數(shù)。
2.根據(jù)權利要求1所述的半導體射頻器件的射頻測試方法，其特征在于，所述去嵌結 構為不會產(chǎn)生寄生影響的常規(guī)去嵌結構，由射頻測試輸入端與射頻器件輸入端之間的互連 結構，以及射頻測試輸出端與射頻器件輸出端之間的互連結構所組成。
3.根據(jù)權利要求1所述的半導體射頻器件的射頻測試方法，其特征在于，將所述去嵌 結構的版圖文件調(diào)入電磁仿真軟件，同時在電磁仿真軟件中定義和去嵌結構生成工藝完全 匹配的金屬和介質(zhì)層參數(shù)，對去嵌結構進行電磁仿真得到去嵌結構的射頻參數(shù)。
全文摘要
本發(fā)明公開了一種半導體射頻器件的射頻測試方法，設置對半導體射頻器件進行測試的射頻測試總結構，包括待測的半導體射頻器件結構和為射頻探針的放置而設計的去嵌結構；將去嵌結構的版圖文件調(diào)入電磁仿真軟件，對去嵌結構進行電磁仿真得到去嵌結構的射頻參數(shù)；對射頻測試總結構進行射頻測試得到射頻測試總結構的射頻參數(shù)；將對射頻測試總結構進行射頻測試得到的射頻參數(shù)減去進行電磁仿真得到的去嵌結構的射頻參數(shù)，得到待測的半導體射頻器件結構的射頻參數(shù)。本發(fā)明的半導體射頻器件的射頻測試方法，對半導體射頻器件進行測試的射頻測試總結構利用不會產(chǎn)生寄生影響的常規(guī)去嵌結構，對半導體射頻器件進行測試得到的射頻參數(shù)準確性高。
文檔編號G01R31/26GK102062834SQ200910201789
公開日2011年5月18日 申請日期2009年11月12日 優(yōu)先權日2009年11月12日
發(fā)明者周天舒 申請人:上海華虹Nec電子有限公司