專利名稱：實(shí)現(xiàn)雙頻gps衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及GPS導(dǎo)航定位及測量領(lǐng)域，特別涉及雙頻GPS(Global Positioning System)衛(wèi)星信號(hào)接收處理裝置技術(shù)領(lǐng)域，具體是指一種實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的 基帶電路結(jié)構(gòu)及其方法。
背景技術(shù)：
衛(wèi)星導(dǎo)航就是接收導(dǎo)航衛(wèi)星發(fā)送的導(dǎo)航定位信號(hào)，并將導(dǎo)航衛(wèi)星作為動(dòng)態(tài)已知 位置，實(shí)時(shí)地測定在當(dāng)前位置和速度。其中涉及GNSS(Global Navigation Satellite System,即全球?qū)Ш叫l(wèi)星系統(tǒng))領(lǐng)域中雙頻GPS接收機(jī)的L2信號(hào)捕獲與跟蹤方法。GPS衛(wèi) 星信號(hào)通常采用偽隨機(jī)碼(PRN)進(jìn)行擴(kuò)頻調(diào)制。GPS衛(wèi)星信號(hào)主要有C/A碼(Coarse粗碼， 民用碼)和P碼(Precise,精碼)，C/A碼加載在LI載波上，P碼分別加載在LI和L2載波 上，LI的頻率為1575. 42MHz， L2的頻率為1227. 6MHz， C/A碼的碼率為1. 023M， P碼的碼率 為10. 23M。 GPS為美國軍方所控制，當(dāng)美國軍方實(shí)行所謂的AS政策時(shí)，調(diào)制在LI和L2載波 上的信號(hào)則由P碼與保密的W碼異或而成，被稱為Y碼，目前已知的W的碼率特征為500K。 新的GPS衛(wèi)星信號(hào)還有L2C和L5等，但由于本發(fā)明僅涉及調(diào)制在LI和L2載波上的C/A碼 和P(Y)碼信號(hào)，故在本文中不對(duì)其他信號(hào)作討論。GPS接收機(jī)主要由射頻、基帶等相應(yīng)的電 路和軟件構(gòu)成，其中基帶主要實(shí)現(xiàn)偽碼及其載波的捕獲跟蹤，基帶電路可以采用專用芯片 的方式實(shí)現(xiàn)，也可以在FPGA(現(xiàn)場可編程邏輯門陣列)等可編程邏輯電路上實(shí)現(xiàn)。相比之 下，后者比前者更靈活，但后者的運(yùn)行速度、功耗與成本之間往往難以取得平衡。目前，市場 上雙頻GPS接收機(jī)的基帶電路仍以專用芯片為主，但FPGA實(shí)現(xiàn)的方式也正成為正式產(chǎn)品的 可選方案。 接收機(jī)按其處理的信號(hào)頻率數(shù)量可劃分為單頻接收機(jī)、雙頻接收機(jī)、多頻接收機(jī) 等。按定位方式也分為單點(diǎn)定位和差分定位，而利用載波相位定位是精度較高的定位方式， 尤其是雙頻或多頻載波相位差分定位。在雙頻載波相位定位系統(tǒng)中，需要對(duì)LI和L2的載 波相位進(jìn)行精確跟蹤及測量。在視界內(nèi)所有衛(wèi)星的GPS射頻信號(hào)由具有接近于半球形增益 覆蓋的右旋極化天線接收，這些射頻信號(hào)經(jīng)低噪聲前置放大器放大后經(jīng)功分器分成LI和 L2兩路信號(hào)，這兩路信號(hào)經(jīng)過濾波、變頻、解調(diào)后，通過A/D變換器轉(zhuǎn)成數(shù)字信號(hào)送入基帶 處理器?；鶐幚砥魇紫葘?duì)輸入的LI和L2信號(hào)進(jìn)行各通道都必須的和相同的前端處理。 處理后的LI和L2信號(hào)同時(shí)送入多個(gè)處理通道以實(shí)現(xiàn)對(duì)多顆衛(wèi)星的同時(shí)跟蹤。基帶電路 主要包括Ll/L2載波跟蹤環(huán)路、C/A碼跟蹤環(huán)路、C/A碼相關(guān)電路、Ll-P/L2-P碼跟蹤環(huán)路、 L1-W/L2-W碼估計(jì)電路、L1與L2相乘電路、L2相關(guān)電路、測量數(shù)據(jù)鎖存電路等。對(duì)于C/A碼 的跟蹤采用的是常規(guī)擴(kuò)頻解擴(kuò)處理方法，基帶信號(hào)經(jīng)過載波環(huán)消除載波后由C/A碼環(huán)進(jìn)行 解擴(kuò)，解擴(kuò)電路輸出超前(Early，即后面的E)、即時(shí)(Prompt,即后面的P)和滯后(Late，即 后面的L)三種延時(shí)信號(hào)輸出，超前和滯后輸出用來實(shí)現(xiàn)C/A碼的跟蹤，而即時(shí)信號(hào)P輸出 用來實(shí)現(xiàn)對(duì)載波環(huán)的鎖定，同時(shí)也提供信噪比的檢測和導(dǎo)航數(shù)據(jù)的識(shí)別。對(duì)于P碼而言，由 于Ll-P和L2-P被保密的W碼加密成了 Y碼，而保密的W碼對(duì)民用用戶是未知的，這就造成了傳統(tǒng)的跟蹤方案不能對(duì)L2信號(hào)進(jìn)行直接跟蹤。但可以利用L2信號(hào)的一些特征來實(shí)現(xiàn)對(duì) L2信號(hào)的跟蹤，目前，已提出的L2信號(hào)跟蹤方法主要有L2平方法、L1乘L2互相關(guān)方法、P 碼輔助平方法、Z跟蹤L2相位恢復(fù)法、軟判決Z跟蹤方法、最大似然半無碼L2解調(diào)方法。
民用雙頻GPS接收機(jī)的需要根據(jù)有限的W碼特征實(shí)現(xiàn)對(duì)加密的P碼(即Y碼)進(jìn) 行捕獲與跟蹤，在此過程中必將導(dǎo)致信號(hào)的損失，所以如何保證對(duì)L2信號(hào)處理的質(zhì)量成為 接收機(jī)設(shè)計(jì)的難點(diǎn)之一。由于前三種方法是在P碼沒有解擴(kuò)的情況下進(jìn)行的處理，所以對(duì) 信號(hào)的損失很大，跟蹤效果很差，在低信號(hào)強(qiáng)度下很難實(shí)現(xiàn)對(duì)衛(wèi)星的跟蹤，不是目前使用的 主要方法。第四種Z跟蹤技術(shù)先對(duì)Ll-P和L2-P進(jìn)行解擴(kuò)去P碼后，將信號(hào)帶寬降到W碼帶 寬500KHz，降低了噪聲對(duì)信號(hào)的影響。再利用Ll-P和L2-P附帶信息相同的特性，通過Ll 和L2相乘消除W碼的影響，極大提高了系統(tǒng)的性能，降低了 W碼未知帶來的損失。后兩方 法是在第四種方法的改進(jìn)，通過更復(fù)雜的處理達(dá)到提高效果的目的。但是，這些方法中均需 要以復(fù)雜的電路結(jié)構(gòu)和高性能的處理器為代價(jià)，不僅成本高，而且性能難以做到穩(wěn)定可靠， 這樣就給GPS導(dǎo)航技術(shù)的大規(guī)模普及應(yīng)用帶來了一定的障礙。

發(fā)明內(nèi)容
本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)中的缺點(diǎn)，提供一種能夠?qū)崿F(xiàn)GPS高精度定 位功能、電路結(jié)構(gòu)簡單、處理過程快捷、成本較低、工作性能穩(wěn)定可靠、適用范圍較為廣泛的 實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)及其方法。 為了實(shí)現(xiàn)上述的目的，本發(fā)明的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)及 其方法如下 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，包括信號(hào)預(yù)處理電路和數(shù)個(gè)衛(wèi) 星處理通道，所述的衛(wèi)星處理通道的數(shù)量與所跟蹤的衛(wèi)星數(shù)量一致，通常可以是12個(gè)，每 個(gè)衛(wèi)星處理通道均包含Ll信號(hào)處理電路和L2信號(hào)處理電路，所述的信號(hào)預(yù)處理電路實(shí)現(xiàn) 對(duì)輸入信號(hào)的預(yù)處理和自動(dòng)增益控制，且所述的信號(hào)預(yù)處理電路分別通過所述的L1信號(hào) 處理電路和L2信號(hào)處理電路與該接收機(jī)的中央處理模塊相連接，其主要特點(diǎn)是，所述的Ll 信號(hào)處理電路中包括Ll信號(hào)C/A碼處理基帶電路模塊、L1信號(hào)P碼處理電路模塊，所述的 L2信號(hào)處理電路中包括L2信號(hào)載波跟蹤環(huán)路模塊、L2信號(hào)碼跟蹤環(huán)路模塊、L2信號(hào)W碼 估計(jì)電路模塊、Ll信號(hào)和L2信號(hào)交叉相乘器、L2信號(hào)相關(guān)器； 所述的信號(hào)預(yù)處理電路通過所述的Ll信號(hào)C/A碼處理基帶電路模塊與所述的中 央處理模塊相連接，且所述的Ll信號(hào)C/A碼處理基帶電路模塊通過所述的Ll信號(hào)P碼處 理電路模塊與所述的Ll信號(hào)和L2信號(hào)交叉相乘器相連接； 所述的信號(hào)預(yù)處理電路通過所述的L2信號(hào)載波跟蹤環(huán)路模塊與所述的中央處理 模塊相連接，且所述的L2信號(hào)載波跟蹤環(huán)路模塊依次通過所述的L2信號(hào)碼跟蹤環(huán)路模塊、 L2信號(hào)W碼估計(jì)電路模塊、Ll信號(hào)和L2信號(hào)交叉相乘器、L2信號(hào)相關(guān)器與所述的中央處 理模塊相連接； 所述的Ll信號(hào)和L2信號(hào)交叉相乘器、L2信號(hào)相關(guān)器設(shè)置于FPGA電路模塊內(nèi)置 的DSP模塊中。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的FPGA電路模塊為Xilinx公 司的FPGA芯片，所述的DSP模塊為該FPGA芯片中的DSP48A模塊。
該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的DSP模塊中具有一個(gè)18位 加法器、一個(gè)18位乘法器和一個(gè)48位加法器。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的LI信號(hào)和L2信號(hào)交叉相乘 器包括DSP模塊內(nèi)的第一鎖存器、第二鎖存器、第三鎖存器、第四鎖存器、第五鎖存器、18位 加法器、18位乘法器，所述的L2信號(hào)W碼估計(jì)電路模塊依次通過所述的第一鎖存器、18位 加法器、第四鎖存器、18位乘法器、第五鎖存器與所述的L2信號(hào)相關(guān)器相連接，所述的Ll 信號(hào)P碼處理電路模塊通過所述的第二鎖存器與所述的18位加法器的輸入端相連接，且所 述的L2信號(hào)W碼估計(jì)電路模塊通過所述的第三鎖存器與所述的18位乘法器的輸入端相連 接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的Ll信號(hào)和L2信號(hào)交叉相乘
器中還包括第一多路選擇器，所述的第一多路選擇器串接于所述的18位加法器和第四鎖
存器之間，且所述的第二鎖存器與所述的第一多路選擇器的輸入端相連接，所述的第一多
路選擇器的輸入選擇控制端與所述的DSP模塊的第一模式控制管腳相連接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的第三鎖存器與所述的18位
乘法器的輸入端之間還串接有第六鎖存器。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的L2信號(hào)相關(guān)器包括DSP模 塊內(nèi)的48位加法器和第七鎖存器，所述的Ll信號(hào)和L2信號(hào)交叉相乘器的輸出端依次通過 所述的48位加法器、第七鎖存器與所述的中央處理模塊相連接，所述的第七鎖存器的輸出 端與所述的48位加法器的輸入端相連接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的L2信號(hào)相關(guān)器中還包括第 八鎖存器、第二多路選擇器、第三多路選擇器，所述的第二多路選擇器串聯(lián)接于所述的L1 信號(hào)和L2信號(hào)交叉相乘器的輸出端與所述的48位加法器之間，且所述的第七鎖存器的輸 出端與所述的第二多路選擇器的輸入端相連接，所述的第二多路選擇器的輸入選擇控制端 與所述的DSP模塊的第二模式控制管腳相連接，所述的第三多路選擇器串聯(lián)接于所述的第 七鎖存器的輸出端與所述的48位加法器的輸入端之間，且所述的L2信號(hào)W碼估計(jì)電路模 塊通過所述的第八鎖存器與所述的第三多路選擇器的輸入端相連接，所述的第三多路選擇 器的輸入選擇控制端與所述的DSP模塊的第三模式控制管腳相連接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的Ll信號(hào)和L2信號(hào)均為位寬 至少為3比特的A/D采樣輸出信號(hào)。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的Ll信號(hào)C/A碼處理基帶電 路模塊包括Ll信號(hào)載波跟蹤環(huán)路模塊、Ll信號(hào)碼跟蹤環(huán)路模塊和Ll信號(hào)相關(guān)器，所述的 信號(hào)預(yù)處理電路依次通過所述的Ll信號(hào)載波跟蹤環(huán)路模塊、L1信號(hào)碼跟蹤環(huán)路模塊、L1信 號(hào)相關(guān)器與所述的中央處理模塊相連接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的Ll信號(hào)載波跟蹤環(huán)路模塊 包括Ll信號(hào)載波數(shù)控振蕩器和Ll信號(hào)復(fù)混合器，所述的信號(hào)預(yù)處理電路通過所述的Ll信 號(hào)復(fù)混合器與所述的Ll信號(hào)碼跟蹤環(huán)路模塊相連接，且所述的Ll信號(hào)復(fù)混合器通過所述 的Ll信號(hào)載波數(shù)控振蕩器與所述的中央處理模塊相連接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的Ll信號(hào)碼跟蹤環(huán)路模塊包 括Ll信號(hào)碼數(shù)控振蕩器、十分頻器、C/A碼產(chǎn)生器和第一乘法器，所述的Ll信號(hào)碼數(shù)控振蕩器通過所述的十分頻器、C/A碼產(chǎn)生器和第一乘法器與所述的LI信號(hào)相關(guān)器相連接，所 述的LI信號(hào)復(fù)混合器與所述的第一乘法器的輸入端相連接，且所述的C/A碼產(chǎn)生器分別與 所述的LI信號(hào)相關(guān)器和中央處理模塊相連接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的LI信號(hào)P碼處理電路模塊 包括PI碼產(chǎn)生器、第二乘法器、W1碼周期產(chǎn)生器和W比特積分器，所述的LI信號(hào)碼數(shù)控振 蕩器通過所述的PI碼產(chǎn)生器、W1碼周期產(chǎn)生器、W比特積分器與所述的LI信號(hào)和L2信號(hào) 交叉相乘器相連接，所述的PI碼產(chǎn)生器通過所述的第二乘法器與所述的W比特積分器相連 接，且所述的LI信號(hào)復(fù)混合器與所述的第二乘法器的輸入端相連接，所述的PI碼產(chǎn)生器與 所述的中央處理模塊相連接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的L2信號(hào)載波跟蹤環(huán)路模塊 包括L2信號(hào)載波數(shù)控振蕩器和L2信號(hào)復(fù)混合器，所述的信號(hào)預(yù)處理電路通過所述的L2信 號(hào)復(fù)混合器與所述的L2信號(hào)碼跟蹤環(huán)路模塊相連接，且所述的L2信號(hào)復(fù)混合器通過所述 的L2信號(hào)載波數(shù)控振蕩器與所述的中央處理模塊相連接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的L2信號(hào)碼跟蹤環(huán)路模塊包 括L2信號(hào)碼數(shù)控振蕩器、P2碼產(chǎn)生器和消P2碼電路，所述的L2信號(hào)碼數(shù)控振蕩器依次通 過所述的P2碼產(chǎn)生器和消P2碼電路與所述的L2信號(hào)W碼估計(jì)電路模塊相連接，所述的P2 碼產(chǎn)生器分別與所述的L2信號(hào)W碼估計(jì)電路模塊和中央處理模塊相連接，且所述的L2信 號(hào)復(fù)混合器與所述的消P2碼電路相連接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的L2信號(hào)W碼估計(jì)電路模塊 包括W2碼周期產(chǎn)生器和W2碼積分器，所述的P2碼產(chǎn)生器依次通過所述的W2碼周期產(chǎn)生 器、W2碼積分器與所述的LI信號(hào)和L2信號(hào)交叉相乘器相連接，且所述的消P2碼電路與所 述的W2碼積分器相連接。 該基于上述的基帶電路結(jié)構(gòu)實(shí)現(xiàn)對(duì)GPSL2信號(hào)跟蹤的方法，其主要特點(diǎn)是，所述 的方法包括以下步驟 (1)所述的中央處理模塊設(shè)置LI信號(hào)C/A碼處理基帶電路模塊為捕獲狀態(tài)，通過 調(diào)整C/A碼和LI信號(hào)載波對(duì)C/A碼進(jìn)行搜索； (2)當(dāng)C/A碼獲得捕獲后，對(duì)C/A碼和載波進(jìn)行牽弓|并鎖定C/A碼環(huán)和載波環(huán)，進(jìn) 行對(duì)LI信號(hào)C/A碼的跟蹤，開始跟蹤后根據(jù)同步頭信息確定導(dǎo)航電文起始時(shí)間，接收導(dǎo)航 電文； (3)對(duì)所接收的導(dǎo)航電文進(jìn)行解碼，獲得星歷、歷書、時(shí)間信息，并起動(dòng)L1信號(hào)P碼 處理電路模塊中的PI碼產(chǎn)生器； (4)所述的PI碼產(chǎn)生器利用LI信號(hào)P碼的狀態(tài)信息，并起動(dòng)L2信號(hào)碼跟蹤環(huán)路 模塊中的P2碼產(chǎn)生器，利用LI信號(hào)載波值根據(jù)LI信號(hào)與L2信號(hào)載波關(guān)系按比例設(shè)置L2 信號(hào)載波起始搜索頻率； (5)根據(jù)LI信號(hào)C碼所得的導(dǎo)航電文確定L2信號(hào)P碼是否由W碼加密，并據(jù)此設(shè) 置所述的DSP模塊工作方式為帶有W碼加密的工作方式或者不帶W碼加密的工作方式。
(6)所述的中央處理模塊讀取所述的DSP模塊輸出的L2信號(hào)通道處理結(jié)果數(shù)據(jù)， 并根據(jù)該處理結(jié)果數(shù)據(jù)控制所述的L2信號(hào)處理電路的調(diào)整。 (7)調(diào)整L2信號(hào)P碼延時(shí)，搜索L2信號(hào)P碼相關(guān)峰值位置，使得L2信號(hào)P碼獲得捕獲； (8) L2信號(hào)P碼獲得捕獲后，對(duì)L2信號(hào)P碼進(jìn)行牽引，鎖定L2信號(hào)-碼碼環(huán)和L2 信號(hào)P碼載波環(huán)； (9)輸出Ll信號(hào)和L2信號(hào)載波相位和載波計(jì)數(shù)，并進(jìn)行后續(xù)的數(shù)據(jù)處理。
采用了該發(fā)明的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)及其方法，由于其 中基于FPGA的雙頻GPS接收機(jī)基帶電路實(shí)現(xiàn)，綜合性能、實(shí)現(xiàn)復(fù)雜度、功耗和成本上的考 慮，在對(duì)信號(hào)進(jìn)行多比特采樣的基礎(chǔ)之上，在解擴(kuò)去除P碼后利用W碼的周期信息，在W碼 周期上進(jìn)行積分，分別在Ll信號(hào)和L2信號(hào)上實(shí)現(xiàn)對(duì)W碼的估計(jì)；然后基于FPGA內(nèi)置的DSP 模塊能進(jìn)行多比特高速數(shù)字信號(hào)處理的特點(diǎn)，通過將Ll與L2的估計(jì)W碼相乘以消除未知 W碼和調(diào)制數(shù)據(jù)的影響，從而實(shí)現(xiàn)對(duì)L2信號(hào)的跟蹤，不僅大大提高了系統(tǒng)的速度和性能，同 時(shí)大大降低了整個(gè)系統(tǒng)實(shí)現(xiàn)的規(guī)模，有效降低了成本，同時(shí)進(jìn)一步提高了接收機(jī)的抗干擾 性能，從而在明顯地提高系統(tǒng)的性能的基礎(chǔ)之上降低了對(duì)FPGA資源的消耗，不僅電路結(jié)構(gòu) 簡單，而且處理過程快捷，成本較低，工作性能穩(wěn)定可靠，適用范圍較為廣泛。


圖1為本發(fā)明的雙頻GPS接收機(jī)的整體電路組成框圖。 圖2為本發(fā)明的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)整體結(jié)構(gòu)示意圖。
圖3為本發(fā)明的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中利用DSP模塊部 分的電路結(jié)構(gòu)示意圖。 圖4為本發(fā)明的基于基帶電路結(jié)構(gòu)實(shí)現(xiàn)對(duì)GPSL2信號(hào)跟蹤的方法的整體流程圖。
具體實(shí)施例方式
為了能夠更清楚地理解本發(fā)明的技術(shù)內(nèi)容，特舉以下實(shí)施例詳細(xì)說明。 請(qǐng)參閱圖1至圖3所示，該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，包括
信號(hào)預(yù)處理電路和數(shù)個(gè)衛(wèi)星處理通道，所述的衛(wèi)星處理通道的數(shù)量與所跟蹤的衛(wèi)星數(shù)量一
致，通常可以為12個(gè)。 同時(shí)，需要指出的是，本發(fā)明中的基帶部分信號(hào)經(jīng)過預(yù)處理后被同時(shí)送入12個(gè)衛(wèi) 星處理通道，此處12個(gè)通道是完全相同的，可以根據(jù)需要和FPGA容量擴(kuò)展或縮小通道數(shù) 量。由于12個(gè)通道結(jié)構(gòu)完全相同，僅是為了同時(shí)跟蹤不同的衛(wèi)星，所以本發(fā)明中只討論一 個(gè)通道的結(jié)構(gòu)。圖1中給出的是一個(gè)衛(wèi)星處理通道的結(jié)構(gòu)圖，重疊的方框表示12個(gè)通道的 其它通道，而一個(gè)通道中包含兩路信號(hào)處理電路，即Ll信號(hào)處理電路和L2信號(hào)處理電路。
其中，每個(gè)衛(wèi)星處理通道均包含Ll信號(hào)處理電路和L2信號(hào)處理電路，所述的信號(hào) 預(yù)處理電路實(shí)現(xiàn)對(duì)輸入信號(hào)的預(yù)處理和自動(dòng)增益控制，且所述的信號(hào)預(yù)處理電路分別通過 所述的L1信號(hào)處理電路和L2信號(hào)處理電路與該接收機(jī)的中央處理模塊相連接，其中，所述 的Ll信號(hào)處理電路中包括Ll信號(hào)C/A碼處理基帶電路模塊、Ll信號(hào)P碼處理電路模塊， 所述的L2信號(hào)處理電路中包括L2信號(hào)載波跟蹤環(huán)路模塊、L2信號(hào)碼跟蹤環(huán)路模塊、L2信 號(hào)W碼估計(jì)電路模塊、Ll信號(hào)和L2信號(hào)交叉相乘器218、 L2信號(hào)相關(guān)器220 ;
所述的信號(hào)預(yù)處理電路239通過所述的Ll信號(hào)C/A碼處理基帶電路模塊與所述 的中央處理模塊219相連接，且所述的Ll信號(hào)C/A碼處理基帶電路模塊通過所述的Ll信號(hào)P碼處理電路模塊與所述的LI信號(hào)和L2信號(hào)交叉相乘器218相連接；
所述的信號(hào)預(yù)處理電路239通過所述的L2信號(hào)載波跟蹤環(huán)路模塊與所述的中央 處理模塊219相連接，且所述的L2信號(hào)載波跟蹤環(huán)路模塊依次通過所述的L2信號(hào)碼跟蹤 環(huán)路模塊、L2信號(hào)W碼估計(jì)電路模塊、L1信號(hào)和L2信號(hào)交叉相乘器218、L2信號(hào)相關(guān)器220 與所述的中央處理模塊219相連接； 所述的LI信號(hào)和L2信號(hào)交叉相乘器218、L2信號(hào)相關(guān)器220設(shè)置于FPGA電路模 塊內(nèi)置的DSP模塊中。 其中，所述的LI信號(hào)C/A碼處理基帶電路模塊包括LI信號(hào)載波跟蹤環(huán)路模塊、L1 信號(hào)碼跟蹤環(huán)路模塊和LI信號(hào)相關(guān)器217，所述的信號(hào)預(yù)處理電路239依次通過所述的LI 信號(hào)載波跟蹤環(huán)路模塊、LI信號(hào)碼跟蹤環(huán)路模塊、LI信號(hào)相關(guān)器217與所述的中央處理模 塊219相連接。 所述的LI信號(hào)載波跟蹤環(huán)路模塊包括LI信號(hào)載波數(shù)控振蕩器200和LI信號(hào)復(fù) 混合器201，所述的信號(hào)預(yù)處理電路239通過所述的LI信號(hào)復(fù)混合器201與所述的LI信號(hào) 碼跟蹤環(huán)路模塊相連接，且所述的LI信號(hào)復(fù)混合器201通過所述的LI信號(hào)載波數(shù)控振蕩 器200與所述的中央處理模塊219相連接。 所述的LI信號(hào)碼跟蹤環(huán)路模塊包括LI信號(hào)碼數(shù)控振蕩器202、十分頻器207、 C/ A碼產(chǎn)生器209和第一乘法器210，所述的LI信號(hào)碼數(shù)控振蕩器202通過所述的十分頻器 207、C/A碼產(chǎn)生器209和第一乘法器210與所述的LI信號(hào)相關(guān)器217相連接，所述的LI信 號(hào)復(fù)混合器201與所述的第一乘法器210的輸入端相連接，且所述的C/A碼產(chǎn)生器209分 別與所述的LI信號(hào)相關(guān)器217和中央處理模塊219相連接。
所述的LI信號(hào)P碼處理電路模塊包括PI碼產(chǎn)生器203、第二乘法器208、W1碼周 期產(chǎn)生器211和W比特積分器214，所述的LI信號(hào)碼數(shù)控振蕩器202通過所述的PI碼產(chǎn)生 器203、W1碼周期產(chǎn)生器211、W比特積分器214與所述的LI信號(hào)和L2信號(hào)交叉相乘器218 相連接，所述的PI碼產(chǎn)生器203通過所述的第二乘法器208與所述的W比特積分器214相 連接，且所述的LI信號(hào)復(fù)混合器201與所述的第二乘法器208的輸入端相連接，所述的PI 碼產(chǎn)生器203與所述的中央處理模塊219相連接。 該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中，所述的L2信號(hào)載波跟蹤環(huán)路 模塊包括L2信號(hào)載波數(shù)控振蕩器205和L2信號(hào)復(fù)混合器204，所述的信號(hào)預(yù)處理電路239 通過所述的L2信號(hào)復(fù)混合器204與所述的L2信號(hào)碼跟蹤環(huán)路模塊相連接，且所述的L2信 號(hào)復(fù)混合器204通過所述的L2信號(hào)載波數(shù)控振蕩器205與所述的中央處理模塊219相連 接。 所述的L2信號(hào)碼跟蹤環(huán)路模塊包括L2信號(hào)碼數(shù)控振蕩器206、 P2碼產(chǎn)生器213 和消P2碼電路212，所述的L2信號(hào)碼數(shù)控振蕩器206依次通過所述的P2碼產(chǎn)生器213和 消P2碼電路212與所述的L2信號(hào)W碼估計(jì)電路模塊相連接，所述的P2碼產(chǎn)生器213分別 與所述的L2信號(hào)W碼估計(jì)電路模塊和中央處理模塊219相連接，且所述的L2信號(hào)復(fù)混合 器204與所述的消P2碼電路212相連接。 所述的L2信號(hào)W碼估計(jì)電路模塊包括W2碼周期產(chǎn)生器216和W2碼積分器215， 所述的P2碼產(chǎn)生器213依次通過所述的W2碼周期產(chǎn)生器216、 W2碼積分器215與所述的 LI信號(hào)和L2信號(hào)交叉相乘器218相連接，且所述的消P2碼電路212與所述的W2碼積分器215相連接。 其中，所述的FPGA電路模塊為Xi 1 inx公司的FPGA芯片，所述的DSP模塊為該FPGA 芯片中的DSP48A模塊；所述的DSP模塊中具有一個(gè)18位加法器227、一個(gè)18位乘法器232 和一個(gè)48位加法器236。 同時(shí)，所述的L1信號(hào)和L2信號(hào)交叉相乘器218包括DSP模塊內(nèi)的第一鎖存器223、 第二鎖存器224、第三鎖存器225、第四鎖存器229、第五鎖存器233、 18位加法器227、 18位 乘法器232，所述的L2信號(hào)W碼估計(jì)電路模塊依次通過所述的第一鎖存器223、 18位加法 器227、第四鎖存器229、 18位乘法器232、第五鎖存器233與所述的L2信號(hào)相關(guān)器220相 連接，所述的Ll信號(hào)P碼處理電路模塊通過所述的第二鎖存器224與所述的18位加法器 227的輸入端相連接，且所述的L2信號(hào)W碼估計(jì)電路模塊通過所述的第三鎖存器225與所 述的18位乘法器232的輸入端相連接。 所述的Ll信號(hào)和L2信號(hào)交叉相乘器218中還包括第一多路選擇器228，所述的第 一多路選擇器228串接于所述的18位加法器227和第四鎖存器229之間，且所述的第二鎖 存器224與所述的第一多路選擇器228的輸入端相連接，所述的第一多路選擇器228的輸 入選擇控制端與所述的DSP模塊的第一模式控制管腳61相連接。 所述的第三鎖存器225與所述的18位乘法器232的輸入端之間還串接有第六鎖 存器231。 不僅如此，所述的L2信號(hào)相關(guān)器220包括DSP模塊內(nèi)的48位加法器236和第七 鎖存器237，所述的Ll信號(hào)和L2信號(hào)交叉相乘器218的輸出端依次通過所述的48位加法 器236、第七鎖存器237與所述的中央處理模塊219相連接，所述的第七鎖存器237的輸出 端與所述的48位加法器236的輸入端相連接。 所述的L2信號(hào)相關(guān)器220中還包括第八鎖存器226、第二多路選擇器234、第三多 路選擇器235，所述的第二多路選擇器234串聯(lián)接于所述的Ll信號(hào)和L2信號(hào)交叉相乘器 218的輸出端與所述的48位加法器236之間，且所述的第七鎖存器237的輸出端與所述的 第二多路選擇器234的輸入端相連接，所述的第二多路選擇器234的輸入選擇控制端與所 述的DSP模塊的第二模式控制管腳69相連接，所述的第三多路選擇器235串聯(lián)接于所述的 第七鎖存器237的輸出端與所述的48位加法器236的輸入端之間，且所述的L2信號(hào)W碼 估計(jì)電路模塊通過所述的第八鎖存器226與所述的第三多路選擇器235的輸入端相連接， 所述的第三多路選擇器235的輸入選擇控制端與所述的DSP模塊的第三模式控制管腳70 相連接。 同時(shí)，該實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)中的L1信號(hào)(Ll)和L2信 號(hào)(L2)均為位寬至少為3比特的A/D采樣輸出信號(hào)。 在實(shí)際使用當(dāng)中，請(qǐng)參閱圖1所示，其為雙頻GPS接收機(jī)的電路組成框圖。由天線 231、功分器232、Ll射頻電路233和L2射頻電路234構(gòu)成本發(fā)明的前端射頻電路部分。時(shí) 鐘244同時(shí)向射頻電路和基帶電路240提供標(biāo)準(zhǔn)時(shí)鐘。經(jīng)Ll射頻電路233和L2射頻電路 234下變頻及解調(diào)后的正交信號(hào)通過A/D轉(zhuǎn)換器235-238轉(zhuǎn)換成正交數(shù)字基帶信號(hào)63-66 送入基帶處理電路240。在采樣速率大于2倍帶寬的情況下，對(duì)于寬帶高斯噪聲信號(hào)的采 樣，1比特、2比特禾口 3比特ADC的損耗分別是1. 96dB、0. 55dB和0. 16dB。超出3比特的量 化方案對(duì)信號(hào)損耗的改善是很小的，在本發(fā)明中采用了 3比特或高于3比特的量化方案，也即A/D采樣輸出信號(hào)63 66的位寬為3比特或高于3比特，為方便起見，后續(xù)討論均以3 比特為例。進(jìn)入基帶的數(shù)字基帶信號(hào)63-66首先進(jìn)入信號(hào)預(yù)處理電路239。信號(hào)預(yù)處理電 路主要完成自動(dòng)增益控制電路的信號(hào)采樣和通道共用的信號(hào)處理工作。處理之后的信號(hào)分 成L1(67、68)和L2(69、70)兩路分別送給LI處理電路241和L2處理電路242。 LI處理電 路241和L2處理電路242構(gòu)成了單通道衛(wèi)星處理電路243，根據(jù)可視衛(wèi)星數(shù)量及其分布的 需要本發(fā)明設(shè)計(jì)有12個(gè)衛(wèi)星處理通道和一個(gè)噪聲功率估計(jì)通道。但本發(fā)明不僅限于具有 12個(gè)衛(wèi)星處理通道的設(shè)計(jì)，根據(jù)需要和未來衛(wèi)星發(fā)射信號(hào)的變化可以調(diào)整衛(wèi)星處理通道的 數(shù)量及各通道的跟蹤方法，以滿足系統(tǒng)對(duì)未來發(fā)展的需要。整個(gè)基帶電路240與射頻電路 共用時(shí)鐘244產(chǎn)生的時(shí)鐘信號(hào)CLK 1。各通道處理的信號(hào)和相應(yīng)的控制信號(hào)72 74與CPU 219交互完成整個(gè)GPS雙頻接收機(jī)的信號(hào)處理功能。 在請(qǐng)參閱圖2所示，其為本發(fā)明的基帶電路整體結(jié)構(gòu)示意圖。由L1載波 NCO(NumberControl Oscillation數(shù)控振蕩器)200、L1復(fù)混合器201、L1碼NCO 202、10分 頻器207、C/A碼產(chǎn)生器209、乘法器210和LI相關(guān)器217組成L1C/A碼信號(hào)處理電路。由 PI碼產(chǎn)生器203、乘法器208、 Wl碼周期產(chǎn)生器211和W bit積分器214構(gòu)成L1_P碼前端 處理電路，產(chǎn)生L1_W碼估計(jì)信號(hào)43。由L2復(fù)混合器204、L2載波NCO 205、L2碼NCO 206、 消P2碼電路212、 P2碼產(chǎn)生器213、 W2碼周期產(chǎn)生器216和W2碼積分器215構(gòu)成L2_P碼 處理電路。產(chǎn)生L2—W碼估計(jì)信號(hào)，信號(hào)分為正交輸出的超前(Early)31、即時(shí)(Prompt)32、 滯后(Late) 33信號(hào)(即EPL信號(hào))。交叉相乘器218完成L1W和L2W碼的對(duì)消功能，實(shí)現(xiàn) 對(duì)未知W碼的消除，然后經(jīng)由C/A碼周期信號(hào)(Epoch) 50的控制由L2相關(guān)器220對(duì)信號(hào)進(jìn) 行積分，最終信號(hào)送由微處理器(CPU) 219進(jìn)行處理。 整個(gè)雙頻GPS接收機(jī)中實(shí)現(xiàn)對(duì)L2跟蹤的主要功能位于LI與L2乘法器電路，通過 對(duì)濾波后的LI和L2兩路信號(hào)的相乘實(shí)現(xiàn)對(duì)加密P碼的消除，從而實(shí)現(xiàn)對(duì)L2的跟蹤。在 FPGA的邏輯電路中實(shí)現(xiàn)加法設(shè)計(jì)時(shí)對(duì)系統(tǒng)資源的需求將隨著位寬的增加而迅速增加，而且 加法位寬的增加還將導(dǎo)致FPGA內(nèi)部設(shè)計(jì)的最大時(shí)鐘速度嚴(yán)重下降。如果要在FPGA中實(shí)現(xiàn) 與加法相應(yīng)位寬的乘法器，這種對(duì)資源的消耗和最大時(shí)鐘速度的降低將比實(shí)現(xiàn)加法器更為 嚴(yán)重。在本發(fā)明中，在前端采用了不同于其他1 2比特方案的3比特采樣方案，這樣在信 號(hào)處理的后端部分，關(guān)鍵的消除W碼影響電路中的LI與L2相乘部分的位寬已達(dá)到了 6 8位，積分電路則為16位累加。這時(shí)如采用普通的加法和乘法電路設(shè)計(jì)將極大地消耗FPGA 邏輯資源和降低FPGA的最高時(shí)鐘速度，從而影響整個(gè)系統(tǒng)的性能。然而在本發(fā)明中這部分 電路剛好可以通過FPGA電路中所帶有的DSP模塊實(shí)現(xiàn)。DSP模塊實(shí)現(xiàn)的是簡單的數(shù)字信號(hào) 處理功能，以目前市場上Xilinx公司在FPGA芯片內(nèi)部設(shè)計(jì)的DSP48A為例，其中包括1個(gè) 18位加法器、一個(gè)18位乘法器、一個(gè)48位加法器、以及相應(yīng)位置的數(shù)據(jù)鎖存器和進(jìn)位邏輯 等。通過控制DSP的內(nèi)部連接方式可以實(shí)現(xiàn)積分功能。由于DSP模塊屬于固化在FPGA中 的電路，具有FPGA設(shè)計(jì)的最高速度，也不會(huì)占用FPGA的邏輯資源，在本發(fā)明中采用這些模 塊將會(huì)獲得最佳的性能和最低的資源消耗。 再請(qǐng)參閱圖3所示，其中給出了本發(fā)明中DSP的使用方式。在本發(fā)明中，將實(shí)現(xiàn)復(fù) 雜的LI與L2相乘消W碼電路和最終的L2輸出積分器放在DSP中實(shí)現(xiàn)。本發(fā)明為了最大 限度的減少量化的損失和提高系統(tǒng)的性能，前端電路中采用3比特的量化。請(qǐng)參閱圖2所 示，以LI通道為例，LI載波NCO 200、 LI碼NCO 202、 PI碼產(chǎn)生器203、 C/A碼產(chǎn)生器209、分頻器207和W1碼周期產(chǎn)生器211的設(shè)計(jì)與輸入信號(hào)L11 3和L1Q 4的比特?cái)?shù)無關(guān)，均為 根據(jù)系統(tǒng)需要固定的設(shè)計(jì)。乘法器208和乘法器210由于分別與1比特輸出的信號(hào)16與 27相乘，實(shí)際的實(shí)現(xiàn)電路僅為反向器電路，對(duì)系統(tǒng)規(guī)模沒什么影響。實(shí)際與輸入相關(guān)的只 有L1復(fù)混合器201、 L1相關(guān)器217和W bit積分器214。 Ll載波NCO 200的輸出信號(hào)17 和Q8為2比特量化數(shù)據(jù)，Ll復(fù)混合器的輸出11和12對(duì)于2比特和3比特量化輸出的信 號(hào)輸出均為4比特位寬，僅對(duì)于1比特量化輸入，輸出才為3比特位寬。如果利用FPGA中 的存儲(chǔ)器RAM資源，復(fù)混合器可以通過簡單的邏輯門和鎖存器實(shí)現(xiàn)。而整個(gè)系統(tǒng)對(duì)存儲(chǔ)器 資源的使用量非常小，通常FPGA提供的存儲(chǔ)器資源遠(yuǎn)遠(yuǎn)大于設(shè)計(jì)上的需要，從而還能進(jìn)一 步減少對(duì)FPGA邏輯單元容量的需求。可以看出采用3比特量化相比于2比特和1比特量 化在Ll相關(guān)器217之前并沒有增加多少實(shí)現(xiàn)的規(guī)模。而Ll相關(guān)器為了保證足夠的余量和 與CPU接口的設(shè)計(jì)，通常都為16位累加器，16位累加器對(duì)于3比特量化輸出位寬也已經(jīng)足 夠了。從而可以看出采用3比特量化輸出的設(shè)計(jì)對(duì)L1通道沒有增加過多規(guī)模。對(duì)于L2通 道前端電路與Ll通道有相似的情況，在此不做過多說明。 本發(fā)明將資源使用最大的L1XL2電路218和L2相關(guān)器220放到了 FPGA固有的 模塊DSP中實(shí)現(xiàn)。采用帶有的DSP模塊的FPGA并沒有占用FPGA自身的可編程邏輯單元， 而是作為功能模塊不管使用與否都存在的。如在FPGA邏輯單元中實(shí)現(xiàn)多位乘法器和加法 器，其速度將隨著位寬的增加下降嚴(yán)重，而固化在DSP中的乘法器卻不受位寬的影B向，并具 有最快的速度。DSP的輸入位寬為18位，遠(yuǎn)遠(yuǎn)超出了 3比特量化產(chǎn)生的輸入位寬，不存在 提高前端輸入信號(hào)位寬導(dǎo)致的后續(xù)電路位寬不夠的情況。因此，本設(shè)計(jì)將占用最多資源的 實(shí)現(xiàn)電路放到DSP中，不僅可以提高系統(tǒng)的速度和性能。也可以大大降低整個(gè)系統(tǒng)實(shí)現(xiàn)的 規(guī)模，規(guī)模的降低將直接導(dǎo)致成本的降低。采用此設(shè)計(jì)可以節(jié)省三分之一左右的FPGA設(shè)計(jì) 規(guī)模，采用相應(yīng)低規(guī)模的FPGA降低的成本是非?？捎^的。此外，采用3比特量化輸入，通過 AGC電路的控制也可以增加系統(tǒng)的抗干擾性能。1比特量化的接收機(jī)對(duì)CW連續(xù)波干擾是無 能為力的，至少需要2比特是量化輸入才能提供抗CW連續(xù)波干擾的能力。采用3比特的量 化可以進(jìn)一步提高接收機(jī)的抗干擾性能。另外3比特量化還可以降低量化損失，提高信號(hào) 質(zhì)量，提高信噪比。3比特量化相比2比特可以減少0. 29dB的損失，相對(duì)1比特可以減少 1. 8dB的損失。關(guān)于抗干擾能力和減少量化損失可以參看以下參考文獻(xiàn)
《GPS原理與應(yīng)用》(第二版)，寇艷紅譯，電子工業(yè)出版社，P187 190 (英文原版 Understanding GPS-Principles and Applications,Second Edition,Elliott D. Kaplan, Christopher J. Hegarty) 其中給出了量化損失和抗干擾的簡單論述。 通過上述分析可以看出，本發(fā)明中采用3比特量化方案和采用FPGA固有DSP模塊 處理復(fù)雜相關(guān)器電路的方式在可以明顯地提高系統(tǒng)的性能的基礎(chǔ)之上降低了對(duì)FPGA資源 的消耗。 接收機(jī)收到的GPS信號(hào)由前端射頻電路的功分器分成Ll和L2兩路，然后經(jīng)A/D 轉(zhuǎn)換后進(jìn)入基帶電路。Ll信號(hào)經(jīng)LlI 3和L1Q 4進(jìn)入L1復(fù)混合器201，與L1載波NC0 200 產(chǎn)生的本地載波信號(hào)進(jìn)行相乘，消除輸入信號(hào)的殘留載波。L1載波NC0 200和L1復(fù)混合器 201組成載波環(huán)路，時(shí)鐘信號(hào)來自SCLK l，載波步進(jìn)受微處理器(CPU)219控制。ms信號(hào)2 控制L1載波NC0 200的數(shù)據(jù)鎖存速度，產(chǎn)生L1載波相位信號(hào)9給微處理器219。微處理器根據(jù)LI相關(guān)器輸出的40、Qffl 41和IfflE—L 42信號(hào)控制載波環(huán)路的鎖定。LI碼NCO 202、 分頻器207、C/A碼產(chǎn)生器209和乘法器210構(gòu)成碼跟蹤環(huán)路。LI碼NCO 202步進(jìn)受微處理 器219控制產(chǎn)生10. 23MHz的P碼速率信號(hào)10，經(jīng)過分頻器207產(chǎn)生C/A碼產(chǎn)生器209所需 的1. 023MHz信號(hào)，控制C/A碼的產(chǎn)生。產(chǎn)生的C/A碼27與LI復(fù)混合器201產(chǎn)生的正交信 號(hào)IBB 11和QBB 12相乘消除同相分量上的C/A碼，完成C/A碼的解擴(kuò)工作。C/A碼輸出26 產(chǎn)生ms 2鎖存時(shí)刻的碼相位信息，送至微處理器219進(jìn)行解碼運(yùn)算。同樣，微處理器219 根據(jù)L1相關(guān)器的輸出信號(hào)控制碼NC0環(huán)路的鎖定。以上電路構(gòu)成了 C/A碼的處理基帶電 路。 PI碼產(chǎn)生器203、乘法器208、 Wl碼周期產(chǎn)生器211和W bit積分器214構(gòu)成了 Ll-P碼處理電路。LI碼NCO 202產(chǎn)生的10. 23MHz時(shí)鐘信號(hào)10提供給PI碼產(chǎn)生器203產(chǎn) 生P碼信號(hào)16，同時(shí)P1碼產(chǎn)生器203還產(chǎn)生W1碼周期產(chǎn)生器211的同步控制信號(hào)17，控制 Wl碼周期產(chǎn)生器的復(fù)位。Wl碼周期產(chǎn)生器211產(chǎn)生用來加密P碼的W碼周期信號(hào)，此信號(hào) 僅能反映W碼的變化周期，并不是真正用來加密的W碼。乘法器將來自LI復(fù)混合器201的 輸出QBB 13與Ll-P碼信號(hào)16相乘，消除LI正交分量中的P碼信號(hào)，完成對(duì)L1_P碼的解 擴(kuò)工作。輸出信號(hào)WL1 14進(jìn)入W bit積分器在Wl碼周期產(chǎn)生器211的控制下進(jìn)行積分， 完成對(duì)L1_W碼的濾波，實(shí)現(xiàn)對(duì)L1_W碼的估計(jì)輸出L1_W43。 圖2中的下半部分實(shí)現(xiàn)對(duì)L2-P碼處理工作。L2載波NCO 205和L2復(fù)混合器204 與微處理器219構(gòu)成L2信號(hào)的載波跟蹤環(huán)。正交輸出的L21 5和L2Q 6與L2載波NC0 205 產(chǎn)生的本地載波信號(hào)I 21和Q 22送入L2復(fù)混合器204，生成零載波正交基帶信號(hào)IBB 19 和QBB20。 L2碼NCO 206、P2碼產(chǎn)生器213和消P2碼212電路構(gòu)成L2碼跟蹤環(huán)路。L2碼 NCO 206產(chǎn)生P2碼產(chǎn)生器213所需的10. 23腿z碼時(shí)鐘，碼產(chǎn)生器產(chǎn)生的L2-P碼信號(hào)25 與L2復(fù)混合器204產(chǎn)生的正交信號(hào)在消P2碼212電路中相乘完成L2-P碼的解擴(kuò)，同時(shí)產(chǎn) 生超前WL2E31、即時(shí)WL2P 32和滯后WL2L 33信號(hào)。W2碼周期產(chǎn)生器216和W2碼積分器 215構(gòu)成L2W碼估計(jì)電路。產(chǎn)生超前L2—W E37、即時(shí)L2—W P38和滯后L2_W L39估計(jì)信號(hào)。 LI X L2電路218完成L1_W碼估計(jì)信號(hào)和L2_W碼估計(jì)信號(hào)的相乘操作，實(shí)現(xiàn)對(duì)未知的W碼 信號(hào)和加載的數(shù)據(jù)信號(hào)的消除。產(chǎn)生的超前L2 E44、即時(shí)L2 P45和滯后L2 L46信號(hào)進(jìn)入 L2相關(guān)器220，相關(guān)器的輸出超前E47、即時(shí)P48和滯后L49提供給微處理器219完成對(duì)L2 載波環(huán)和碼環(huán)的鎖定。 對(duì)L2信號(hào)的跟蹤重點(diǎn)在于對(duì)未知W碼的消除。整體思想是基于衛(wèi)星發(fā)射的Ll和 L2信號(hào)上面附帶的P碼的W碼相同，從而使用對(duì)Ll上的W碼估計(jì)與L2上的W碼估計(jì)相乘 消除L2上W碼的方案。在基帶進(jìn)入端Ll和L2的接收信號(hào)P碼部分可寫為
Zf (") = 『("). C(M(Q" + p)， i = 1 ， 2 式中，P(n)為P碼；W(n)為W碼；D(n)為調(diào)制數(shù)據(jù)；Q為殘留載波；^為相角；n為 采樣點(diǎn)。經(jīng)過復(fù)混合器消除殘留載波和解擴(kuò)電路消除P碼后，接收信號(hào)可寫為
LPi(n) =W(n) *D(n) i = 1，2 系統(tǒng)通過W比特(bit)積分器在W碼周期上進(jìn)行積分，實(shí)現(xiàn)對(duì)W碼的最優(yōu)估計(jì)。然 后，通過L1XL2電路218交叉相乘完成對(duì)L2上加密W碼的調(diào)制D碼的消除。最終經(jīng)由L2 相關(guān)器220實(shí)現(xiàn)對(duì)L2的觀測輸出EPL。 W2碼積分器215、L1 XL2電路218和L2相關(guān)器220 可以通過配置DSP的內(nèi)部連接實(shí)現(xiàn)，一塊DSP模塊可以實(shí)現(xiàn)一路數(shù)據(jù)計(jì)算。設(shè)計(jì)中對(duì)整個(gè)L2載波環(huán)和碼環(huán)的跟蹤需要6種測試數(shù)據(jù)(即正交輸出的超前、即時(shí)和滯后測試信號(hào))，因 此每一路衛(wèi)星跟蹤通道需要六塊DSP實(shí)現(xiàn)。 再請(qǐng)參閱圖3所示，其為采用DSP模塊設(shè)計(jì)的L2相關(guān)電路，圖中僅給出了設(shè)計(jì)中 6路數(shù)據(jù)輸出中的一路信號(hào)，為了便于本文說明對(duì)實(shí)際DSP電路結(jié)構(gòu)做了部分簡化。圖3 電路通過Mode
腳的設(shè)置可以實(shí)現(xiàn)帶有W碼的L2P碼信號(hào)處理和不帶W碼的L2P碼 信號(hào)處理兩種功能。P碼信號(hào)是否進(jìn)行過W碼加密，可以通過解碼導(dǎo)航電文上的數(shù)據(jù)獲得。 可以看出DSP模塊主要包括1個(gè)18比特加法器227、 1個(gè)18比特乘法器232、 1個(gè)48比特 加法器236、3個(gè)多路選擇器(228、234、235)和若干鎖存器構(gòu)成。輸入信號(hào)WL252為消P2 碼電路212輸出6路信號(hào)的任何一路，6路信號(hào)分別送入6片DSP模塊實(shí)現(xiàn)消W碼和L2相 關(guān)運(yùn)算。WL2信號(hào)52通過W bit積分器222后的信號(hào)53分兩路進(jìn)入DSP模塊A和C輸入 端，并按輸入端位寬做相應(yīng)的擴(kuò)展。WL1信號(hào)14通過W bit積分器214后的信號(hào)43為6路 DSP模塊共用信號(hào)，同時(shí)送入6路本通道DSP模塊的B腳。WL2P_Q信號(hào)51為消P2碼電路 212輸出WL2P32的Cos分量。D 223-226為相應(yīng)DSP模塊輸入腳的鎖存電路。加法器227 實(shí)現(xiàn)L1_W估計(jì)信號(hào)與L2_W估計(jì)信號(hào)的相加操作，多路選擇器228根據(jù)第一模式控制管腳 (Mode
)61的控制選擇鎖存器D 229的輸入是和信號(hào)58還是B腳鎖存信號(hào)55。如果選 擇加法器的輸出58可以實(shí)現(xiàn)最大似然算法，而選擇鎖存器D 224的輸出55實(shí)現(xiàn)常規(guī)Z跟 蹤算法。鎖存器D229的輸出60與L2_W53通過鎖存器的信號(hào)62在乘法器232相乘后，由 鎖存器D 233鎖存送入多路選擇器234。同時(shí)C腳輸入的L2_W53信號(hào)通過鎖存器D226送 入多路選擇器235。加法器236對(duì)分別來自多路選擇器234的信號(hào)66和多路選擇器235的 信號(hào)67求和，由鎖存器D237鎖存并由DSP模塊的P腳輸出。同時(shí)輸出信號(hào)也分別送入多路 選擇器234和235。當(dāng)多路選擇器234選擇鎖存器D 233輸出信號(hào)64作為輸出，多路選擇 器235選擇P腳輸出信號(hào)68作為輸出時(shí)，本電路實(shí)現(xiàn)的是帶有W碼加密L2P碼處理電路。 當(dāng)多路選擇器234選擇信號(hào)68作為輸出，多路選擇器235選擇信號(hào)48作為輸出時(shí)，本電路 實(shí)現(xiàn)的是對(duì)不帶W碼加密的L2P碼處理電路。DSP模塊最后端的加法器236在兩種方式中 均與相應(yīng)電路設(shè)計(jì)成相關(guān)器電路(即通過積分電路實(shí)現(xiàn))。 再請(qǐng)參閱圖4所示，該基于上述的基帶電路結(jié)構(gòu)實(shí)現(xiàn)對(duì)GPSL2信號(hào)跟蹤的方法，其 中包括以下步驟 (1)所述的中央處理器設(shè)置Ll信號(hào)C/A碼處理基帶電路模塊為捕獲狀態(tài)，通過調(diào) 整C/A碼和Ll信號(hào)載波對(duì)C/A碼進(jìn)行搜索； (2)當(dāng)C/A碼獲得捕獲后，對(duì)C/A碼和載波進(jìn)行牽弓|并鎖定C/A碼環(huán)和載波環(huán)，進(jìn) 行對(duì)Ll信號(hào)C/A碼的跟蹤，開始跟蹤后根據(jù)同步頭信息確定導(dǎo)航電文起始時(shí)間，接收導(dǎo)航 電文； (3)對(duì)所接收的導(dǎo)航電文進(jìn)行解碼，獲得星歷、歷書、時(shí)間信息，并起動(dòng)L1信號(hào)P碼 處理電路模塊中的Pl碼產(chǎn)生器203 ; (4)所述的Pl碼產(chǎn)生器203利用Ll信號(hào)P碼的狀態(tài)信息，并起動(dòng)L2信號(hào)碼跟蹤 環(huán)路模塊中的P2碼產(chǎn)生器213，利用Ll信號(hào)載波值根據(jù)Ll信號(hào)與L2信號(hào)載波關(guān)系按比例 設(shè)置L2信號(hào)載波起始搜索頻率； (5)根據(jù)Ll信號(hào)C碼所得的導(dǎo)航電文確定L2信號(hào)P碼是否由W碼加密，并據(jù)此設(shè) 置所述的DSP模塊工作方式為帶有W碼加密的工作方式或者不帶W碼加密的工作方式。
(6)所述的中央處理模塊219讀取所述的DSP模塊輸出的L2信號(hào)通道處理結(jié)果數(shù) 據(jù)，并根據(jù)該處理結(jié)果數(shù)據(jù)控制所述的L2信號(hào)處理電路的調(diào)整。 (7)調(diào)整L2信號(hào)P碼延時(shí)，搜索L2信號(hào)P碼相關(guān)峰值位置，使得L2信號(hào)P碼獲得 捕獲； (8) L2信號(hào)P碼獲得捕獲后，對(duì)L2信號(hào)P碼進(jìn)行牽引，鎖定L2信號(hào)P碼碼環(huán)和L2 信號(hào)P碼載波環(huán)； (9)輸出LI信號(hào)和L2信號(hào)載波相位和載波計(jì)數(shù)，并進(jìn)行后續(xù)的數(shù)據(jù)處理。
在實(shí)際使用當(dāng)中，系統(tǒng)對(duì)實(shí)現(xiàn)對(duì)GPS L2信號(hào)的跟蹤過程請(qǐng)參閱圖4，整個(gè)跟蹤流 程主要分成九步 第一步300——設(shè)置L1C/A碼為捕獲狀態(tài)，通過調(diào)整C/A碼和LI載波對(duì)C/A碼進(jìn) 行搜索，C/A碼包含1023狀態(tài)，與載波構(gòu)成二維搜索。 第二步301——獲得捕獲后，對(duì)C/A碼和載波進(jìn)行牽引并鎖定C/A碼環(huán)和載波環(huán)， 實(shí)現(xiàn)對(duì)L1C/A碼跟蹤。開始跟蹤后根據(jù)同步頭信息確定導(dǎo)航電文起始時(shí)間，接收導(dǎo)航電文。
第三步302——對(duì)導(dǎo)航電文進(jìn)行解碼，獲得星歷、歷書、時(shí)間等信息，并起動(dòng)Ll-P碼。 第四步303——P碼由四個(gè)偽碼產(chǎn)生器構(gòu)成，當(dāng)Ll-P碼起動(dòng)后，L2-P碼相應(yīng)狀態(tài) 可以從Ll-P碼產(chǎn)生器獲得。此時(shí)，從Ll-P碼產(chǎn)生器復(fù)制狀態(tài)信息，起動(dòng)L2-P碼產(chǎn)生器，利 用LI載波值根據(jù)LI與L2載波關(guān)系設(shè)置L2載波起始搜索頻率，由于有LI載波輔助，L2不 需要對(duì)載波進(jìn)行盲搜索。 第五步304——根據(jù)由L1C碼所得的導(dǎo)航電文確定L2P碼是否由W碼加密，并據(jù)此 設(shè)置DSP工作于帶有W碼加密的工作方式或不帶W碼加密的工作方式。
第六步305——微處理器讀取DSP模塊輸出的L2通道處理結(jié)果數(shù)據(jù)，并根據(jù)計(jì)算 結(jié)果控制L2電路的調(diào)整。 第七步306——由于電離層延時(shí)對(duì)LI與L2不同，需要調(diào)整L2_P碼延時(shí)，搜索L2_P 碼相關(guān)峰值位置，使L2-P碼獲得捕獲。 第八步307——獲得捕獲后，對(duì)L2-P碼進(jìn)行牽弓| ，鎖定L2-P碼碼環(huán)和鎖定L2-P碼 載波環(huán)。 第九步308——輸出LI和L2載波相位和載波計(jì)數(shù)，供后續(xù)的數(shù)據(jù)處理。 以上所給出的雙頻GPS接收機(jī)L2信號(hào)處理電路的實(shí)現(xiàn)方案，根據(jù)以上方案可以輔
以相應(yīng)控制程序和后續(xù)算法可以實(shí)現(xiàn)雙頻GPS接收機(jī)的整體設(shè)計(jì)。 采用了上述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)及其方法，由于其中 基于FPGA的雙頻GPS接收機(jī)基帶電路實(shí)現(xiàn)，綜合性能、實(shí)現(xiàn)復(fù)雜度、功耗和成本上的考慮， 在對(duì)信號(hào)進(jìn)行多比特采樣的基礎(chǔ)之上，在解擴(kuò)去除P碼后利用W碼的周期信息，在W碼周 期上進(jìn)行積分，分別在L1信號(hào)和L2信號(hào)上實(shí)現(xiàn)對(duì)W碼的估計(jì)；然后基于FPGA內(nèi)置的DSP 模塊能進(jìn)行多比特高速數(shù)字信號(hào)處理的特點(diǎn)，通過將LI與L2的估計(jì)W碼相乘以消除未知 W碼和調(diào)制數(shù)據(jù)的影響，從而實(shí)現(xiàn)對(duì)L2信號(hào)的跟蹤，不僅大大提高了系統(tǒng)的速度和性能，同 時(shí)大大降低了整個(gè)系統(tǒng)實(shí)現(xiàn)的規(guī)模，有效降低了成本，同時(shí)進(jìn)一步提高了接收機(jī)的抗干擾 性能，從而在明顯地提高系統(tǒng)的性能的基礎(chǔ)之上降低了對(duì)FPGA資源的消耗，不僅電路結(jié)構(gòu) 簡單，而且處理過程快捷，成本較低，工作性能穩(wěn)定可靠，適用范圍較為廣泛。
在此說明書中，本發(fā)明已參照其特定的實(shí)施例作了描述。但是，很顯然仍可以作出 各種修改和變換而不背離本發(fā)明的精神和范圍。因此，說明書和附圖應(yīng)被認(rèn)為是說明性的 而非限制性的。
權(quán)利要求
一種實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，包括信號(hào)預(yù)處理電路和數(shù)個(gè)衛(wèi)星處理通道，所述的衛(wèi)星處理通道的數(shù)量與所跟蹤的衛(wèi)星數(shù)量一致，每個(gè)衛(wèi)星處理通道均包含L1信號(hào)處理電路和L2信號(hào)處理電路，所述的信號(hào)預(yù)處理電路實(shí)現(xiàn)對(duì)輸入信號(hào)的預(yù)處理和自動(dòng)增益控制，且所述的信號(hào)預(yù)處理電路分別通過所述的L1信號(hào)處理電路和L2信號(hào)處理電路與該接收機(jī)的中央處理模塊相連接，其特征在于，所述的L1信號(hào)處理電路中包括L1信號(hào)C/A碼處理基帶電路模塊、L1信號(hào)P碼處理電路模塊，所述的L2信號(hào)處理電路中包括L2信號(hào)載波跟蹤環(huán)路模塊、L2信號(hào)碼跟蹤環(huán)路模塊、L2信號(hào)W碼估計(jì)電路模塊、L1信號(hào)和L2信號(hào)交叉相乘器(218)、L2信號(hào)相關(guān)器(220)；所述的信號(hào)預(yù)處理電路(239)通過所述的L1信號(hào)C/A碼處理基帶電路模塊與所述的中央處理模塊(219)相連接，且所述的L1信號(hào)C/A碼處理基帶電路模塊通過所述的L1信號(hào)P碼處理電路模塊與所述的L1信號(hào)和L2信號(hào)交叉相乘器(218)相連接；所述的信號(hào)預(yù)處理電路(239)通過所述的L2信號(hào)載波跟蹤環(huán)路模塊與所述的中央處理模塊(219)相連接，且所述的L2信號(hào)載波跟蹤環(huán)路模塊依次通過所述的L2信號(hào)碼跟蹤環(huán)路模塊、L2信號(hào)W碼估計(jì)電路模塊、L1信號(hào)和L2信號(hào)交叉相乘器(218)、L2信號(hào)相關(guān)器(220)與所述的中央處理模塊(219)相連接；所述的L1信號(hào)和L2信號(hào)交叉相乘器(218)、L2信號(hào)相關(guān)器(220)設(shè)置于FPGA電路模塊內(nèi)置的DSP模塊中。
2. 根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在 于，所述的FPGA電路模塊為Xilinx公司的FPGA芯片，所述的DSP模塊為該FPGA芯片中的 DSP48A模塊。
3. 根據(jù)權(quán)利要求2所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在于， 所述的DSP模塊中具有一個(gè)18位加法器(227)、一個(gè)18位乘法器(232)和一個(gè)48位加法 器(236)。
4. 根據(jù)權(quán)利要求3所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在于， 所述的L1信號(hào)和L2信號(hào)交叉相乘器(218)包括DSP模塊內(nèi)的第一鎖存器(223)、第二鎖存 器(224)、第三鎖存器(225)、第四鎖存器(229)、第五鎖存器(233)、18位加法器(227) 、18 位乘法器(232)，所述的L2信號(hào)W碼估計(jì)電路模塊依次通過所述的第一鎖存器(223)、 18位 加法器(227)、第四鎖存器(229)、18位乘法器(232)、第五鎖存器(233)與所述的L2信號(hào) 相關(guān)器(220)相連接，所述的L1信號(hào)P碼處理電路模塊通過所述的第二鎖存器(224)與所 述的18位加法器(227)的輸入端相連接，且所述的L2信號(hào)W碼估計(jì)電路模塊通過所述的 第三鎖存器(225)與所述的18位乘法器(232)的輸入端相連接。
5. 根據(jù)權(quán)利要求4所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在于， 所述的L1信號(hào)和L2信號(hào)交叉相乘器(218)中還包括第一多路選擇器(228)，所述的第一 多路選擇器(228)串接于所述的18位加法器(227)和第四鎖存器(229)之間，且所述的第 二鎖存器(224)與所述的第一多路選擇器(228)的輸入端相連接，所述的第一多路選擇器 (228)的輸入選擇控制端與所述的DSP模塊的第一模式控制管腳(61)相連接。
6. 根據(jù)權(quán)利要求4所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在于， 所述的第三鎖存器(225)與所述的18位乘法器(232)的輸入端之間還串接有第六鎖存器 (231)。
7. 根據(jù)權(quán)利要求3所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在于， 所述的L2信號(hào)相關(guān)器(220)包括DSP模塊內(nèi)的48位加法器(236)和第七鎖存器(237)，所 述的Ll信號(hào)和L2信號(hào)交叉相乘器(218)的輸出端依次通過所述的48位加法器(236)、第 七鎖存器(237)與所述的中央處理模塊(219)相連接，所述的第七鎖存器(237)的輸出端 與所述的48位加法器(236)的輸入端相連接。
8. 根據(jù)權(quán)利要求7所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在于， 所述的L2信號(hào)相關(guān)器(220)中還包括第八鎖存器(226)、第二多路選擇器(234)、第三多路 選擇器(235)，所述的第二多路選擇器(234)串聯(lián)接于所述的L1信號(hào)和L2信號(hào)交叉相乘器 (218)的輸出端與所述的48位加法器(236)之間，且所述的第七鎖存器(237)的輸出端與 所述的第二多路選擇器(234)的輸入端相連接，所述的第二多路選擇器(234)的輸入選擇 控制端與所述的DSP模塊的第二模式控制管腳(69)相連接，所述的第三多路選擇器(235) 串聯(lián)接于所述的第七鎖存器(237)的輸出端與所述的48位加法器(236)的輸入端之間，且 所述的L2信號(hào)W碼估計(jì)電路模塊通過所述的第八鎖存器(226)與所述的第三多路選擇器 (235)的輸入端相連接，所述的第三多路選擇器(235)的輸入選擇控制端與所述的DSP模塊 的第三模式控制管腳(70)相連接。
9. 根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié) 構(gòu)，其特征在于，所述的Ll信號(hào)和L2信號(hào)均為位寬至少為3比特的A/D采樣輸出信號(hào)。
10. 根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié) 構(gòu)，其特征在于，所述的Ll信號(hào)C/A碼處理基帶電路模塊包括Ll信號(hào)載波跟蹤環(huán)路模塊、 Ll信號(hào)碼跟蹤環(huán)路模塊和Ll信號(hào)相關(guān)器(217)，所述的信號(hào)預(yù)處理電路(239)依次通過所 述的Ll信號(hào)載波跟蹤環(huán)路模塊、L1信號(hào)碼跟蹤環(huán)路模塊、L1信號(hào)相關(guān)器(217)與所述的中 央處理模塊(219)相連接。
11. 根據(jù)權(quán)利要求10所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在 于，所述的Ll信號(hào)載波跟蹤環(huán)路模塊包括Ll信號(hào)載波數(shù)控振蕩器(200)和Ll信號(hào)復(fù)混合 器(201)，所述的信號(hào)預(yù)處理電路(239)通過所述的Ll信號(hào)復(fù)混合器(201)與所述的Ll信 號(hào)碼跟蹤環(huán)路模塊相連接，且所述的Ll信號(hào)復(fù)混合器(201)通過所述的Ll信號(hào)載波數(shù)控 振蕩器(200)與所述的中央處理模塊(219)相連接。
12. 根據(jù)權(quán)利要求11所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在 于，所述的Ll信號(hào)碼跟蹤環(huán)路模塊包括Ll信號(hào)碼數(shù)控振蕩器(202)、十分頻器(207) 、 C/A 碼產(chǎn)生器(209)和第一乘法器(210)，所述的L1信號(hào)碼數(shù)控振蕩器(202)通過所述的十分 頻器(207) 、 C/A碼產(chǎn)生器(209)和第一乘法器(210)與所述的Ll信號(hào)相關(guān)器(217)相連 接，所述的L1信號(hào)復(fù)混合器(201)與所述的第一乘法器(210)的輸入端相連接，且所述的 C/A碼產(chǎn)生器(209)分別與所述的L1信號(hào)相關(guān)器(217)和中央處理模塊(219)相連接。
13. 根據(jù)權(quán)利要求12所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在 于，所述的L1信號(hào)P碼處理電路模塊包括P1碼產(chǎn)生器(203)、第二乘法器(208)、Wl碼周期 產(chǎn)生器(211)和W比特積分器(214)，所述的L1信號(hào)碼數(shù)控振蕩器(202)通過所述的P1碼 產(chǎn)生器(203) 、Wl碼周期產(chǎn)生器(211) 、W比特積分器(214)與所述的Ll信號(hào)和L2信號(hào)交 叉相乘器(218)相連接，所述的P1碼產(chǎn)生器(203)通過所述的第二乘法器(208)與所述的 W比特積分器(214)相連接，且所述的Ll信號(hào)復(fù)混合器(201)與所述的第二乘法器(208)的輸入端相連接，所述的P1碼產(chǎn)生器(203)與所述的中央處理模塊(219)相連接。
14. 根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié) 構(gòu)，其特征在于，所述的L2信號(hào)載波跟蹤環(huán)路模塊包括L2信號(hào)載波數(shù)控振蕩器(205)和L2 信號(hào)復(fù)混合器(204)，所述的信號(hào)預(yù)處理電路(239)通過所述的L2信號(hào)復(fù)混合器(204)與 所述的L2信號(hào)碼跟蹤環(huán)路模塊相連接，且所述的L2信號(hào)復(fù)混合器(204)通過所述的L2信 號(hào)載波數(shù)控振蕩器(205)與所述的中央處理模塊(219)相連接。
15. 根據(jù)權(quán)利要求14所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在 于，所述的L2信號(hào)碼跟蹤環(huán)路模塊包括L2信號(hào)碼數(shù)控振蕩器(206)、P2碼產(chǎn)生器(213)和 消P2碼電路(212)，所述的L2信號(hào)碼數(shù)控振蕩器(206)依次通過所述的P2碼產(chǎn)生器(213) 和消P2碼電路(212)與所述的L2信號(hào)W碼估計(jì)電路模塊相連接，所述的P2碼產(chǎn)生器(213) 分別與所述的L2信號(hào)W碼估計(jì)電路模塊和中央處理模塊(219)相連接，且所述的L2信號(hào) 復(fù)混合器(204)與所述的消P2碼電路(212)相連接。
16. 根據(jù)權(quán)利要求15所述的實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，其特征在 于，所述的L2信號(hào)W碼估計(jì)電路模塊包括W2碼周期產(chǎn)生器(216)和W2碼積分器(215)， 所述的P2碼產(chǎn)生器(213)依次通過所述的W2碼周期產(chǎn)生器(216) 、 W2碼積分器(215)與 所述的L1信號(hào)和L2信號(hào)交叉相乘器(218)相連接，且所述的消P2碼電路(212)與所述的 W2碼積分器(215)相連接。
17. —種基于權(quán)利要求1所述的基帶電路結(jié)構(gòu)實(shí)現(xiàn)對(duì)GPSL2信號(hào)跟蹤的方法，其特征在 于，所述的方法包括以下步驟(1) 所述的中央處理模塊設(shè)置L1信號(hào)C/A碼處理基帶電路模塊為捕獲狀態(tài)，通過調(diào)整 C/A碼和Ll信號(hào)載波對(duì)C/A碼進(jìn)行搜索；(2) 當(dāng)C/A碼獲得捕獲后，對(duì)C/A碼和載波進(jìn)行牽弓I并鎖定C/A碼環(huán)和載波環(huán)，進(jìn)行對(duì) Ll信號(hào)C/A碼的跟蹤，開始跟蹤后根據(jù)同步頭信息確定導(dǎo)航電文起始時(shí)間，接收導(dǎo)航電文；(3) 對(duì)所接收的導(dǎo)航電文進(jìn)行解碼，獲得星歷、歷書、時(shí)間信息，并起動(dòng)L1信號(hào)P碼處理 電路模塊中的P1碼產(chǎn)生器(203);(4) 所述的Pl碼產(chǎn)生器(203)利用Ll信號(hào)P碼的狀態(tài)信息，并起動(dòng)L2信號(hào)碼跟蹤環(huán) 路模塊中的P2碼產(chǎn)生器(213)，利用Ll信號(hào)載波值根據(jù)Ll信號(hào)與L2信號(hào)載波關(guān)系按比例 設(shè)置L2信號(hào)載波起始搜索頻率；(5) 根據(jù)Ll信號(hào)C碼所得的導(dǎo)航電文確定L2信號(hào)P碼是否由W碼加密，并據(jù)此設(shè)置所 述的DSP模塊工作方式為帶有W碼加密的工作方式或者不帶W碼加密的工作方式。(6) 所述的中央處理模塊(219)讀取所述的DSP模塊輸出的L2信號(hào)通道處理結(jié)果數(shù) 據(jù)，并根據(jù)該處理結(jié)果數(shù)據(jù)控制所述的L2信號(hào)處理電路的調(diào)整。(7) 調(diào)整L2信號(hào)P碼延時(shí)，搜索L2信號(hào)P碼相關(guān)峰值位置，使得L2信號(hào)P碼獲得捕犾；(8) L2信號(hào)P碼獲得捕獲后，對(duì)L2信號(hào)P碼進(jìn)行牽弓I ，鎖定L2信號(hào)-碼碼環(huán)和L2信號(hào) P碼載波環(huán)；(9) 輸出Ll信號(hào)和L2信號(hào)載波相位和載波計(jì)數(shù)，并進(jìn)行后續(xù)的數(shù)據(jù)處理。
全文摘要
本發(fā)明涉及一種實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)，基帶電路主要包括L1處理電路和L2處理電路，輸入端與射頻電路輸出相接，輸出與控制同中央處理模塊連接。L1處理電路中主要包括L1C/A碼跟蹤環(huán)路模塊、L1載波跟蹤環(huán)路模塊、L1W碼周期估計(jì)模塊、L1P碼產(chǎn)生模塊，L2處理電路中包括L2載波跟蹤環(huán)路模塊、L2P碼跟蹤環(huán)路模塊、L2W碼估計(jì)模塊、L1與L2交叉相乘器、L2相關(guān)器。L1和L2交叉相乘器和L2相關(guān)器設(shè)計(jì)實(shí)現(xiàn)于FPGA電路模塊內(nèi)置的DSP模塊中。本發(fā)明還涉及一種該基帶電路結(jié)構(gòu)實(shí)現(xiàn)對(duì)GPS L2信道信號(hào)跟蹤的方法。采用該種實(shí)現(xiàn)雙頻GPS衛(wèi)星信號(hào)接收機(jī)的基帶電路結(jié)構(gòu)及其方法，大大提高了系統(tǒng)的速度和性能，降低了系統(tǒng)規(guī)模和成本，提高了接收機(jī)的抗干擾性能，電路結(jié)構(gòu)簡單，工作性能穩(wěn)定可靠，適用范圍廣泛。
文檔編號(hào)G01S19/30GK101710180SQ20091022139
公開日2010年5月19日 申請(qǐng)日期2009年11月9日 優(yōu)先權(quán)日2009年11月9日
發(fā)明者劉杰, 劉若普, 宋陽, 朱亞寧, 王杰俊, 王永泉 申請(qǐng)人:上海華測導(dǎo)航技術(shù)有限公司