專利名稱：一種模塊調(diào)試測試方法、系統(tǒng)及測試邏輯裝置的制作方法
技術領域：
本發(fā)明主要涉及模塊開發(fā)測試領域，特別是指一種模塊調(diào)試測試方法、模塊調(diào)試
測試系統(tǒng)及測試邏輯裝置。
背景技術：
隨著深亞微米工藝制造技術的發(fā)展，集成電路芯片的規(guī)模越來越大，目前，在單一IC(Integrate Circuit,集成電路)芯片中已經(jīng)允許包含數(shù)億個晶體管。與此同時，IC的設計方法也從基于時序驅動的方式，發(fā)展到了基于IP (Intellectual Property)復用的方式，這種基于IP復用的設計方法已經(jīng)在SOC(System on Chip,系統(tǒng)級芯片)設計中得到了廣泛應用，典型的SOC設計如圖l所示?；谀撤N嵌入式CPU及其相對應的總線標準，各IP進行獨立開發(fā)。只要其能夠支持此總線標準接口即可。這種IP復用技術對于后續(xù)產(chǎn)品的開發(fā)和維護都起到了較好的延續(xù)作用。各應用專用邏輯模塊(A卯lication SpecificLogic)可以通過工程師獨立開發(fā)或直接采購。模塊開發(fā)工程師可以在整個系統(tǒng)開發(fā)完成前進行獨立模塊的仿真和測試。 在整個系統(tǒng)開發(fā)完成以前，模塊開發(fā)工程師可能對整個系統(tǒng)不勝了解。這就引入一個很重要的需要解決的問題在整個系統(tǒng)測試以前，各單獨應用專用邏輯模塊的測試很難模擬整個系統(tǒng)的總線的帶寬利用狀態(tài)。

發(fā)明內(nèi)容
本發(fā)明提出一種模塊調(diào)試測試方法、系統(tǒng)及測試邏輯裝置，通過測試邏輯模塊模擬系統(tǒng)總線利用率緊張的狀況，從而實現(xiàn)能夠檢測出應用專用邏輯模塊內(nèi)部的流水時序等問題。 本發(fā)明的技術方案是這樣實現(xiàn)的 —種模塊調(diào)試測試系統(tǒng)，用于應用專用邏輯模塊的測試，包括 測試邏輯模塊，所述測試邏輯模塊的一端連接所述應用專用邏輯模塊，所述測試邏輯模塊的另一端連接系統(tǒng)總線； 所述測試邏輯模塊包括延遲邏輯子模塊，用于接收所述應用專用邏輯模塊向所述系統(tǒng)總線發(fā)送的申請，并在延遲一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線。
優(yōu)選的，所述測試邏輯模塊還包括 控制子模塊，所述控制子模塊與所述延遲邏輯子模塊連接，用于產(chǎn)生控制信息，通過所述控制信息控制所述延遲邏輯子模塊延遲的時間計數(shù)。
優(yōu)選的，所述測試邏輯模塊還包括 計數(shù)邏輯子模塊，用于記錄所述應用專用邏輯模塊向所述系統(tǒng)總線發(fā)送申請到所述系統(tǒng)總線回饋所述申請的時間延遲。 —種測試邏輯裝置，所述測試邏輯裝置包括測試邏輯模塊，用于應用專用邏輯模塊測試的模塊調(diào)試測試系統(tǒng)中，所述測試邏輯模塊包括
延遲邏輯子模塊，用于接收所述應用專用邏輯模塊向系統(tǒng)總線發(fā)送的申請，并在
延遲一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線。
優(yōu)選的，所述測試邏輯模塊還包括 控制子模塊，所述控制子模塊與所述延遲邏輯子模塊連接，用于產(chǎn)生控制信息，通過所述控制信息控制所述延遲邏輯子模塊延遲的時間計數(shù)。
優(yōu)選的，所述測試邏輯模塊還包括 計數(shù)邏輯子模塊，用于記錄所述應用專用邏輯模塊向所述系統(tǒng)總線發(fā)送申請到所
述系統(tǒng)總線回饋所述申請的時間延遲。
—種模塊調(diào)試測試方法，包括 延遲邏輯子模塊接收應用專用邏輯模塊向系統(tǒng)總線發(fā)送的申請；
所述延遲邏輯子模塊在延遲一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線。
優(yōu)選的，延遲邏輯子模塊在延遲一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線步驟前還包括 所述延遲邏輯子模塊接收控制子模塊產(chǎn)生的控制信息，所述控制信息用于控制所述延遲邏輯子模塊延遲的時間計數(shù)。 本發(fā)明所述技術方案通過測試邏輯模塊延遲應用專用邏輯模塊向系統(tǒng)總線發(fā)送的申請，即在進行模塊級軟件仿真的時候，用測試邏輯模塊來延緩應用專用邏輯模塊與系統(tǒng)總線的握手，模擬系統(tǒng)總線利用率緊張的狀況，從而實現(xiàn)能夠檢測出應用專用邏輯模塊內(nèi)部的流水時序等問題。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)
有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本
發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可
以根據(jù)這些附圖獲得其他的附圖。
圖1為現(xiàn)有技術中S0C的架構示意圖； 圖2為本發(fā)明一種模塊調(diào)試測試系統(tǒng)第一實施例的結構示意 圖3為本發(fā)明一種測試邏輯裝置第一實施例的結構示意 圖4為本發(fā)明一種模塊調(diào)試測試方法第一實施例的流程示意 圖5為本發(fā)明一種模塊調(diào)試測試方法第二實施例的流程示意圖。
具體實施例方式
下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。 參照圖2、圖3，圖2示出了本發(fā)明一種模塊調(diào)試測試系統(tǒng)第一實施例的結構示意圖。所述模塊調(diào)試測試系統(tǒng)用于應用專用邏輯模塊220(ApplicationSpecific Logic)的
所述模塊調(diào)試測試系統(tǒng)包括測試邏輯模塊210，所述測試邏輯模塊210的一端連接所述應用專用邏輯模塊220，所述測試邏輯模塊210的另一端連接系統(tǒng)總線230，通過所述系統(tǒng)總線230連接至處理器(Processor Core) 240。 所述測試邏輯模塊210包括延遲邏輯子模塊211，用于接收所述應用專用邏輯模塊220向所述系統(tǒng)總線230發(fā)送的申請，并在延遲一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線230。 所述應用專用邏輯模塊220可以通過工程師獨立開發(fā)或直接采購。
本發(fā)明在應用專用邏輯模塊220和系統(tǒng)總線230之間加入測試邏輯模塊210 (TestLogic)作為模塊開發(fā)時測試的一種方案。通過測試邏輯模塊210延遲應用專用邏輯模塊220向系統(tǒng)總線230發(fā)送的申請，即在進行模塊級軟件仿真的時候，用測試邏輯模塊210來延緩應用專用邏輯模塊220與系統(tǒng)總線230的握手，模擬系統(tǒng)總線230利用率緊張的狀況。
所述測試邏輯模塊210還可以包括 控制子模塊212，所述控制子模塊212與所述延遲邏輯子模塊211連接，用于產(chǎn)生控制信息，通過所述控制信息控制所述延遲邏輯子模塊211延遲的時間計數(shù)。
所述控制子模塊212可以控制所述延遲邏輯子模塊211不同的延遲時間計數(shù)，從而使所述測試邏輯模塊210可以模擬系統(tǒng)總線230利用率不同的緊張狀態(tài)，如所述控制子模塊212可以控制所述延遲邏輯子模塊211延遲1個時鐘周期、2個時鐘周期、5個時鐘周期或其它的時間計數(shù)。如果要模擬系統(tǒng)總線230利用率非常緊張的狀況，只要控制所述延遲邏輯子模塊211延遲的時間計數(shù)比較大即可(如10個時間周期或更長)，相應的，要模擬系統(tǒng)總線230利用率比較小的狀況，只需要控制所述延遲邏輯子模塊211延遲的時間計數(shù)比較小即可。也就是說，所述延遲邏輯子模塊211對所述應用專用邏輯模塊220向所述系統(tǒng)總線230發(fā)送的申請要延遲多久，通過所述控制子模塊212產(chǎn)生不同的控制信息都可以實現(xiàn)，從而實現(xiàn)對不同狀況的模擬。 在本發(fā)明的另一實施例中，所述測試邏輯模塊210還可以包括
計數(shù)邏輯子模塊(圖未示)，用于記錄所述應用專用邏輯模塊220向所述系統(tǒng)總線230發(fā)送申請到所述系統(tǒng)總線230回饋所述申請的時間延遲。從而在系統(tǒng)最終的軟件仿真和FPGA原形驗證中可以用測試邏輯模塊210記錄實際系統(tǒng)中所發(fā)申請在系統(tǒng)總線230上的延遲，以便進行數(shù)據(jù)比對、改進或其它操作。 在本實施例中， 一個所述應用專用邏輯模塊220對應一個所述測試邏輯模塊210，在另一實施例中，所述多個應用專用邏輯模塊220也可以對應一個所述測試邏輯模塊210。
本發(fā)明所述技術方案通過測試邏輯模塊210延遲應用專用邏輯模塊220向系統(tǒng)總線230發(fā)送的申請，即在進行模塊級軟件仿真的時候，用測試邏輯模塊210來延緩應用專用邏輯模塊220與系統(tǒng)總線230的握手，模擬系統(tǒng)總線230利用率緊張的狀況，從而實現(xiàn)能夠檢測出應用專用邏輯模塊220內(nèi)部的流水時序等問題。 圖3示出了本發(fā)明一種測試邏輯裝置第一實施例的結構示意圖。所述測試邏輯裝置包括測試邏輯模塊210，所述測試邏輯模塊210用于應用專用邏輯模塊220測試的模塊調(diào)試測試系統(tǒng)中。 所述測試邏輯模塊210包括 延遲邏輯子模塊211，用于接收所述應用專用邏輯模塊220向系統(tǒng)總線230發(fā)送的申請，并在延遲一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線230。
所述測試邏輯模塊210還可以包括 控制子模塊212，所述控制子模塊212與所述延遲邏輯子模塊211連接，用于產(chǎn)生控制信息，通過所述控制信息控制所述延遲邏輯子模塊211延遲的時間計數(shù)。
所述控制子模塊212可以控制所述延遲邏輯子模塊211不同的延遲時間計數(shù)，從而使所述測試邏輯模塊210可以模擬系統(tǒng)總線230利用率不同的緊張狀態(tài)，如所述控制子模塊212可以控制所述延遲邏輯子模塊211延遲1個時鐘周期、2個時鐘周期、5個時鐘周期或其它的時間計數(shù)。如果要模擬系統(tǒng)總線230利用率非常緊張的狀況，只要控制所述延遲邏輯子模塊211延遲的時間計數(shù)比較大即可(如10個時間周期或更長)，相應的，要模擬系統(tǒng)總線230利用率比較小的狀況，只需要控制所述延遲邏輯子模塊211延遲的時間計數(shù)比較小即可。也就是說，所述延遲邏輯子模塊211對所述應用專用邏輯模塊220向所述系統(tǒng)總線230發(fā)送的申請要延遲多久，通過所述控制子模塊212產(chǎn)生不同的控制信息都可以實現(xiàn)，從而實現(xiàn)對不同狀況的模擬。 在本發(fā)明的另一實施例中，所述測試邏輯模塊210還可以包括
計數(shù)邏輯子模塊(圖未示)，用于記錄所述應用專用邏輯模塊220向所述系統(tǒng)總線230發(fā)送申請到所述系統(tǒng)總線230回饋所述申請的時間延遲。從而在系統(tǒng)最終的軟件仿真和FPGA原形驗證中可以用測試邏輯模塊210記錄實際系統(tǒng)中所發(fā)申請在系統(tǒng)總線230上的延遲，以便進行數(shù)據(jù)比對、改進或其它操作。 參照圖4，示出了本發(fā)明一種模塊調(diào)試測試方法第一實施例的流程示意圖，包括步驟 步驟S410、延遲邏輯子模塊接收應用專用邏輯模塊向系統(tǒng)總線發(fā)送的申請。
步驟S420 、所述延遲邏輯子模塊在延遲一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線。 參照圖5，示出了本發(fā)明一種模塊調(diào)試測試方法第二實施例的流程示意圖，包括步驟 步驟S510、延遲邏輯子模塊接收應用專用邏輯模塊向系統(tǒng)總線發(fā)送的申請。 步驟S520、所述延遲邏輯子模塊接收控制子模塊產(chǎn)生的控制信息。 所述控制信息用于控制所述延遲邏輯子模塊延遲的時間計數(shù)。 步驟S520 、所述延遲邏輯子模塊在延遲一定的時間計數(shù)后將所述申請發(fā)送至所述
系統(tǒng)總線。 需要說明的是，在本發(fā)明實施例中，所述步驟S510和所述步驟S520并不限定先后順序，也就是說，所述步驟S510也可以在所述步驟S520之后。 本發(fā)明所述技術方案通過測試邏輯模塊延遲應用專用邏輯模塊向系統(tǒng)總線發(fā)送的申請，即在進行模塊級軟件仿真的時候，用測試邏輯模塊來延緩應用專用邏輯模塊與系統(tǒng)總線的握手，模擬系統(tǒng)總線利用率緊張的狀況，從而實現(xiàn)能夠檢測出應用專用邏輯模塊內(nèi)部的流水時序等問題。 在本發(fā)明各方法實施例中，所述各步驟的序號并不能用于限定各步驟的先后順序，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，對各步驟的先后變化也在本發(fā)明的保護范圍之內(nèi)。
以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
一種模塊調(diào)試測試系統(tǒng)，用于應用專用邏輯模塊的測試，其特征在于，包括測試邏輯模塊，所述測試邏輯模塊的一端連接所述應用專用邏輯模塊，所述測試邏輯模塊的另一端連接系統(tǒng)總線；所述測試邏輯模塊包括延遲邏輯子模塊，用于接收所述應用專用邏輯模塊向所述系統(tǒng)總線發(fā)送的申請，并在延遲一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線。
2. 根據(jù)權利要求1所述的模塊調(diào)試測試系統(tǒng)，其特征在于，所述測試邏輯模塊還包括 控制子模塊，所述控制子模塊與所述延遲邏輯子模塊連接，用于產(chǎn)生控制信息，通過所述控制信息控制所述延遲邏輯子模塊延遲的時間計數(shù)。
3. 根據(jù)權利要求1或2所述的模塊調(diào)試測試系統(tǒng)，其特征在于，所述測試邏輯模塊還包括計數(shù)邏輯子模塊，用于記錄所述應用專用邏輯模塊向所述系統(tǒng)總線發(fā)送申請到所述系 統(tǒng)總線回饋所述申請的時間延遲。
4. 一種測試邏輯裝置，所述測試邏輯裝置包括測試邏輯模塊，用于應用專用邏輯模塊 測試的模塊調(diào)試測試系統(tǒng)中，其特征在于，所述測試邏輯模塊包括延遲邏輯子模塊，用于接收所述應用專用邏輯模塊向系統(tǒng)總線發(fā)送的申請，并在延遲 一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線。
5. 根據(jù)權利要求4所述的測試邏輯裝置，其特征在于，所述測試邏輯模塊還包括 控制子模塊，所述控制子模塊與所述延遲邏輯子模塊連接，用于產(chǎn)生控制信息，通過所述控制信息控制所述延遲邏輯子模塊延遲的時間計數(shù)。
6. 根據(jù)權利要求4或5所述的測試邏輯裝置，其特征在于，所述測試邏輯模塊還包括 計數(shù)邏輯子模塊，用于記錄所述應用專用邏輯模塊向所述系統(tǒng)總線發(fā)送申請到所述系統(tǒng)總線回饋所述申請的時間延遲。
7. —種模塊調(diào)試測試方法，其特征在于，包括延遲邏輯子模塊接收應用專用邏輯模塊向系統(tǒng)總線發(fā)送的申請； 所述延遲邏輯子模塊在延遲一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線。
8. 根據(jù)權利要求7所述的模塊調(diào)試測試方法，其特征在于，延遲邏輯子模塊在延遲一 定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線步驟前還包括所述延遲邏輯子模塊接收控制子模塊產(chǎn)生的控制信息，所述控制信息用于控制所述延 遲邏輯子模塊延遲的時間計數(shù)。
全文摘要
本發(fā)明公開了一種模塊調(diào)試測試方法、系統(tǒng)及測試邏輯裝置。所述模塊調(diào)試測試系統(tǒng)用于應用專用邏輯模塊的測試，包括測試邏輯模塊，所述測試邏輯模塊的一端連接所述應用專用邏輯模塊，所述測試邏輯模塊的另一端連接系統(tǒng)總線；所述測試邏輯模塊包括延遲邏輯子模塊，用于接收所述應用專用邏輯模塊向所述系統(tǒng)總線發(fā)送的申請，并在延遲一定的時間計數(shù)后將所述申請發(fā)送至所述系統(tǒng)總線。本發(fā)明技術方案通過測試邏輯模塊模擬系統(tǒng)總線利用率緊張的狀況，從而實現(xiàn)能夠檢測出應用專用邏輯模塊內(nèi)部的流水時序等問題。
文檔編號G01R31/3177GK101710169SQ200910243328
公開日2010年5月19日 申請日期2009年12月21日 優(yōu)先權日2009年12月21日
發(fā)明者萬紅星 申請人:北京中星微電子有限公司