專利名稱：具有多個同構(gòu)ip核的片上系統(tǒng)芯片測試裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測試領(lǐng)域，特別是涉及含有同構(gòu)IP核的片上系統(tǒng)芯片(soc
芯片)的測試，尤其是涉及需要降低測試開銷和測試成本的多核處理器的掃描測試激勵施 加裝置和方法，以及測試響應(yīng)片上比較裝置和方法。
背景技術(shù)：
當(dāng)前，絕大部分集成電路都采用掃描設(shè)計(jì)并通過掃描鏈進(jìn)行測試。這種通過掃描 鏈來進(jìn)行測試的結(jié)構(gòu)測試方法能大大降低自動測試向量生成(Automatic Test Pattern Genaration， ATPG)的復(fù)雜度，并極大地提高故障的測試覆蓋率。 通過掃描鏈進(jìn)行掃描測試的基本步驟是1)通過掃描輸入端口沿著掃描鏈將測 試向量施加到芯片上；2)切換到功能狀態(tài)，并運(yùn)行一拍或幾拍；3)切換到移位狀態(tài)，將保存 在掃描觸發(fā)器中的測試響應(yīng)通過掃描輸出端口一位一位的移出來觀測，并與期望值進(jìn)行比 較，來判定芯片是否存在故障。 由上面的步驟，可以看出，掃描測試是需要占用輸入輸出端口的，即需要一定的10 資源。在芯片規(guī)模一定的情況下，較少的輸入輸出端口會導(dǎo)致較長的掃描鏈，因而使得移位 周期變長，測試時間和測試成本也隨之增加。 制造工藝的不斷進(jìn)步使得電路規(guī)模按照摩爾定律指數(shù)增長，而可利用的10資源增
長卻緩慢得多。采用傳統(tǒng)的測試技術(shù)來測試大規(guī)模電路會使得測試時間和成本難以接受。 為了緩解這一 問題，測試壓縮技術(shù)被廣泛采用。但是，盡管如此，對于含有幾億個
晶體管的多核處理器來說，測試成本仍然在芯片總成本中占有較大比重。 而現(xiàn)有技術(shù)中的多核處理器的一個顯著特征是含有多個同構(gòu)的處理器核，同構(gòu)處
理器核對相同的測試激勵會產(chǎn)生相同的響應(yīng)，這個特征可以被用來顯著地減少測試數(shù)據(jù)
量，進(jìn)而減少測試成本。 現(xiàn)有技術(shù)中，在多核處理器UltraSPARCTM(相關(guān)內(nèi)容請參考文獻(xiàn)1 :I.Parulkar， T.Ziaja， R.Pendurkar, A. D' Souza and A. Majumdar，"A Scalable, LowCost Design-for-Test Architecture for UltraSPARC Chip Multi_Processors，，， Proc. IEEE International Test Conference,October 2002)中，同構(gòu)IP核就共用了一組測試向量，并 且只輸出了一個IP核的測試響應(yīng)。在含有16個IP核的UltraSPARCTM第三代多線程處理器 (參考文獻(xiàn)2 :1. Parulkar， S. Anandakumar， G. Agarwal， G. Liu， K. Rajan and F. Chiu， "DFX of a 3rd Generation,16_core/32_thread UltraSPARC CMT Microprocessor",Proc. IEEE InternationalTest Conference, Paper 2. 2， October 2008)中，掃描輸入數(shù)據(jù)也是廣播到 四個簇群(cluster)，每個簇群(cluster)有自己獨(dú)立的掃描輸出端口 。
但是，在UltraSPARCTM系列處理器中，掃描輸入數(shù)據(jù)沒有經(jīng)過緩存而是直接廣播 到每個核，這樣不僅大大增加了掃描輸入的負(fù)載，對時序也有較高要求，不利于核的擴(kuò)展； 另一方面，同構(gòu)IP核的測試響應(yīng)進(jìn)行比較時，相關(guān)文獻(xiàn)也沒有給出對X位的處理方法。
在多處理器芯片Vega2 (參考文獻(xiàn)3 :S. Makar， T. Altinis， N. Patkar and J. Wu，
4"Testing of Vega2， a Chip Multi-Processor with Spare Processors", Proc. IEEE International Test Conference, P即er 9. 1， October 2007)中，也提供了一禾中模式進(jìn)行 多核同時測試和片上比較，但其基準(zhǔn)測試響應(yīng)是從測試儀上直接輸入的，這就需要額外的 掃描輸入通道，同時掃描輸入也是直接廣播，不利于核的擴(kuò)展。 G. Giles等學(xué)者在2008年提出了一種針對多個同構(gòu)IP核的測試訪問機(jī)制(參 考 文 獻(xiàn)4:G. Giles, J. Wang， A. Sehgal， K. J. Balakrishnan， and J. Wingf ield， "Test Access Mechanism for Multiple Identical Cores，，， Proc. IEEE InternationalTest Conference, Paper 2. 3， October 2008)，其給出了三種測試模式來支持多核同時測試和片 上比較，其中核間比較模式(inter-core compare mode)已在一款A(yù)MD四核處理器中進(jìn)行 了應(yīng)用。雖然該方法有很好的可擴(kuò)展性和靈活性，但由于每個核的運(yùn)行狀態(tài)不一致，需要額 外的命令對每個核的狀態(tài)進(jìn)行控制，使得控制復(fù)雜，另外向量的轉(zhuǎn)換和對X位的處理也不 直觀，對X位的處理需占用額外的移位時間。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具有多個同構(gòu)IP核的片上系統(tǒng)(S0C)芯片測試裝置
和方法，其利用同構(gòu)IP核的特性，用有限的io資源和簡單的控制邏輯降低了測試數(shù)據(jù)量，
減少了測試成本；與現(xiàn)有技術(shù)相比，不僅具有良好的可擴(kuò)展性和靈活性，而且實(shí)現(xiàn)復(fù)雜度 低，控制簡單。 為實(shí)現(xiàn)本發(fā)明目的而提供的一種具有多個同構(gòu)IP核的片上系統(tǒng)芯片測試裝置， 包括 —種具有多個同構(gòu)IP核的片上系統(tǒng)芯片測試裝置，包含在具有多個同構(gòu)IP核的
片上系統(tǒng)芯片中，包括控制器，多個相應(yīng)于所述同構(gòu)IP核的條件比較器，其中 所述控制器，具有連接到相應(yīng)每個同構(gòu)IP核的多個控制信號接口，用于向每個同
構(gòu)IP核輸入測試控制信號，控制對其中一個或者多個同構(gòu)IP核進(jìn)行測試，測試激勵數(shù)據(jù)廣
播到這些IP核，同時控制輸出某一 IP核的測試響應(yīng)，該測試響應(yīng)作為基準(zhǔn)測試響應(yīng)與其他
IP核的測試響應(yīng)進(jìn)行比較； 較佳地，為了減輕對時序的要求，測試激勵數(shù)據(jù)是通過流水方式廣播到每個同構(gòu) IP核的；同樣地，為了減輕對時序的要求，作為基準(zhǔn)的測試響應(yīng)數(shù)據(jù)也是通過流水方式進(jìn) 行廣播。 進(jìn)一步地，如果作為基準(zhǔn)的測試響應(yīng)數(shù)據(jù)通過流水進(jìn)行廣播，控制器需根據(jù)同構(gòu)
IP核的連接順序控制輸出所測IP核中離掃描輸入端口最近的IP核的測試響應(yīng)。 所述條件比較器，用于根據(jù)屏蔽數(shù)據(jù)選擇性地將相應(yīng)IP核的測試響應(yīng)與基準(zhǔn)測
試響應(yīng)進(jìn)行比較，并對比較結(jié)果進(jìn)行處理產(chǎn)生1位的錯誤標(biāo)識信號，所述錯誤標(biāo)識信號用
于指示比較是否一致。 較優(yōu)地，所述片上系統(tǒng)芯片測試裝置還包括測試輸入同步寄存器(TISR)，測試輸 出同步寄存器(TOSR)，流水寄存器，以及屏蔽數(shù)據(jù)輸入端口，其中 所述TISR，用于同步每個同構(gòu)IP核接收到的掃描測試激勵，保證每個IP核在同樣 的時刻接收到相同的測試激勵或測試向量； 所述TOSR，用于同步基準(zhǔn)測試響應(yīng)數(shù)據(jù)和自身的測試響應(yīng)數(shù)據(jù)，并保證任一同構(gòu)
5IP核的測試響應(yīng)直接輸出到掃描輸出端口的時間一致； 所述流水寄存器，用于對掃描輸入數(shù)據(jù)和屏蔽數(shù)據(jù)進(jìn)行緩存，通過流水寄存器進(jìn) 行廣播減輕了對時序的要求； 所述屏蔽數(shù)據(jù)輸入端口，用于向條件比較器輸入屏蔽數(shù)據(jù)，來屏蔽掉對X的比較， 保證比較結(jié)果的正確性。 較佳地，所述片上系統(tǒng)芯片測試裝置，所述控制器，還用于根據(jù)測試儀實(shí)際測試的 結(jié)果決定是否產(chǎn)生新的控制信號以進(jìn)行新一輪測試。如果作為基準(zhǔn)的，即測試響應(yīng)直接輸 出的IP核有故障，則其他IP核的條件比較器給出的錯誤標(biāo)識信號就不具有參考性，控制器 就會產(chǎn)生新的時鐘使能控制信號將作為基準(zhǔn)的有故障的IP核旁路掉，并產(chǎn)生新的測試響 應(yīng)輸出控制信號，重新進(jìn)行測試，直到作為基準(zhǔn)的IP核不存在故障。 為實(shí)現(xiàn)本發(fā)明目的還提供一種具有多個同構(gòu)IP核的片上系統(tǒng)(SOC)芯片測試方 法，其包括如下步驟 步驟SIOO，控制器向每個IP核輸入時鐘使能控制信號Core—clk—en，控制一個或 多個IP核處于測試模式(Core_Clk_en為0的核被旁路掉，Core_Clk_en為1的核則能接 受掃描輸入數(shù)據(jù)，從而可以被測試)，掃描測試數(shù)據(jù)廣播到這些IP核；同時控制器根據(jù)處于 測試模式下的IP核的信息，向每個同構(gòu)IP核輸入測試響應(yīng)輸出控制信號(core_sei_out)， 控制所測IP核中某一IP核的測試響應(yīng)作為基準(zhǔn)響應(yīng)，并直接輸出它的測試響應(yīng)結(jié)果，其他 IP核則與該IP核進(jìn)行比較； 步驟S200，在測試儀上對直接輸出的測試響應(yīng)進(jìn)行觀測，并與期望響應(yīng)進(jìn)行比較， 來判定測試響應(yīng)直接輸出的IP核是否存在故障；同時對處于測試模式下的其他IP核的條 件比較器給出的錯誤標(biāo)識信號進(jìn)行觀測，來判定相應(yīng)核的響應(yīng)是否與基準(zhǔn)響應(yīng)一致；
步驟S300，如果測試響應(yīng)直接輸出的IP核不存在故障，那么錯誤標(biāo)識信號Err_ fig就反映了相應(yīng)IP核是否存在故障，這時由錯誤標(biāo)識信號Err_flg來判定處于測試模式 下的其他IP核是否存在故障。 本發(fā)明提供了一種具有多個同構(gòu)IP核的片上系統(tǒng)(SOC)芯片測試裝置和方法，具 有以下優(yōu)點(diǎn) 1.通過測試激勵廣播和測試響應(yīng)核間比較將n個核的測試數(shù)據(jù)量減少到一個核
的測試數(shù)據(jù)量，大大節(jié)省了 10資源，同時減少了測試時間和測試成本。 2. TISR和TOSR寄存器的存在保證了 IP核狀態(tài)的一致性，避免了復(fù)雜的控制邏輯
來單獨(dú)控制每個核的行為，這樣使得控制簡單，面積開銷也最小。 3. TISR和TOSR寄存器的存在也保證了同構(gòu)IP核對測試儀的等價性，即從測試儀 的角度來看，所有的核是一樣的。這樣，通過修改相應(yīng)的控制信號來處于特定模式，同一組 測試向量就可以用來測試任意一個核，任意兩個核或者任意多個核。向量的這種通用性減 少了向量調(diào)試的時間，同樣節(jié)省了測試成本。 4.屏蔽數(shù)據(jù)通路的存在保證了含有X位的向量比較的正確性。其可以處理任意多 的X位，同時不增加額外的時間。


圖1是本發(fā)明實(shí)施例具有同構(gòu)IP核的片上系統(tǒng)(SOC)芯片測試裝置結(jié)構(gòu)示意 圖2是本發(fā)明實(shí)施例中1位條件比較器的示意圖； 圖3是本發(fā)明實(shí)施例片上系統(tǒng)(S0C)芯片在test_setup和capture過程中捕獲 "l"值的流水寄存器的示意圖； 圖4是本發(fā)明實(shí)施例具有同構(gòu)IP核的片上系統(tǒng)(SOC)芯片測試方法流程圖；
圖5是本發(fā)明實(shí)施例將IP核級的向量轉(zhuǎn)換成芯片級向量的實(shí)例圖。
具體實(shí)施例方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對 本發(fā)明的一種具有同構(gòu)IP核的片上系統(tǒng)(SOC)芯片測試裝置和方法進(jìn)行進(jìn)一步詳細(xì)說明。 應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明而不是對本發(fā)明的限制。
本發(fā)明提供的解決方案利用同構(gòu)IP核的特性，用有限的10資源和簡單的控制邏 輯達(dá)到了降低測試數(shù)據(jù)量和減少測試成本的目的。 本發(fā)明實(shí)施例的具有同構(gòu)IP核的片上系統(tǒng)(SOC)芯片測試裝置，如圖1所示，在 具有多個同構(gòu)IP核6的片上系統(tǒng)芯片中，包括控制器1，以及多個相應(yīng)于每個同構(gòu)IP核6 的條件比較器2，其中 所述控制器1 ，具有連接到相應(yīng)每個同構(gòu)IP核6的多個控制信號接口 ，包括時鐘使 能信號Core_clk_en和測試響應(yīng)輸出控制信號Core_sel_out，時鐘使能信號Core_clk_en 控制是否對相應(yīng)的核進(jìn)行測試，該信號為0使得相應(yīng)核被旁路掉，該信號為1則使得相應(yīng)核 能接受掃描數(shù)據(jù)的輸入，從而使得該核處于測試模式；測試響應(yīng)輸出控制信號C0re_Sel_ out根據(jù)掃描測試數(shù)據(jù)(測試向量)到達(dá)所述SOC芯片的順序，控制處于測試模式的IP核 中離掃描輸入端口最近的IP核的測試響應(yīng)直接輸出，而其他IP核的響應(yīng)則與該基準(zhǔn)響應(yīng) 進(jìn)行比較并產(chǎn)生相應(yīng)的錯誤標(biāo)識信號Err_flg，如果在測試儀上觀測到測試響應(yīng)直接輸出 的IP核無故障，則其他IP核輸出的Err_f lg信號就反映了相應(yīng)核是否存在故障，通過錯誤 標(biāo)識信號Err_f lg信號就能判定處于測試模式的其他IP核是否存在故障；
更佳地，所述控制器l，還用于根據(jù)測試儀實(shí)際測試的結(jié)果決定是否產(chǎn)生新的控 制信號以進(jìn)行新一輪測試，如果作為基準(zhǔn)的，即測試響應(yīng)直接輸出的IP核有故障，則其他 IP核的條件比較器給出的錯誤標(biāo)識信號就不具有參考性，這時需要產(chǎn)生新的時鐘使能信號 C0re_clk_en將作為基準(zhǔn)的有故障的IP核旁路掉，然后根據(jù)掃描測試數(shù)據(jù)到達(dá)所述片上系 統(tǒng)芯片的順序，產(chǎn)生新的測試響應(yīng)輸出控制信號Core—sel—out，然后重新進(jìn)行測試，直到新 的作為基準(zhǔn)的IP核不存在故障。 所述條件比較器2，用于將所述IP核6的測試響應(yīng)與來自上游的基準(zhǔn)測試響應(yīng)進(jìn) 行比較，并對比較結(jié)果進(jìn)行處理產(chǎn)生1位的錯誤標(biāo)識信號Err—flg，所述錯誤標(biāo)識信號用于 指示比較是否一致。 較佳地，所述條件比較器2還用于處理含有不確定位X的測試響應(yīng)數(shù)據(jù)的比較，當(dāng) 條件比較器2接收到的屏蔽數(shù)據(jù)的某一位為1時，相應(yīng)的測試響應(yīng)位則不進(jìn)行比較，這樣通 過輸入合適的屏蔽數(shù)據(jù)就能屏蔽掉對X位的比較，從而保證含有X位的測試響應(yīng)數(shù)據(jù)比較 的正確性。 本發(fā)明實(shí)施例的具有多個同構(gòu)IP核的片上系統(tǒng)(S0C)芯片測試裝置，通過控制器 1，利用連接到相應(yīng)每個同構(gòu)IP核的多個控制信號接口 ，在進(jìn)行片上系統(tǒng)芯片測試時，向每個同構(gòu)IP核6發(fā)出時鐘使能控制信號和測試響應(yīng)輸出控制信號，使得只輸出一個核的測試 響應(yīng)結(jié)果，而處于測試模式的其它IP核的測試響應(yīng)通過與該特定IP核6的測試響應(yīng)進(jìn)行 比較來判定其正確性。 設(shè)控制IP核是否處于測試模式的時鐘使能控制信號是C0re_clk_en，控制測試響 應(yīng)是否直接輸出的測試響應(yīng)輸出控制信號是Core—sel—out，統(tǒng)稱為測試控制信號。
在本發(fā)明實(shí)施例中，如果第一同構(gòu)IP核Core。的測試響應(yīng)輸出控制信號Core。_ Sel_out為1，則其它的同構(gòu)IP核的選擇輸出信號為0，則第一同構(gòu)IP核Core。的測試響應(yīng) 結(jié)果直接利用掃描鏈輸出到測試儀(未示出)進(jìn)行觀測，其它核則與Core。的測試響應(yīng)結(jié) 果進(jìn)行比較，并通過Err_f lg信號來標(biāo)識比較結(jié)果；如果Err_f lg輸出為0，則表示不出錯， 即與Core。結(jié)果一致；如果Err_flg輸出為1，則表示出錯，即與Core。結(jié)果不一致。
作為一種可實(shí)施方式，所受控制直接被觀測的同構(gòu)IP核取決于同構(gòu)IP核之間 的連接順序。如果掃描測試數(shù)據(jù)首先到達(dá)第一同構(gòu)IP核Core。，然后到達(dá)第二同構(gòu)IP核 Cor 第三同構(gòu)IP核Core2，……最后達(dá)到Coren—n則在所有同構(gòu)IP核同時測試(所有IP 核的時鐘使能信號都為1)的模式下應(yīng)控制Core?！猻el—out = 1，Corei_sel_out = 0，Core2_ Sel_out = 0，……，Coren—^sel—out = 0，使得直接通過測試儀利用掃描鏈觀測第一同構(gòu)IP 核Core。的測試響應(yīng)結(jié)果，其它的同構(gòu)IP核由相應(yīng)的條件比較器對本核的測試響應(yīng)與Core。 的測試響應(yīng)結(jié)果進(jìn)行比較，并通過Err_flg信號來標(biāo)識比較結(jié)果，進(jìn)而得到測試結(jié)果；如果 測試過程中發(fā)現(xiàn)Core。存在故障，則其他IP核的條件比較器給出的Err_f lg信號就不具有 參考性，因?yàn)榛鶞?zhǔn)測試響應(yīng)數(shù)據(jù)是錯誤的；這時需要控制Core。_Clk_en = 0， Corei_Clk_en
=1， Core2_clk_en = 1， ......， Coren—^elk—en = 1禾口 Core0_sel_out = 0， CoreLsel—out
=1， Core2_sel_out = 0， Core3_sel_out = 0， ......， Coren—^sel—out = 0，將Core。旁路
掉，重新對其他的n-1個核進(jìn)行測試，并在測試儀上直接觀測第二同構(gòu)IP核Corei的測試 響應(yīng)結(jié)果，其它n-2個核的測試響應(yīng)則相應(yīng)地與Corei的響應(yīng)進(jìn)行比較來判斷正確性，依此 類推。 作為一種可實(shí)施方式，所述條件比較器2的位數(shù)取決于S0C芯片掃描輸出端口的 個數(shù)，有多少個掃描輸出端口，就需要多少位的條件比較器2。一個n位的條件比較器，可由 n個如圖2所示的1位條件比較器組成，它的Err_f lg信號是這n個1位比較器Err_f lg錯 誤標(biāo)識信號或運(yùn)算的結(jié)果。 作為另一種可實(shí)施方式，在某些情況下，基于功耗的考慮，一般不同時對所有的核 進(jìn)行測試。比如，在圓片測試階段(wafer test)，圓片未進(jìn)行切割，所有的芯片是緊挨著，這 種情況下散熱效果不好，如果所有的核一塊測試，極易因功耗過大而造成對芯片的損害。在 對功耗要求比較嚴(yán)格的情況下，可以選擇少數(shù)核進(jìn)行同時測試。比如，在本發(fā)明實(shí)施例中， 一次可以選擇兩個核進(jìn)行測試或者一次只選擇一個核進(jìn)行測試。 本發(fā)明的裝置對這些類型的測試都完全支持。以單獨(dú)測試每個核為例，測試Core。 時，控制Core0_sel_out = 1， CoreLsel—out = 0， Core2_sel_out = 0， Core3_sel_out = 0 來直接輸出Core。的測試響應(yīng)，并控制Core。_clk_en = 1， Corei_clk_en = 0， Core2_clk_ en = 0， Core3_clk_en = 0將Core" Core2和Core3旁路掉，即關(guān)掉這些核的時鐘來達(dá)到降 低功耗的目的，這樣只有Core。正常運(yùn)行；測試Core2時，控制Core。_sel_out = 0， Core^ sel_out = 0，Core2_sel_out = 1， Core3_sel_out = 0來直接輸出Core2的測試響應(yīng)，并控
8制Core0_clk_en = 0， CoreLclk—en = 0， Core2_clk_en = 1， Core3_clk_en = 0將Core。， Corei和Core3旁路掉。不進(jìn)行片上比較的核的Err_f lg信號都沒有意義，實(shí)際測試中不需 要進(jìn)行觀測。 較佳地，所述裝置還包括多個連接到同構(gòu)IP核上的多個測試輸入同步寄存器 (test input synchronization registers, TISR) 3和測試輸出同步寄存器(test output synchronization registers, T0SR)4。其中 所述測試輸入同步寄存器3，用于同步每個同構(gòu)IP核接收到的掃描測試激勵，保 證每個IP核在同樣的時刻接收到相同的測試激勵或測試向量； 所述測試輸出同步寄存器4，用于同步基準(zhǔn)測試響應(yīng)數(shù)據(jù)和自身的測試響應(yīng)數(shù)據(jù)， 并保證任一同構(gòu)IP核的測試響應(yīng)直接輸出到掃描輸出端口的時間一致。
對含有n個同構(gòu)IP核的片上系統(tǒng)(片上電路系統(tǒng))S0C來說，核Corem有ni個 TISR寄存器3， m個T0SR寄存器4。比如對含有4個同構(gòu)核的芯片，Core。有4個TISR寄 存器3和0個T0SR寄存器4， Corei有3個TISR寄存器3和1個T0SR寄存器4， Core2有2 個TISR寄存器3禾P 2個TOSR寄存器4，而Core3有1個TISR寄存器3禾P 3個TOSR寄存器 4。這樣，掃描輸入數(shù)據(jù)到達(dá)每個同構(gòu)IP核都需要經(jīng)過相同的級數(shù)(n級)，而每個同構(gòu)IP 核的測試響應(yīng)傳播到掃描輸出也需要相同的級數(shù)(n級)。采用這種結(jié)構(gòu)后，所有的同構(gòu)核 對測試儀來說都是等價的。 考慮到每個核的物理位置不同，掃描測試數(shù)據(jù)(測試向量)是通過流水的方式廣 播到每個同構(gòu)IP核的，這樣大大減輕了對時序的要求。同時為了保證每個IP核在同一時刻 接收到相同的數(shù)據(jù)，每個核都包含了不同數(shù)目的測試輸入同步寄存器3，這樣使得每個IP 核的工作狀態(tài)完全一致，省去了復(fù)雜的控制邏輯來對每個IP核的狀態(tài)進(jìn)行控制。
為了減輕對時序的要求，作為基準(zhǔn)的測試響應(yīng)數(shù)據(jù)是通過流水的方式廣播到下游 的每個同構(gòu)IP核的，所以每個同構(gòu)IP核接收到基準(zhǔn)測試響應(yīng)的時間是不一致的，為了保證 比較的正確性，每個同構(gòu)IP核都包含了不同數(shù)目的測試輸出同步寄存器(T0SR)4，用于同 步基準(zhǔn)測試響應(yīng)數(shù)據(jù)和自身的測試響應(yīng)數(shù)據(jù)。 通過TISR寄存器3，使得相同的掃描測試數(shù)據(jù)(即測試向量)以流水的方式廣播 到每個同構(gòu)IP核6，并且保證每個核在相同的時間接收到完全相同的測試數(shù)據(jù)，這樣每個 核的工作方式都相同(即同時進(jìn)入移位狀態(tài)和捕獲狀態(tài))，不需要額外的控制邏輯來單獨(dú) 對每個核進(jìn)行控制。 作為一種可實(shí)施方式，可以用一組掃描測試數(shù)據(jù)(即測試向量)來實(shí)現(xiàn)這樣的測 試四個核同時測，兩個核同時測，每次只測一個核。從測試儀的角度來看，因?yàn)門ISR寄存 器的存在，無論哪種模式，無論測試哪些核或哪個核，輸入的掃描測試數(shù)據(jù)都是相同的，同 時因?yàn)門OSR寄存器的存在，輸出的測試響應(yīng)結(jié)果也都是相同的，都是緩存四拍再輸出。唯 一不同的是控制器l發(fā)出的控制信號不一樣，錯誤標(biāo)識信號Err—flg代表的意義有差異，而 這些測試儀都可以實(shí)時控制。所以，采用本發(fā)明中的測試裝置生成的掃描測試向量具有很 強(qiáng)的通用性。 更佳地，所述裝置還包括連接到條件比較器的多個屏蔽數(shù)據(jù)輸入總線7和流水寄 存器5，其中 所述流水寄存器5，用于緩存屏蔽數(shù)據(jù)，使得屏蔽數(shù)據(jù)以流水方式進(jìn)行傳播，減輕
9對時序的要求。 所述輸入總線7，用于將屏蔽數(shù)據(jù)(mask data)輸入到每個條件比較器2，使得條 件比較器2只對確定值(0或1)進(jìn)行比較，屏蔽對不確定的X值的比較。
所述輸入總線7的寬度等于同構(gòu)IP核的掃描輸出管腳(未示出)的數(shù)目。
由于很多宏單元(macro cell)(比如處理器核中的cache存儲器)(未示出)的存 在，在具有多個同構(gòu)IP核的片上系統(tǒng)電路中不可避免地會存在很多不確定狀態(tài)的點(diǎn)，即這 些點(diǎn)的值是未知的，而這會導(dǎo)致向量產(chǎn)生X位。另一方面，檢測故障有時候不需要對所有的 觸發(fā)器和原始輸入(PI)進(jìn)行賦值，也不需要對所有的觸發(fā)器和原始輸出(P0)進(jìn)行觀測，這 些不需要觀測的點(diǎn)在向量響應(yīng)中也表現(xiàn)為X值。另外，向量生成過程中用戶施加的一些限 制也會導(dǎo)致向量響應(yīng)中出現(xiàn)X值。X值的存在會破壞同構(gòu)IP核之間的比較結(jié)果，引起Err— flg信號輸出錯誤的值。為了避免向量中X的存在導(dǎo)致的錯誤，在本發(fā)明實(shí)施例中，設(shè)置多 個連接到每個同構(gòu)IP核的條件比較器的輸入總線7，這些輸入總線7輸入屏蔽數(shù)據(jù)(mask data)到每個條件比較器2，使得條件比較器只對確定值(0或1)進(jìn)行比較。
作為一種可實(shí)施方式，如果在含有壓縮結(jié)構(gòu)的電路中，可以采用非對稱 (asymmetrical)的壓縮結(jié)構(gòu)來減少掃描輸出管腳的數(shù)目，從而減少額外的輸入管腳8的數(shù) 目。 所述屏蔽數(shù)據(jù)(mask data)是從掃描測試數(shù)據(jù)(即測試向量文件)中抽取的。對 掃描測試數(shù)據(jù)的測試響應(yīng)中為確定值0或1的位，設(shè)置相應(yīng)的屏蔽(mask)位為0 ;對響應(yīng)中 為X的位，即不進(jìn)行觀測的位，設(shè)置相應(yīng)的屏蔽(mask)位為1。這樣就能屏蔽掉X的影響， 保證比較結(jié)果的正確性。 為了減輕對時序的要求，屏蔽數(shù)據(jù)也是通過流水廣播到每個IP核的。
由于基準(zhǔn)測試響應(yīng)數(shù)據(jù)到達(dá)每個核的時間不一樣，所以每個核開始比較的時間也 不一樣。如果Core。直接被觀測，則Coi^首先開始比較操作，Coren—工最后開始比較操作。 一般的，Corem是在m個時鐘周期后開始比較操作的，這就要求在前m個時鐘周期，傳播到 Corem的屏蔽位必須為1。從屏蔽數(shù)據(jù)輸入端口來輸入這些屏蔽(mask)位是不可行的，因 為屏蔽數(shù)據(jù)到達(dá)Corem也需要m個時鐘周期。本發(fā)明實(shí)施例采用流水寄存器5來解決這個 問題，如圖3所示，這些流水寄存器5屬于專門用以測試的"TESTCLK"時鐘域，并能在test_ setup和capture過程中捕獲"l"值。這樣，對于Corem，在前m個時鐘周期，保存在流水寄 存器中的"l"用來屏蔽掉相應(yīng)的比較，m個時鐘周期后，來自屏蔽數(shù)據(jù)輸入端口的數(shù)據(jù)用來 屏蔽掉對X位的比較。 相應(yīng)地，本發(fā)明實(shí)施例還提供一種具有多個同構(gòu)IP核的片上系統(tǒng)(SOC)芯片測試 方法，如圖4所示，其包括如下步驟 步驟S100，控制器向每個IP核輸入時鐘使能控制信號Core—clk—en，控制一個或 多個IP核處于測試模式，時鐘使能控制信號C0re_clk_en為0的核被旁路掉，時鐘使能控 制信號Core—clk—en為1的核則能接受掃描輸入數(shù)據(jù)，從而可以被測試，掃描測試激勵通過 流水方式廣播到這些IP核；同時控制器根據(jù)掃描測試數(shù)據(jù)到達(dá)片上系統(tǒng)芯片的順序和處 于測試模式下的IP核的信息，向每個同構(gòu)IP核輸入測試響應(yīng)輸出控制信號Core—sel—out， 控制所測IP核中離掃描輸入端口最近的IP核的測試響應(yīng)作為基準(zhǔn)響應(yīng)，并直接輸出它的 測試響應(yīng)結(jié)果，其他IP核則與該IP核進(jìn)行比較；
步驟S200，在測試儀上對直接輸出的測試響應(yīng)進(jìn)行觀測，并與期望響應(yīng)進(jìn)行比較， 來判定測試響應(yīng)直接輸出的IP核是否存在故障；同時對處于測試模式下的其他IP核的條 件比較器給出的錯誤標(biāo)識信號進(jìn)行觀測，來判定相應(yīng)核的響應(yīng)是否與基準(zhǔn)響應(yīng)一致；
較佳地，所述步驟S200還包括下列步驟 屏蔽數(shù)據(jù)通過屏蔽數(shù)據(jù)輸入端口 (mask data in) 8將屏蔽數(shù)據(jù)通過流水寄存器5 以流水方式傳播到每個同構(gòu)IP核的條件比較器中，使得相應(yīng)的條件比較器屏蔽掉對X位的 比較，只對確定位(0或1)進(jìn)行比較，從而保證Err_flg信號的正確性；對于Corem，在前m 個時鐘周期，保存在流水寄存器5中的"l"用來屏蔽掉相應(yīng)的比較，m個時鐘周期后，來自 屏蔽數(shù)據(jù)輸入端口的數(shù)據(jù)用來屏蔽掉對X位的比較。 如果在測試儀上觀測到測試響應(yīng)直接輸出的IP核存在故障，那么處于測試模式
的其他IP核的條件比較器給出的Err—flg信號不反映相應(yīng)的IP核是否存在故障，Err—flg
信號給出的信息無效，這時需要旁路掉存在故障的IP核，并進(jìn)行新一輪測試。 步驟S300，如果測試響應(yīng)直接輸出的IP核不存在故障，那么錯誤標(biāo)識信號Err_
fig就反映了相應(yīng)IP核是否存在故障，這時由錯誤標(biāo)識信號Err_flg來判定處于測試模式
的其他IP核是否存在故障。 較佳地，所述步驟S300還包括下列步驟 —輪測試完成之后，判斷是否存在未被判定的同構(gòu)IP核，如果還存在IP核未被判 定為無故障或有故障，控制器1就產(chǎn)生新的測試控制信號(包括C0re_clk_en和C0re_Sel_ out)來啟動新一輪測試對未被判定的核進(jìn)行測試，如果所有的同構(gòu)IP核都已經(jīng)被判定，則 對這些核的測試結(jié)束。 下面以一含有4個同構(gòu)的處理器核的片上系統(tǒng)(SOC)芯片為例，說明本發(fā)明實(shí)施 例的具有多個同構(gòu)IP核的片上系統(tǒng)(SOC)芯片測試裝置和方法。 如圖l所示，本發(fā)明實(shí)施例涉及到一個多核處理器芯片，該芯片含有4個同構(gòu)的 處理器核6，處理器核6內(nèi)部包含各種宏單元，包括寄存器堆(regfile)和內(nèi)容尋址存儲器 (CAM)等(未示出)。 掃描輸入數(shù)據(jù)(scan in data,也稱測試向量)，屏蔽數(shù)據(jù)(mask data)依次經(jīng)過 同構(gòu)IP核Core。， Core" Core2和Core3，測試響應(yīng)數(shù)據(jù)也按流水順序依次經(jīng)過Core" Core2 和Corep在圖1中，還包括多個測試輸入同步寄存器(TISR)3和測試輸出同步寄存器 (T0SR) 4， Core。有4個TISR3和0個T0SR4， Corei有3個TISR3禾P 1個T0SR4， Core2有2 個TISR3和2個T0SR4， Core3有1個TISR3和3個T0SR4。這樣，這四個核的工作狀態(tài)就能 保持一致，即同時進(jìn)入移位狀態(tài)和捕獲狀態(tài)。 圖1中，還包括對屏蔽數(shù)據(jù)進(jìn)行緩存的流水寄存器5，這些流水寄存器5在非移位 狀態(tài)(包括test—setup和capture過程)下能捕獲"1 "值，從而為最初幾拍的比較提供屏 蔽(mask)數(shù)據(jù)。 圖3是這些流水寄存器5的示意圖，從圖中可以看出，當(dāng)Scan—enable信號為1時， 電路處于移位狀態(tài)，屏蔽數(shù)據(jù)(mask data)可以通過這些流水寄存器5進(jìn)行傳播；當(dāng)Scan_ enable為0時，電路處于test_setup或capture狀態(tài)，屏蔽數(shù)據(jù)(mask data)則不能通過 相應(yīng)的或門傳播到流水寄存器5，每個流水寄存器5都捕獲到"l"值。 作為一種可實(shí)施方式，圖3只是給出了流水寄存器5的一種實(shí)現(xiàn)形式，但是，應(yīng)當(dāng)
11說明的是，其它任何可以保證這些流水寄存器5在移位之前保持"l"值的方案都是可行的。
圖1中，除了最上游的Core。之外，其它的同構(gòu)IP核的條件比較器2用以比較該 同構(gòu)IP核的響應(yīng)與來自上游同構(gòu)IP核的響應(yīng)，并輸出Err—flg信號。
圖2是一位條件比較器的示意圖。當(dāng)屏蔽數(shù)據(jù)(mask data)為0時，相應(yīng)的響應(yīng) 值可以通過或門進(jìn)而到達(dá)異或門的輸入端進(jìn)行比較；當(dāng)屏蔽數(shù)據(jù)(mask data)為1時，響應(yīng) 值則不能通過或門，異或門的兩個輸入端是屏蔽數(shù)據(jù)(mask data)引起的l值，從而異或門 輸出O，表示結(jié)果一致。這樣，屏蔽數(shù)據(jù)(mask data)為1就能屏蔽兩個響應(yīng)之間的比較操 作。 如果對四個同構(gòu)核一塊進(jìn)行測試，則Core。應(yīng)首先被直接觀測，它的響應(yīng)作為基準(zhǔn) 響應(yīng)與其它核進(jìn)行比較，即控制Core。_clk_en = 1， Corei_clk_en = 1， Core2_clk_en = 1， Core3_clk_en = 1禾口 Core0_sel_out = 1， CoreLsel—out = 0， Core2_sel_out = 0， Core3_ sel_out = 0。 ATE設(shè)備(Auto-Test Equipment,自動化測試設(shè)備)(未示出)對期望響應(yīng) (expected responses)與Core。的響應(yīng)進(jìn)行比較來判斷Core。是否存在故障，同時Err_ flgr3分別給出Corei， Core2， Core3與Core。進(jìn)行比較的結(jié)果。如果Core。的響應(yīng)與期望響 應(yīng)完全一致，則說明Core。不存在故障，那么Err_flgl~3就反映了 Core^是否存在故障，測 試過程結(jié)束；如果Core。的響應(yīng)與期望響應(yīng)不一致，則說明Core。存在故障，那么Err_flgl~3 給出的信息就不具有參考性，只是說明了與Core。的結(jié)果是否一致，這時還需要新一輪的 測試。當(dāng)Core。存在故障時，需要將Core。旁路掉，直接輸出Cor^的結(jié)果，Core2， Core3與 Core!進(jìn)行比較來判斷其正確性，即控制Core。_clk_en = 0， Corei_clk_en = 1， Core2_clk_ en = 1， Core3_clk_en = 1禾口 Core0_sel_out = 0， CoreLsel—out = 1， Core2_sel_out = 0，Core3_sel_out = 0。這時，Err—flgi的輸出沒有意義，因?yàn)镃orei的響應(yīng)是在測試儀上進(jìn) 行比較的，不是片上比較的。當(dāng)Coi^不存在故障時，Coi^和Core3是否存在故障則分別由 Err_flg2和Err_flg3給出，測試過程結(jié)束；否則還需要進(jìn)一步的測試來判定Core2和Core3 是否存在故障。以此類推，直到所有的核是否存在故障都被判定?？梢钥闯?，最好情況下 (Core。不存在故障的情況)，只需要一輪測試就可以對所有的同構(gòu)核進(jìn)行判定；最壞情況下 (Core。， Corei和Core2都存在故障的情況)，需要4輪測試才能對所有的核進(jìn)行判定。
本發(fā)明中的掃描測試裝置使得自動測試向量生成(ATPG)可以在核級進(jìn)行，測試 向量(Test Pattern)在核級仿真驗(yàn)證過之后，再映射到頂層作為最終的測試向量。
圖5給出了由IP核級測試向量產(chǎn)生芯片級測試向量的一個可實(shí)施方式，其中包含 屏蔽(mask)數(shù)據(jù)的抽取。從該實(shí)施例中可以看到，芯片級向量比IP核級向量多了 4拍移 位操作，這4拍操作，對掃描輸入來說，對應(yīng)TISR寄存器，對掃描輸出來說，對應(yīng)T0SR寄存 器。屏蔽(Mask)數(shù)據(jù)根據(jù)掃描輸出的值得到，需要比較的位，屏蔽(mask)對應(yīng)位為0 ;輸 出為X的位，屏蔽(mask)對應(yīng)位為l，即屏蔽對X的比較。在核級產(chǎn)生向量大大減少了向量 生成時間和向量調(diào)試時間。 本發(fā)明實(shí)施例的具有多個同構(gòu)IP核的片上系統(tǒng)(S0C)芯片測試裝置和方法，其通 過測試激勵廣播和測試響應(yīng)核間比較將n個核的測試數(shù)據(jù)量減少到一個核的測試數(shù)據(jù)量， 大大節(jié)省了 1/0資源，同時減少了測試時間和測試成本。相對于其它的多核測試方法，本發(fā) 明的測試裝置和方法具有良好的可擴(kuò)展性和靈活性，而且實(shí)現(xiàn)復(fù)雜度低，控制簡單。其具有 以下優(yōu)點(diǎn)
1.通過測試激勵廣播和測試響應(yīng)核間比較將n個核的測試數(shù)據(jù)量減少到一個核
的測試數(shù)據(jù)量，大大節(jié)省了 10資源，同時減少了測試時間和測試成本。 2. TISR和TOSR寄存器的存在保證了 IP核狀態(tài)的一致性，避免了復(fù)雜的控制邏輯
來單獨(dú)控制每個核的行為，這樣使得控制簡單，面積開銷也最小。 3. TISR和TOSR寄存器的存在也保證了同構(gòu)IP核對測試儀的等價性，即從測試儀 的角度來看，所有的核是一樣的。這樣，通過修改相應(yīng)的控制信號來處于特定模式，同一組 測試向量就可以用來測試任意一個核，任意兩個核或者任意多個核。向量的這種通用性減 少了向量調(diào)試的時間，同樣節(jié)省了測試成本。 4.屏蔽數(shù)據(jù)通路的存在保證了含有X位的向量比較的正確性。其可以處理任意多 的X位，同時不增加額外的時間。 5.這種結(jié)構(gòu)也有利于自動測試向量生成(ATPG)。向量可以在核級進(jìn)行產(chǎn)生和仿 真，經(jīng)過核級驗(yàn)證的向量再映射到頂層作為最終的向量來使用。這樣可大大減少測試向量 生成的時間，同時減少向量調(diào)試時間。 最后應(yīng)當(dāng)說明的是，很顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變 型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要 求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型。
權(quán)利要求
一種具有多個同構(gòu)IP核的片上系統(tǒng)芯片測試裝置，包含在具有多個同構(gòu)IP核的片上系統(tǒng)芯片中，其特征在于，包括控制器，以及多個相應(yīng)于所述同構(gòu)IP核的條件比較器，其中所述控制器，具有連接到相應(yīng)每個同構(gòu)IP核的多個控制信號接口，用于向每個同構(gòu)IP核輸入測試控制信號，控制對其中一個或者多個同構(gòu)IP核進(jìn)行測試，相同的測試激勵數(shù)據(jù)廣播到這些IP核，同時控制輸出某一IP核的測試響應(yīng)，該測試響應(yīng)作為基準(zhǔn)測試響應(yīng)與其他IP核的測試響應(yīng)進(jìn)行比較；所述條件比較器，用于根據(jù)屏蔽數(shù)據(jù)選擇性地將相應(yīng)IP核的測試響應(yīng)與基準(zhǔn)測試響應(yīng)進(jìn)行比較，并對比較結(jié)果進(jìn)行處理產(chǎn)生1位的錯誤標(biāo)識信號，所述錯誤標(biāo)識信號用于指示比較是否一致。
2. 根據(jù)權(quán)利要求1所述的片上系統(tǒng)芯片測試裝置，其特征在于，所述控制器，還用于 根據(jù)測試儀實(shí)際測試的結(jié)果決定是否產(chǎn)生新的控制信號以進(jìn)行新一輪測試，如果作為基準(zhǔn) 的，即測試響應(yīng)直接輸出的IP核有故障，則其他IP核的條件比較器給出的錯誤標(biāo)識信號就 不具有參考性，控制器就會產(chǎn)生新的時鐘使能控制信號將作為基準(zhǔn)的有故障的IP核旁路掉，并產(chǎn)生新的測試響應(yīng)輸出控制信號，重新進(jìn)行測試，直到作為基準(zhǔn)的IP核不存在故障。
3. 根據(jù)權(quán)利要求1至2任一項(xiàng)所述的片上系統(tǒng)芯片測試裝置，其特征在于，還包括多個 連接到同構(gòu)IP核上的多個測試輸入同步寄存器和測試輸出同步寄存器，其中所述測試輸入同步寄存器，用于同步每個同構(gòu)IP核接收到的掃描測試激勵，保證每個 IP核在同樣的時刻接收到相同的測試激勵或測試向量；所述測試輸出同步寄存器，用于同步基準(zhǔn)測試響應(yīng)數(shù)據(jù)和自身的測試響應(yīng)數(shù)據(jù)，并保 證任一同構(gòu)IP核的測試響應(yīng)直接輸出到掃描輸出端口的時間一致。
4. 根據(jù)權(quán)利要求3所述的片上系統(tǒng)芯片測試裝置，其特征在于，對含有n個同構(gòu)IP核 的片上系統(tǒng)芯片，核C0rem有n-m個測試輸入同步寄存器，m個測試輸出同步寄存器。
5. 根據(jù)權(quán)利要求1至2任一項(xiàng)所述的片上系統(tǒng)芯片測試裝置，其特征在于，還包括連接 到條件比較器的屏蔽數(shù)據(jù)輸入總線和流水寄存器，其中所述流水寄存器，用于緩存屏蔽數(shù)據(jù)，使得屏蔽數(shù)據(jù)以流水方式進(jìn)行傳播，減輕對時序 的要求；所述屏蔽數(shù)據(jù)輸入總線，用于將屏蔽數(shù)據(jù)輸入到每個所述條件比較器，使得所述比較 器只對確定值進(jìn)行比較，屏蔽對不確定的X值的比較，從而保證含有X值的測試響應(yīng)數(shù)據(jù)比 較的正確性；所述屏蔽數(shù)據(jù)是從掃描測試數(shù)據(jù)中抽取的。
6. 根據(jù)權(quán)利要求5所述的片上系統(tǒng)芯片測試裝置，其特征在于，所述屏蔽數(shù)據(jù)輸入總 線的寬度等于同構(gòu)IP核的掃描輸出管腳的數(shù)目。
7. 根據(jù)權(quán)利要求1或2所述的片上系統(tǒng)芯片測試裝置，其特征在于，所述條件比較器的 位數(shù)取決于所述片上系統(tǒng)芯片同構(gòu)IP核的掃描輸出管腳的數(shù)目；一個n位的條件比較器， 可由n個1位條件比較器組成，它的比較結(jié)果輸出信號是這n個1位條件比較器比較結(jié)果 輸出信號的或運(yùn)算值。
8. 根據(jù)權(quán)利要求1至2任一項(xiàng)所述的片上系統(tǒng)芯片測試裝置，其特征在于，測試激勵數(shù) 據(jù)通過流水方式進(jìn)行廣播，所述控制器根據(jù)同構(gòu)IP核的連接順序控制輸出所測IP核中離掃描輸入端口最近的IP核的測試響應(yīng)來作為基準(zhǔn)測試響應(yīng)；所述基準(zhǔn)測試響應(yīng)通過流水的方式廣播到下游的每個同構(gòu)IP核。
9. 一種具有多個同構(gòu)IP核的片上系統(tǒng)芯片測試方法，其特征在于，包括下列步驟 步驟S100，控制器向每個IP核輸入時鐘使能控制信號，控制一個或多個IP核處于測試模式，相同的測試激勵數(shù)據(jù)廣播到這些IP核；同時控制器根據(jù)處于測試模式下的IP核的信 息，向每個同構(gòu)IP核輸入測試響應(yīng)輸出控制信號，控制所測IP核中某一 IP核的測試響應(yīng) 作為基準(zhǔn)響應(yīng)，并直接輸出它的測試響應(yīng)結(jié)果，其他IP核則與該IP核進(jìn)行比較；步驟S200，在測試儀上對直接輸出的測試響應(yīng)進(jìn)行觀測，并與期望響應(yīng)進(jìn)行比較，來判 定測試響應(yīng)直接輸出的IP核是否存在故障；同時對處于測試模式下的其他IP核的條件比 較器給出的錯誤標(biāo)識信號進(jìn)行觀測，來判定相應(yīng)IP核的響應(yīng)是否與基準(zhǔn)響應(yīng)一致；步驟S300，如果測試響應(yīng)直接輸出的IP核不存在故障，那么錯誤標(biāo)識信號就反映了相 應(yīng)IP核是否存在故障，這時由錯誤標(biāo)識信號來判定處于測試模式下的其他IP核是否存在 故障。
10. 根據(jù)權(quán)利要求9所述的片上系統(tǒng)芯片測試方法，其特征在于，所述步驟S100還包括 下列步驟相同的測試激勵數(shù)據(jù)通過流水方式廣播到每個同構(gòu)IP核，作為基準(zhǔn)的測試響應(yīng)通過 流水方式廣播到下游的同構(gòu)IP核；控制器根據(jù)掃描測試數(shù)據(jù)到達(dá)片上系統(tǒng)芯片的順序和處于測試模式下的IP核的信 息，控制所測IP核中離掃描輸入端口最近的IP核的測試響應(yīng)作為基準(zhǔn)響應(yīng)，并直接輸出；測試輸入同步寄存器同步每個同構(gòu)IP核接收到的掃描測試激勵，保證每個IP核在同 樣的時刻接收到相同的測試激勵或測試向量；測試輸出同步寄存器同步基準(zhǔn)測試響應(yīng)數(shù)據(jù)和自身的測試響應(yīng)數(shù)據(jù)，并保證任一同構(gòu) IP核的測試響應(yīng)直接輸出到掃描輸出端口的時間一致。
11. 根據(jù)權(quán)利要求9所述的片上系統(tǒng)芯片測試方法，其特征在于，所述步驟S200還包括 下列步驟屏蔽數(shù)據(jù)通過屏蔽數(shù)據(jù)輸入端口將屏蔽數(shù)據(jù)通過流水寄存器以流水方式傳播到每個 同構(gòu)IP核的條件比較器中，使得相應(yīng)的比較器屏蔽掉對X位的比較，只對確定位進(jìn)行比較， 從而保證錯誤標(biāo)識信號的正確性；對于Corem，在前m個時鐘周期，保存在流水寄存器中的 "1"用來屏蔽掉相應(yīng)的比較，m個時鐘周期后，來自屏蔽數(shù)據(jù)輸入端口的數(shù)據(jù)用來屏蔽掉對 X位的比較；如果在測試儀上觀測到測試響應(yīng)直接輸出的IP核存在故障，那么處于測試模式的其 他IP核的條件比較器給出的錯誤標(biāo)識信號不反映相應(yīng)的IP核是否存在故障，錯誤標(biāo)識信 號給出的信息無效，這時需要旁路掉存在故障的IP核，并進(jìn)行新一輪測試。
12. 根據(jù)權(quán)利要求9至11任一項(xiàng)所述的片上系統(tǒng)芯片測試方法，其特征在于，所述步驟 S300還包括下列步驟一輪測試完成之后，判斷是否存在未被判定的同構(gòu)IP核，如果還存在IP核未被判定 為無故障或有故障，控制器就產(chǎn)生新的控制信號來啟動新一輪測試對未被判定的核進(jìn)行測 試，如果所有的同構(gòu)IP核都已經(jīng)被判定，則對這些核的測試結(jié)束。
全文摘要
本發(fā)明公開了一種具有多個同構(gòu)IP核的片上系統(tǒng)芯片測試裝置和方法，該裝置包括控制器，具有連接到相應(yīng)每個同構(gòu)IP核的多個控制信號接口，用于向每個同構(gòu)IP核輸入測試控制信號，控制對其中一個或者多個同構(gòu)IP核進(jìn)行測試，相同的測試激勵數(shù)據(jù)廣播到這些IP核，同時控制輸出某一IP核的測試響應(yīng)，該測試響應(yīng)作為基準(zhǔn)測試響應(yīng)與其他IP核的測試響應(yīng)進(jìn)行比較；所述條件比較器，用于將相應(yīng)IP核的測試響應(yīng)與基準(zhǔn)測試響應(yīng)進(jìn)行比較，并對比較結(jié)果進(jìn)行處理產(chǎn)生1位的錯誤標(biāo)識信號，來標(biāo)識比較是否一致。
文檔編號G01R31/317GK101788644SQ20091024440
公開日2010年7月28日 申請日期2009年12月30日 優(yōu)先權(quán)日2009年12月30日
發(fā)明者劉慧 , 胡偉武, 齊子初 申請人:北京龍芯中科技術(shù)服務(wù)中心有限公司