專利名稱：一種芯片的esd測試方法
一種芯片的ESD測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片測試領(lǐng)域，特別是關(guān)于一種芯片的ESD性能測試方法。背景技術(shù)：
ESD(Electro-Static discharge)是指“靜電釋放”。靜電是一種客觀的自然現(xiàn)象， 不均勻分布在芯片本身、人體上和機(jī)器上以及芯片能夠存在的環(huán)境及周圍的事物上。這些 靜止的電荷，隨時(shí)都可能通過某種方式釋放出來。靜電釋放的特點(diǎn)是高電壓、低電量、小電 流和作用時(shí)間短。測試集成電路(IC，也可稱之為芯片)對靜電釋放的防護(hù)能力是非常重要 的。芯片的ESD測試有以下幾種情況信號管腳與信號管腳之間、信號管腳與電源管 腳之間、信號管腳與接地管腳之間、電源管腳與電源管腳之間、電源管腳與接地管腳之間和 接地管腳與接地管腳之間。其中，測量時(shí)間最長的部分就是信號管腳與信號管腳之間的ESD 測試。對于芯片的信號管腳與信號管腳之間的ESD測試，傳統(tǒng)的方法有兩種。第一種是遍歷法，即對芯片的每兩個(gè)信號管腳之間都進(jìn)行一次ESD測試，如果芯 片有η個(gè)信號管腳，則共需要測試η* (n-1)次，這種方法最全面，但是也最費(fèi)時(shí)間。圖1示 出了芯片100中的信號管腳1和信號管腳3之間的ESD測試的示例，在進(jìn)行ESD測試時(shí)，需 要在信號管腳1和信號管腳3之間施加瞬時(shí)高壓以模擬靜電釋放，其他所有管腳都懸空，所 述芯片100具有8個(gè)信號管腳，即信號1-信號8，三組電源管腳和接地管腳，即電源1、地1、 電源2、地2、電源3和地3。在對芯片100進(jìn)行遍歷ESD測試時(shí)，每兩個(gè)信號管腳之間都進(jìn) 行一次ESD測試，也就是說，不僅要在信號管腳1和信號管腳3之間進(jìn)行ESD測試，還需要 在信號管腳1和信號管腳2、信號管腳1和信號管腳4、信號管腳2和信號管腳5等其他兩 個(gè)信號管腳之間進(jìn)行ESD測試。第二種是并聯(lián)法，即將高電壓的正極施加在一信號管腳上，將其他所有的信號管 腳并聯(lián)起來，之后將高電壓的負(fù)極施加在并聯(lián)在一起的信號管腳上，所有的電源管腳和接 地管腳懸空，這種方法測量次數(shù)比較少，如果芯片有η個(gè)信號管腳，只需要η次ESD測試。圖 2示出了芯片200中的信號管腳1和信號管腳2-8之間的ESD測試的示例，在進(jìn)行ESD測 試時(shí)，將信號管腳2-8并聯(lián)在一起，在信號管腳1和信號管腳2-8之間施加瞬時(shí)高壓以模擬 靜電釋放，其他所有電源管腳和接地管腳都懸空，所述芯片200具有8個(gè)信號管腳，即信號 1-信號8，三組電源管腳和接地管腳，即電源1、地1、電源2、地2、電源3和地3。在對芯片 200進(jìn)行并聯(lián)ESD測試時(shí)，不僅要對信號管腳1進(jìn)行并聯(lián)ESD測試，還需要對信號管腳2_8 進(jìn)行并聯(lián)ESD測試。但是，并聯(lián)ESD測試法只能覆蓋部分情況，尤其是忽略了最需要關(guān)心的測試路徑。 兩個(gè)信號管腳之間的靜電泄放能力和該通路上的電阻有關(guān)，電阻越小，允許通過的電流就 越大，靜電泄放能力就越強(qiáng)，反之相反。在圖2示出的并聯(lián)ESD測試的示例中，由于將信號 管腳2-8并聯(lián)在一起，因此信號管腳1和信號管腳2-8之間的靜電瀉放能力必定大于信號
3管腳1和任一其他信號管腳2-8之間的靜電瀉放能力。假設(shè)信號管腳1和信號管腳5之間 的通路上的電阻最大，那么兩者之間的靜電瀉放能力就最差，這樣即使圖2中的并聯(lián)ESD測 試通過，在實(shí)際應(yīng)用中，也同樣很可能由于信號管腳1和信號管腳5之間的靜電釋放而導(dǎo)致 芯片被破壞，也就是說，信號管腳1和其他單個(gè)信號管腳之間的靜電瀉放能力還是未被測 試到。因此，亟待提出一種改進(jìn)的ESD測試方法，不但能夠節(jié)省測試時(shí)間，還能盡可能的
覆蓋全面。

發(fā)明內(nèi)容本部分的目的在于概述本發(fā)明的實(shí)施例的一些方面以及簡要介紹一些較佳實(shí)施 例。在本部分以及本申請的說明書摘要和發(fā)明名稱中可能會做些簡化或省略以避免使本部 分、說明書摘要和發(fā)明名稱的目的模糊，而這種簡化或省略不能用于限制本發(fā)明的范圍。本發(fā)明的目的在于提供一種芯片的ESD測試方法，其不但可以提高信號管腳之間 的ESD測試速度，還可以有效提高信號管腳之間的ESD測試準(zhǔn)確性。為解決上述問題，根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提出一種芯片的ESD測試方法， 所述芯片包括至少兩個(gè)域，每個(gè)域包括有電源管腳、接地管腳和信號管腳，所述方法包括: 對于每個(gè)域內(nèi)的每個(gè)信號管腳，選擇該信號管腳作為第一待測信號管腳；在每個(gè)其他域內(nèi) 選擇且僅選擇一個(gè)信號管腳作為第二待測信號管腳，其中第二待測信號管腳與第一待測信 號管腳之間的靜電釋放能力較第二待測信號管腳所在的域內(nèi)的其他信號管腳與第一待測 信號管腳之間的靜電釋放能力差；在第一待測信號管腳和第二待測信號管腳之間進(jìn)行ESD 測試。進(jìn)一步地，所述在第一待測信號管腳和第二待測信號管腳之間進(jìn)行ESD測試包 括測量第一待測信號管腳和第二待測信號管腳之間的電阻得到第一電阻值；在第一待測 信號管腳和第二待測信號管腳之間施加瞬時(shí)高壓以模擬靜電釋放；再次測量第一待測信號 管腳和第二待測信號管腳之間的電阻得到第二電阻值；比較第一電阻值和第二電阻值是否 有變化，如果沒有變化，則說明第一待測信號管腳和第二待測信號管腳之間的ESD測試通 過，如果有變化，則說明第一待測信號管腳和第二待測信號管腳之間的ESD測試未通過。進(jìn)一步地，兩個(gè)信號管腳之間的靜電釋放能力是由它們之間的靜電釋放通路上的 電阻決定的。更進(jìn)一步地、兩個(gè)信號管腳之間的靜電釋放通路上的電阻與它們之間在芯片 管腳排布上的距離是對應(yīng)的。根據(jù)本發(fā)明的另一方面，本發(fā)明還提出一種芯片的ESD測試方法，所述芯片包括 至少兩個(gè)域，每個(gè)域包括有電源管腳、接地管腳和信號管腳，所述方法包括對于每個(gè)域內(nèi) 的每個(gè)信號管腳，選擇該信號管腳作為第一待測信號管腳；在其他域中內(nèi)選擇且僅選擇一 個(gè)信號管腳作為第二待測信號管腳，其中第二待測信號管腳與第一待測信號管腳之間的靜 電釋放能力較其他信號管腳與第一待測信號管腳之間的靜電釋放能力差；在第一待測信號 管腳和第二待測信號管腳之間進(jìn)行ESD測試。進(jìn)一步地，所述在第一待測信號管腳和第二待測信號管腳之間進(jìn)行ESD測試包 括測量第一待測信號管腳和第二待測信號管腳之間的電阻得到第一電阻值；在第一待測 信號管腳和第二待測信號管腳之間施加瞬時(shí)高壓以模擬靜電釋放；再次測量第一待測信號管腳和第二待測信號管腳之間的電阻得到第二電阻值；比較第一電阻值和第二電阻值是否 有變化，如果沒有變化，則說明第一待測信號管腳和第二待測信號管腳之間的ESD測試通 過，如果有變化，則說明第一待測信號管腳和第二待測信號管腳之間的ESD測試未通過。進(jìn)一步地，兩個(gè)信號管腳之間的靜電釋放能力是由它們之間的靜電釋放通路上的 電阻決定的。更進(jìn)一步地、兩個(gè)信號管腳之間的靜電釋放通路上的電阻與它們之間在芯片 管腳排布上的距離是對應(yīng)的。與現(xiàn)有技術(shù)相比，通過找出芯片的信號管腳與信號管腳之間靜電泄放能力較差的 通路以供ESD測試，這樣就解決了傳統(tǒng)遍歷法的測試時(shí)間長的缺點(diǎn)，同時(shí)也解決了傳統(tǒng)并 聯(lián)法的測試覆蓋不全面、不準(zhǔn)確的缺點(diǎn)。

結(jié)合參考附圖及接下來的詳細(xì)描述，本發(fā)明將更容易理解，其中同樣的附圖標(biāo)記 對應(yīng)同樣的結(jié)構(gòu)部件，其中圖1為現(xiàn)有技術(shù)中的芯片的遍歷ESD測試方法的一個(gè)示例；圖2為現(xiàn)有技術(shù)中的芯片的并聯(lián)ESD測試方法的一個(gè)示例；圖3為本發(fā)明中的具有靜電保護(hù)電路的部分芯片在一個(gè)實(shí)施例中的結(jié)構(gòu)方框示 意圖；圖4為本發(fā)明中的具有多個(gè)域的芯片在一個(gè)實(shí)施例中的概括結(jié)構(gòu)方框示意圖；圖5為圖4示出的芯片在一個(gè)實(shí)施例中的具體結(jié)構(gòu)方框示意圖；和圖6為本發(fā)明中的ESD測試方法在一個(gè)實(shí)施例中的流程圖。
具體實(shí)施方式本發(fā)明的詳細(xì)描述主要通過程序、步驟、邏輯塊、過程或其他象征性的描述來直接 或間接地模擬本發(fā)明技術(shù)方案的運(yùn)作。為透徹的理解本發(fā)明，在接下來的描述中陳述了很 多特定細(xì)節(jié)。而在沒有這些特定細(xì)節(jié)時(shí)，本發(fā)明則可能仍可實(shí)現(xiàn)。所屬領(lǐng)域內(nèi)的技術(shù)人員 使用此處的這些描述和陳述向所屬領(lǐng)域內(nèi)的其他技術(shù)人員有效的介紹他們的工作本質(zhì)。換 句話說，為避免混淆本發(fā)明的目的，由于熟知的方法、程序、成分和電路已經(jīng)很容易理解，因 此它們并未被詳細(xì)描述。此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本發(fā)明至少一個(gè)實(shí)現(xiàn)方式中 的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一 個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。此外，表示一個(gè)或多 個(gè)實(shí)施例的方法、流程圖或功能框圖中的模塊順序并非固定的指代任何特定順序，也不構(gòu) 成對本發(fā)明的限制。為了使本發(fā)明更容易理解，這里首先介紹下靜電保護(hù)的原理，靜電保護(hù)的目的在 于避免芯片的工作電路成為靜電釋放通路而遭到損害，保證在芯片的任意兩管腳之間發(fā) 生的靜電釋放都有適合的靜電釋放通路將靜電電流釋放出去，而不會對芯片的工作電路產(chǎn) 生影響。為了進(jìn)一步了解芯片的靜電保護(hù)的原理，圖3示出了具有靜電保護(hù)電路的部分芯 片300的一個(gè)實(shí)施例。請參考圖3所示，所述部分芯片300包括有兩個(gè)域，第一個(gè)域?yàn)槟M域，其包括有電源管腳311、接地管腳312、信號管腳313、靜電保護(hù)電路314和內(nèi)部邏輯電 路315，其中電源管腳311、接地管腳312和信號管腳313經(jīng)由靜電保護(hù)電路314連接至內(nèi) 部邏輯電路315 ；第二個(gè)域?yàn)閿?shù)字域，其包括有電源管腳321、接地管腳322、信號管腳323、 靜電保護(hù)電路3M和內(nèi)部邏輯電路325，其中信號管腳323經(jīng)由靜電保護(hù)電路3M連接至內(nèi) 部邏輯電路325，其中該域中還包括有為內(nèi)部邏輯電路325提供電源和地的管腳，此處并未 圖示出。所述內(nèi)部邏輯電路315、325為芯片內(nèi)的工作電路。所述靜電保護(hù)電路314包括有靜電釋放電源線ESDVDD1、靜電釋放地線ESDVSS1及 多個(gè)靜電釋放器件(ESD器件)。所述電源管腳311在連接至內(nèi)部邏輯電路315之前與靜電 釋放電源線ESDVDD1相連接，兩者的連接點(diǎn)經(jīng)由一 ESD器件與靜電釋放地線ESDVSS1相連。 所述信號管腳313經(jīng)由一 ESD器件與靜電釋放地線ESDVSS1相連，經(jīng)由一 ESD器件與靜電 釋放電源線ESDVDD1相連。所述接地管腳312經(jīng)由一 ESD器件與靜電釋放地線ESDVSS1相 連，經(jīng)由一 ESD器件與靜電釋放電源線ESDVDD1相連。所述靜電保護(hù)電路3M包括有靜電釋放電源線ESDVDD2、靜電釋放地線ESDVSS2及 多個(gè)靜電釋放器件(ESD器件)。所述電源管腳321在連接至靜電釋放電源線ESDVDD2，兩 者的連接點(diǎn)經(jīng)由一 ESD器件與靜電釋放地線ESDVSS2相連。所述信號管腳323經(jīng)由一 ESD 器件與靜電釋放地線ESDVSS2相連，經(jīng)由一 ESD器件與靜電釋放電源線ESDVDD2相連。所 述接地管腳322在連接至靜電釋放地線ESDVSS2，兩者的連接點(diǎn)經(jīng)由一 ESD器件與靜電釋放 電源線ESDVDD2相連?？梢钥闯?，所述電源管腳321用于為靜電釋放電源線提供電源，所述 接地管腳322用于為靜電釋放接地線提供接地，而內(nèi)部邏輯電路325的電源和地則可以由 其他管腳(未示出)提供。靜電保護(hù)技術(shù)已經(jīng)比較成熟，現(xiàn)有技術(shù)中也有許多種ESD器件， 因此關(guān)于ESD器件的具體結(jié)構(gòu)，這里不作重點(diǎn)介紹。所述部分芯片300還包括有電源隔斷器件330，其用于隔斷第一個(gè)域內(nèi)的靜電釋 放電源線ESDVDD1和第二個(gè)域內(nèi)的靜電釋放電源線ESDVDD2，并將第一個(gè)域內(nèi)的靜電釋放 地線ESDVSS1和第二個(gè)域內(nèi)的靜電釋放地線ESDVSS2連接在一起。由于模擬域要求電源和 地都很穩(wěn)定，而數(shù)字域?qū)﹄娫春偷胤€(wěn)定性要求則低很多，并且靜電釋放地線ESDVSS1與靜 電釋放地線ESDVSS2連接在一起，因此，為了防止數(shù)字域的噪聲抖動(dòng)竄到模擬域，所述接地 管腳312并未直接連接至靜電釋放地線ESDVSS1。需要注意的是，圖3示出的僅僅是所述部分芯片300的一個(gè)實(shí)施例，在其他實(shí)施例 中，所述部分芯片300還可以包括有其他域，第一域也可以更改為數(shù)字域，只需要根據(jù)第二 域內(nèi)的接地管腳3M更改一下接地管腳312的連接方式就可以了，當(dāng)然，第二域也可以更改 為模擬域，另外，各個(gè)管腳的連接關(guān)系也可能出現(xiàn)微調(diào)。不管在哪個(gè)域內(nèi)，在芯片正常工作時(shí)，每個(gè)信號管腳的電壓都會處于電源和地之 間，當(dāng)高壓靜電正極打到該信號管腳上時(shí)，靜電會通過ESD器件瀉放至靜電釋放電源線上， 之后通過ESD器件再瀉放至靜電釋放接地線上，當(dāng)高壓靜電負(fù)極打到該信號管腳上時(shí)，靜 電會通過ESD器件直接瀉放至靜電釋放地線上。因此，假如高壓靜電施加在不同域內(nèi)的兩 個(gè)信號管腳之間，比如第一域內(nèi)的信號管腳313和第二域內(nèi)的信號管腳323，那么靜電釋放 通路就是靜電正極信號管腳、靜電釋放電源線、靜電釋放接地線、電源隔斷器件、靜電釋放 接地線、靜電負(fù)極信號管腳。通過分析可以發(fā)現(xiàn)不同域內(nèi)的每兩個(gè)信號管腳之間的靜電釋 放通路基本上是一樣的，最大的不同在于靜電釋放通路的長短，而靜電釋放通路的長短直接關(guān)系到它的靜電泄放能力，通路越長，電阻越大，能夠泄放的電流就越小；通路越短，電阻 越小，能夠泄放的電流就越大。在本發(fā)明中，為了減少測試次數(shù)，并盡量保證測試準(zhǔn)確性，可以找出芯片的不同域 間的信號管腳與信號管腳之間靜電泄放能力較差的靜電釋放通路進(jìn)行ESD測試，如果泄放 能力較差的靜電釋放通路都能測試通過，那么其他泄放能力較好的靜電釋放通路也肯定沒 有問題。需要注意的是，針對芯片的ESD測試包括下面幾種情況信號管腳與信號管腳之 間、信號管腳與電源管腳之間、信號管腳與接地管腳之間、電源管腳與電源管腳之間、電源 管腳與接地管腳之間和接地管腳與接地管腳之間，而在本發(fā)明中主要關(guān)注信號管腳與信號 管腳之間的ESD測試，其他類型的測試可以采用現(xiàn)有的ESD測試方式，也可以參照本發(fā)明中 的信號管腳與信號管腳之間的測試方式進(jìn)行測試。圖4為本發(fā)明中的具有多個(gè)域的芯片400在一個(gè)實(shí)施例中的概括結(jié)構(gòu)方框示意 圖。請參閱圖4所示，所述芯片400包括有三個(gè)域，第一個(gè)域包括有信號管腳1、信號管腳2、 電源管腳1和地管腳1，第二個(gè)域包括有信號管腳3、信號管腳4、電源管腳2和地管腳2，第 三個(gè)域包括有信號管腳5、信號管腳6、信號管腳7、信號管腳8、電源管腳3和地管腳4。每 個(gè)域均都包括有屬于自己的電源管腳、地管腳和信號管腳。圖5為圖4示出的芯片400在一個(gè)實(shí)施例中的具體結(jié)構(gòu)方框示意圖。請參閱圖5 所示，所述芯片400包括有屬于域1的第一靜電保護(hù)電路410、屬于域2的第二靜電保護(hù)電 路420、屬于域3的第三靜電保護(hù)電路430和內(nèi)部邏輯電路440。信號管腳1和信號管腳2 經(jīng)由第一靜電保護(hù)電路410連接至內(nèi)部邏輯電路440。信號管腳3和信號管腳4經(jīng)由第二 靜電保護(hù)電路420連接至內(nèi)部邏輯電路440。信號管腳5、信號管腳6、信號管腳7和信號管 腳8經(jīng)由第三靜電保護(hù)電路420連接至內(nèi)部邏輯電路440。所述內(nèi)部邏輯電路440分別由 屬于三個(gè)域的內(nèi)部邏輯電路組成，由于這部分內(nèi)容與本發(fā)明并無太大關(guān)系，因此在圖5中 并未示出。另外，每個(gè)域內(nèi)還包括有為各自內(nèi)部邏輯電路提供電源和地的管腳(未圖示)。第一靜電保護(hù)電路410包括有第一靜電釋放電源線ESDVDD1、第一靜電釋放地線 ESDVSS1和多個(gè)ESD器件(由圖5中410內(nèi)的矩形方框表示)。第二靜電保護(hù)電路420包 括有第二靜電釋放電源線ESDVDD2、第二靜電釋放地線ESDVSS2和多個(gè)ESD器件(由圖5中 420內(nèi)的矩形方框表示)。第三靜電保護(hù)電路430包括有第三靜電釋放電源線ESDVDD3、第 三靜電釋放地線ESDVSS3和多個(gè)ESD器件(由圖5中430內(nèi)的矩形方框表示)。每個(gè)域內(nèi)的信號管腳都經(jīng)由一 ESD器件與該域內(nèi)的靜電釋放地線ESDVSS相連，經(jīng) 由一 ESD器件與該域內(nèi)的靜電釋放電源線ESDVDD相連。每個(gè)域內(nèi)的接地管腳都與該域內(nèi) 的靜電釋放地線ESDVSS相連，并經(jīng)由一 ESD器件與該域內(nèi)的靜電釋放電源線ESDVDD相連。 每個(gè)域內(nèi)的電源管腳都與該域內(nèi)的靜電釋放電源線ESDVDD相連，并經(jīng)由一ESD器件與該域 內(nèi)的靜電釋放地線ESDVSS相連。所述芯片400還包括有三個(gè)電源隔斷器件，分別用于隔斷 相鄰兩個(gè)域內(nèi)的靜電釋放電源線ESDVDD，連接相鄰兩個(gè)域內(nèi)的靜電釋放地線ESDVSS，這樣 三個(gè)靜電釋放地線ESDVSS就形成了一個(gè)閉環(huán)。圖5中的不同域內(nèi)的兩個(gè)信號管腳之間的靜電釋放通路同樣為靜電正極信號 管腳、靜電釋放電源線、靜電釋放接地線、電源隔斷器件、靜電釋放接地線、靜電負(fù)極信號管 腳，但是由于三個(gè)靜電釋放地線ESDVSS就形成了 一個(gè)閉環(huán)，所以靜電釋放通路也不完全相 同。
舉例來說，信號1(靜電高壓正極)與信號3(靜電高壓負(fù)極)之間的靜電釋放通路 包括并聯(lián)的兩條支路，A支路為信號1、ESDVDD1、ESDVSS1、電源隔斷器件、ESDVSS2、信號3， B支路為信號1、ESDVDD1、ESDVSS1、電源隔斷器件、ESDVSS3、電源隔斷器件、ESDVSS2、信號 3，這兩條支路組成了一個(gè)完整的閉環(huán)；信號1(靜電高壓正極)與信號4(靜電高壓負(fù)極)之 間的靜電釋放通路同樣也包括并聯(lián)的兩條支路A支路為信號1、ESDVDDU ESDVSS1、電源 隔斷器件、ESDVSS2、信號4，B條支路為信號1、ESDVDD1、ESDVSS1、電源隔斷器件、ESDVSS3、 電源隔斷器件、ESDVSS2、信號4，這兩條支路同樣也組成了一個(gè)完整的閉環(huán)。仔細(xì)對比信 號1和3之間的并聯(lián)的A、B兩個(gè)靜電釋放支路與信號1和4之間的并聯(lián)的A、B靜電釋放 支路可以發(fā)現(xiàn)，信號1和3之間的A支路與信號1和4之間的A支路相比，除了兩個(gè)支路在 ESDVSS2上走的路經(jīng)長短有所不同外，兩者基本完全一樣，信號1和3之間的B支路與信號 1和4之間的B支路相比，除了兩個(gè)支路在ESDVSS2上走的路經(jīng)長短有所不同外，兩者基本 完全一樣。由于A支路和B支路為并聯(lián)的方式，并且A支路和B支路的長度和為定值，因此 在A支路和B支路的長度最為接近時(shí)，信號管腳之間的電阻最大，靜電瀉放能力最差。因此， 信號1與信號4之間的靜電釋放通路的靜電瀉放能力較信號1與信號3之間的靜電釋放通 路的靜電瀉放能力差。這樣，在本發(fā)明中，只需要在信號1與信號4之間進(jìn)行ESD靜電測試 就可以了，如果兩者之間的ESD測試通過，那么一般來講，信號1與信號3之間肯定也沒問 題，也就不需要在信號1與信號3之間再次進(jìn)行ESD測試了。再舉例來說，信號1(靜電高壓正極)與信號8(靜電高壓負(fù)極)之間的靜電釋放通 路包括并聯(lián)的兩條支路，A支路為信號1、ESDVDD1、ESDVSS1、電源隔斷器件、ESDVSS3、信號 8，B支路為信號1、ESDVDD1、ESDVSS 1、電源隔斷器件、ESDVSS2、電源隔斷器件、ESDVSS3、 信號8，這兩條支路組成了一個(gè)完整的閉環(huán)；信號1 (靜電高壓正極)與信號5 (靜電高壓負(fù) 極)之間的靜電釋放通路包括有并聯(lián)的兩支路，A支路為信號1、ESDVDD1、ESDVSS1、電源 隔斷器件、ESDVSS3、信號5，B支路為信號1、ESDVDD1、ESDVSS1、電源隔斷器件、ESDVSS2、 電源隔斷器件、ESDVSS3、信號5，這兩條支路也組成了一個(gè)完整的閉環(huán)。仔細(xì)對比信號1和 8之間的并聯(lián)的A、B兩個(gè)靜電釋放支路與信號1和5之間的并聯(lián)的A、B靜電釋放支路可以 發(fā)現(xiàn)，信號1和8之間的A支路與信號1和5之間的A支路相比，除了兩個(gè)支路在ESDVSS2 上走的路經(jīng)長短有所不同外，兩者基本完全一樣，信號1和8之間的B支路與信號1和8之 間的B支路相比，除了兩個(gè)支路在ESDVSS2上走的路經(jīng)長短有所不同外，兩者基本完全一 樣。由于A支路和B支路為并聯(lián)的方式，并且A支路和B支路的長度和為定值，因此在A支 路和B支路的長度最為接近時(shí)，信號管腳之間的電阻最大，靜電瀉放能力最差。因此，信號 1與信號5之間的靜電釋放通路的靜電瀉放能力較信號1與信號8之間的靜電釋放通路的 靜電瀉放能力差。這樣，在本發(fā)明中，只需要在信號1與信號5之間進(jìn)行ESD靜電測試就可 以了，如果兩者之間的ESD測試通過，那么一般來講，信號1與信號8之間肯定也沒問題，因 此不需要在信號1與信號8之間再次進(jìn)行ESD測試了。因此，針對每個(gè)域內(nèi)的每個(gè)信號管腳來說，只需要在每個(gè)其他域中找一個(gè)與之靜 電釋放通路電阻較大的信號管腳進(jìn)行ESD測試，這樣大大降低了 ESD測試次數(shù)，同時(shí)也保證 了 ESD測試的準(zhǔn)確性。對于圖5示出的芯片來說，一共8個(gè)信號管腳，采用本發(fā)明的ESD測 試方法，對于每一個(gè)信號管腳來講，只需要在其他兩個(gè)域內(nèi)找兩個(gè)信號管腳，進(jìn)行兩次ESD 測試，因此一共需要2*8 = 16次ESD測試。
圖4和5中示出的芯片結(jié)構(gòu)及其對應(yīng)得說明都是為了說明域的概念以及如何找到 在其他域內(nèi)找到靜電釋放通路電阻較大的信號管腳，這并不意味著本發(fā)明中的ESD測試方 法僅能使用于上述芯片內(nèi)。有很多種方法可以對圖5所示的芯片進(jìn)行修改，比如可以再增 加一個(gè)或多個(gè)域，也可以減少一個(gè)域，再比如三個(gè)域內(nèi)的靜電釋放底線ESDVSS可以不形成 一個(gè)閉環(huán)，而僅是一次連接，這樣每兩個(gè)信號管腳之間的靜電釋放通路就只有一條路經(jīng)了。因此，本發(fā)明提出了一種改進(jìn)的ESD測試方法600，圖6為本發(fā)明中的芯片的ESD 測試方法600在一個(gè)實(shí)施例中的流程圖。請參考圖6所示，所述測試方法包括如下步驟。步驟610，對于每個(gè)域內(nèi)的每個(gè)信號管腳，選擇該信號管腳作為第一待測信號管 腳。參照圖5所示，比如先可以選擇第一域內(nèi)的信號1為第一待測信號管腳，在結(jié)束對信號 1的ESD測試后，可以再選擇第一域內(nèi)的信號2為第一待測信號管腳，在結(jié)束對信號2的ESD 測試后，可以再選擇第二域內(nèi)的信號3為第一待測信號管腳，如此不斷的進(jìn)行ESD測試，直 到對每個(gè)域的每個(gè)信號管腳都進(jìn)行了 ESD測試。步驟620，在每個(gè)其他域內(nèi)選擇且僅選擇一個(gè)信號管腳作為第二待測信號管腳，其 中第二待測信號管腳與第一待測信號管腳之間的靜電釋放能力較第二待測信號管腳所在 的域內(nèi)的其他信號管腳與第一待測信號管腳之間的靜電釋放能力差。參照圖5所示，比如 第一域內(nèi)的信號1被選為第一待測信號管腳，那么在第二域內(nèi)需要選擇且僅選擇一個(gè)信號 管腳4作為第二待測信號管腳，其中信號管腳1與信號管腳4之間的靜電釋放能力較信號 管腳1與信號管腳3之間的靜電釋放能力差，在第三域內(nèi)需要選擇且僅選擇一個(gè)信號管腳 5作為第二待測信號管腳，其中信號管腳1與信號管腳5之間的靜電釋放能力較信號管腳1 與信號管腳6、7或8之間的靜電釋放能力差。需要了解的是，兩個(gè)信號管腳之間的靜電釋放能力是由它們之間的靜電釋放通路 上的電阻決定的，而兩個(gè)信號管腳之間的靜電釋放通路上的電阻與它們之間在芯片管腳排 布上的距離是對應(yīng)的。上文中，已經(jīng)以圖5為例進(jìn)行了兩信號管腳之間的靜電釋放通路上 的電阻的分析和比較，此處就不再重復(fù)了。步驟630，在第一待測信號管腳和第二待測信號管腳之間進(jìn)行ESD測試。在一個(gè) 實(shí)施例中，步驟630可以包括測量第一待測信號管腳和第二待測信號管腳之間的電阻得 到第一電阻值；在第一待測信號管腳和第二待測信號管腳之間施加瞬時(shí)高壓以模擬靜電釋 放；再次測量第一待測信號管腳和第二待測信號管腳之間的電阻得到第二電阻值；比較第 一電阻值和第二電阻值是否有變化，如果沒有變化，則說明第一待測信號管腳和第二待測 信號管腳之間的ESD測試通過，如果有變化，則說明第一待測信號管腳和第二待測信號管 腳之間的ESD測試未通過。很顯然，在ESD測試方法的上述實(shí)施例中，對于每一個(gè)域內(nèi)的每個(gè)第一待測管腳， 需要在每個(gè)其他域內(nèi)都選擇一個(gè)信號管腳作為第二待測信號管腳，這樣對于圖5所示的具 有8個(gè)信號管腳的芯片，則需要16次ESD測試。為了進(jìn)一步降低ESD測試次數(shù)，可以將步 驟620修改為在其他域內(nèi)選擇且僅選擇一個(gè)信號管腳作為第二待測信號管腳，其中所述 信號管腳與第一待測信號管腳之間的靜電釋放能力較其他信號管腳與第一待測信號管腳 之間的靜電釋放能力差。這樣，對于每一個(gè)域內(nèi)的每個(gè)第一待測管腳，只需要在其他域內(nèi)選 擇一個(gè)信號管腳作為第二待測信號管腳就可以，具體來講，對于圖5所示的具有8個(gè)信號管 腳的芯片，則僅需要8次ESD測試。
本發(fā)明的一個(gè)優(yōu)點(diǎn)、特點(diǎn)或好處在于通過找出芯片的信號管腳與信號管腳之間 泄放能力較差的通路以供ESD測試，這樣就解決了傳統(tǒng)遍歷法的測試時(shí)間長的缺點(diǎn)，同時(shí) 也解決了傳統(tǒng)并聯(lián)法的測試覆蓋不全面、不準(zhǔn)確的缺點(diǎn)。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種芯片的ESD測試方法，所述芯片包括至少兩個(gè)域，每個(gè)域包括有電源管腳、接地 管腳和信號管腳，其特征在于，所述方法包括對于每個(gè)域內(nèi)的每個(gè)信號管腳，選擇該信號管腳作為第一待測信號管腳； 在每個(gè)其他域內(nèi)選擇且僅選擇一個(gè)信號管腳作為第二待測信號管腳，其中第二待測信 號管腳與第一待測信號管腳之間的靜電釋放能力較第二待測信號管腳所在的域內(nèi)的其他 信號管腳與第一待測信號管腳之間的靜電釋放能力差；和在第一待測信號管腳和第二待測信號管腳之間進(jìn)行ESD測試。
2.根據(jù)權(quán)利要求1所述的ESD測試方法，其特征在于所述在第一待測信號管腳和第 二待測信號管腳之間進(jìn)行ESD測試包括測量第一待測信號管腳和第二待測信號管腳之間的電阻得到第一電阻值； 在第一待測信號管腳和第二待測信號管腳之間施加瞬時(shí)高壓以模擬靜電釋放； 再次測量第一待測信號管腳和第二待測信號管腳之間的電阻得到第二電阻值；和 比較第一電阻值和第二電阻值是否有變化，如果沒有變化，則說明第一待測信號管腳 和第二待測信號管腳之間的ESD測試通過，如果有變化，則說明第一待測信號管腳和第二 待測信號管腳之間的ESD測試未通過。
3.根據(jù)權(quán)利要求1所述的ESD測試方法，其特征在于兩個(gè)信號管腳之間的靜電釋放 能力是由它們之間的靜電釋放通路上的電阻決定的。
4.根據(jù)權(quán)利要求3所述的ESD測試方法，其特征在于兩個(gè)信號管腳之間的靜電釋放 通路上的電阻與它們在芯片管腳排布上的距離是對應(yīng)的。
5.一種芯片的ESD測試方法，所述芯片包括至少兩個(gè)域，每個(gè)域包括有電源管腳、接地 管腳和信號管腳，其特征在于，其包括對于每個(gè)域內(nèi)的每個(gè)信號管腳，選擇該信號管腳作為第一待測信號管腳； 在其他域中內(nèi)選擇且僅選擇一個(gè)信號管腳作為第二待測信號管腳，其中第二待測信號 管腳與第一待測信號管腳之間的靜電釋放能力較其他信號管腳與第一待測信號管腳之間 的靜電釋放能力差；和在第一待測信號管腳和第二待測信號管腳之間進(jìn)行ESD測試。
6.根據(jù)權(quán)利要求5所述的ESD測試方法，其特征在于所述在第一待測信號管腳和第 二待測信號管腳之間進(jìn)行ESD測試包括測量第一待測信號管腳和第二待測信號管腳之間的電阻得到第一電阻值； 在第一待測信號管腳和第二待測信號管腳之間施加瞬時(shí)高壓以模擬靜電釋放； 再次測量第一待測信號管腳和第二待測信號管腳之間的電阻得到第二電阻值；和 比較第一電阻值和第二電阻值是否有變化，如果沒有變化，則說明第一待測信號管腳 和第二待測信號管腳之間的ESD測試通過，如果有變化，則說明第一待測信號管腳和第二 待測信號管腳之間的ESD測試未通過。
7.根據(jù)權(quán)利要求5所述的ESD測試方法，其特征在于兩個(gè)信號管腳之間的靜電釋放 能力是由它們之間的靜電釋放通路上的電阻決定的。
8.根據(jù)權(quán)利要求7所述的ESD測試方法，其特征在于兩個(gè)信號管腳之間的靜電釋放 通路上的電阻與它們之間在芯片管腳排布上的距離是對應(yīng)的。
全文摘要
本發(fā)明提供一種芯片的ESD測試方法，所述芯片包括至少兩個(gè)域，每個(gè)域都包括有電源管腳、接地管腳和信號管腳，所述方法包括對于每個(gè)域內(nèi)的每個(gè)信號管腳，選擇該信號管腳作為第一待測信號管腳；在每個(gè)其他域內(nèi)都選擇且僅選擇一個(gè)信號管腳作為第二待測信號管腳，其中所述信號管腳與第一待測信號管腳之間的靜電釋放能力較所述信號管腳所在的域內(nèi)的其他信號管腳與第一待測信號管腳之間的靜電釋放能力差；在第一待測信號管腳和第二待測信號管腳之間進(jìn)行ESD測試。本發(fā)明中的所述測試方法不但可以提高信號管腳之間的ESD測試速度，還可以有效提高信號管腳之間的ESD測試準(zhǔn)確性。
文檔編號G01R27/00GK102116806SQ200910244499
公開日2011年7月6日 申請日期2009年12月31日 優(yōu)先權(quán)日2009年12月31日
發(fā)明者劉子熹 申請人:無錫中星微電子有限公司