專利名稱：邊界掃描測(cè)試系統(tǒng)及測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子設(shè)備測(cè)試領(lǐng)域，特別涉及一種通過(guò)JTAG(Joint Test Action Group，聯(lián)合測(cè)試行為組織)技術(shù)對(duì)印刷電路板進(jìn)行測(cè)試的測(cè)試系統(tǒng)及測(cè)試方法。
背景技術(shù)：
目前在電子設(shè)備的集成電路測(cè)試領(lǐng)域，常常需要對(duì)印刷電路板的硬件進(jìn)行測(cè)試， 以判斷印刷電路板上的芯片是否合格、是否損壞或出現(xiàn)加工故障例如短路或虛焊等。邊界 掃描測(cè)試是一種重要的集成電路測(cè)試手段，其一般采用JTAG技術(shù)對(duì)印刷電路板上的芯片 進(jìn)行測(cè)試，基本原理是通過(guò)訪問(wèn)設(shè)置在印刷電路板上的JTAG接口對(duì)印刷電路板的內(nèi)部節(jié) 點(diǎn)、器件等進(jìn)行測(cè)試。但一般的邊界掃描測(cè)試系統(tǒng)大都通過(guò)計(jì)算機(jī)的并行接口或PCI (Peripheral Component Interconnect，外設(shè)組件互連標(biāo)準(zhǔn))接口等與印刷電路板相連以收發(fā)數(shù)據(jù)，從而 使得測(cè)試速度較慢。另一方面，目前的測(cè)試系統(tǒng)往往只有一路測(cè)試總線，一次只能連接單個(gè) 印刷電路板進(jìn)行測(cè)試，不能同時(shí)進(jìn)行多印刷電路板的測(cè)試，當(dāng)對(duì)多印刷電路板測(cè)試時(shí)，就要 花費(fèi)更多的測(cè)試時(shí)間或者需要購(gòu)買(mǎi)更多的測(cè)試設(shè)備。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種可提高測(cè)試效率的邊界掃描測(cè)試系統(tǒng)及測(cè)試方 法。一種邊界掃描測(cè)試系統(tǒng)，包括一測(cè)試設(shè)備、一外設(shè)接口、一微處理器、一選通電路、 若干1/0驅(qū)動(dòng)接口及若干用于連接器件的JTAG總線接口，所述測(cè)試設(shè)備通過(guò)所述外設(shè)接口 與所述微處理器相連，所述微處理器通過(guò)所述選通電路與所述若干1/0驅(qū)動(dòng)接口相連，每 一 1/0驅(qū)動(dòng)接口對(duì)應(yīng)連接一 JTAG總線接口，所述微處理器還與所述若干1/0驅(qū)動(dòng)接口相 連；所述測(cè)試設(shè)備設(shè)置并發(fā)送測(cè)試指令和測(cè)試數(shù)據(jù)并通過(guò)所述外設(shè)接口傳送給所述微處理 器，所述微處理器對(duì)所述測(cè)試指令和測(cè)試數(shù)據(jù)進(jìn)行解析并將所述測(cè)試指令和測(cè)試數(shù)據(jù)轉(zhuǎn)換 為JTAG格式的測(cè)試指令和測(cè)試數(shù)據(jù)，并控制所述選通電路選通與所述器件相連的1/0驅(qū)動(dòng) 接口處于有效狀態(tài)，所述微處理器通過(guò)有效狀態(tài)的1/0驅(qū)動(dòng)接口、被所述1/0驅(qū)動(dòng)接口驅(qū)動(dòng) 的JTAG總線接口對(duì)器件進(jìn)行邊界掃描測(cè)試，測(cè)試完成后器件的測(cè)試結(jié)果指標(biāo)通過(guò)相應(yīng)的 JTAG總線接口、1/0驅(qū)動(dòng)接口傳送給所述微處理器，所述微處理器將測(cè)試結(jié)果指標(biāo)通過(guò)外 設(shè)接口傳送給所述測(cè)試設(shè)備。一種邊界掃描測(cè)試方法，用于測(cè)試至少一被測(cè)器件是否合格，包括以下步驟一測(cè)試設(shè)備通過(guò)一外設(shè)接口發(fā)送測(cè)試指令和測(cè)試數(shù)據(jù)給一微處理器；所述微處理器對(duì)測(cè)試指令及測(cè)試數(shù)據(jù)進(jìn)行解析，并將測(cè)試指令及測(cè)試數(shù)據(jù)轉(zhuǎn)換為 JTAG格式的測(cè)試指令和測(cè)試數(shù)據(jù)，控制一選通電路選通與所測(cè)試器件相連的1/0驅(qū)動(dòng)接口 處于有效狀態(tài)，再通過(guò)有效狀態(tài)的1/0驅(qū)動(dòng)接口、被1/0驅(qū)動(dòng)接口所驅(qū)動(dòng)的JTAG總線接口 對(duì)被測(cè)器件進(jìn)行邊界掃描測(cè)試；
測(cè)試完成時(shí)，所述微處理器通過(guò)有效狀態(tài)的I/O驅(qū)動(dòng)接口、JTAG總線接口接收被 測(cè)器件的測(cè)試結(jié)果指標(biāo)；所述微處理器將測(cè)試結(jié)果指標(biāo)通過(guò)所述外設(shè)接口傳送給所述測(cè)試設(shè)備；及所述測(cè)試設(shè)備將測(cè)試結(jié)果指標(biāo)與所述被測(cè)器件的預(yù)設(shè)的正常指標(biāo)進(jìn)行比對(duì)，若測(cè) 試結(jié)果指標(biāo)與被測(cè)器件的預(yù)設(shè)的正常指標(biāo)相等，則判斷為被測(cè)器件合格，反之則判斷為被 測(cè)器件不合格。本發(fā)明邊界掃描測(cè)試系統(tǒng)及測(cè)試方法通過(guò)所述測(cè)試設(shè)備發(fā)送測(cè)試指令和測(cè)試數(shù) 據(jù)給所述微處理器，所述微處理器根據(jù)所述測(cè)試指令和測(cè)試數(shù)據(jù)控制所述選通電路選通與 所述被測(cè)器件相連的I/O驅(qū)動(dòng)接口并對(duì)被測(cè)器件進(jìn)行邊界掃描測(cè)試，測(cè)試完成后被測(cè)器件 的測(cè)試結(jié)果指標(biāo)傳送給所述微處理器再傳送給所述測(cè)試設(shè)備，測(cè)試設(shè)備將測(cè)試結(jié)果指標(biāo)與 所述被測(cè)器件的預(yù)設(shè)的正常指標(biāo)進(jìn)行比對(duì)以判斷被測(cè)器件是否合格，從而實(shí)現(xiàn)同時(shí)進(jìn)行多 印刷電路板的測(cè)試，提高了測(cè)試效率，節(jié)約了測(cè)試的時(shí)間。


圖1為本發(fā)明邊界掃描測(cè)試系統(tǒng)的較佳實(shí)施方式與若干被測(cè)器件相連的模塊圖。圖2為本發(fā)明邊界掃描測(cè)試方法的較佳實(shí)施方式的流程圖。
具體實(shí)施例方式請(qǐng)參考圖1，本發(fā)明邊界掃描測(cè)試系統(tǒng)10用于測(cè)試若干被測(cè)器件112是否合格，其 較佳實(shí)施方式包括一測(cè)試設(shè)備例如計(jì)算機(jī)100、一外設(shè)接口例如USB接口 102、一微處理器 104、一選通電路106、若干I/O (Input/Output，輸入/輸出)驅(qū)動(dòng)接口 108及若干JTAG總 線接口 110。所述被測(cè)器件112為支持JTAG技術(shù)的印刷電路板。所述選通電路106可包 括一個(gè)或多個(gè)選通芯片，以實(shí)現(xiàn)多路選通功能，具體數(shù)量可根據(jù)實(shí)際需要測(cè)試被測(cè)器件112 的數(shù)量設(shè)定。所述計(jì)算機(jī)100通過(guò)所述USB接口 102與所述微處理器104相連，所述微處理器 104還通過(guò)所述選通電路106與所述若干I/O驅(qū)動(dòng)接口 108相連，所述微處理器104還與所 述若干I/O驅(qū)動(dòng)接口 108相連，每一 I/O驅(qū)動(dòng)接口 108對(duì)應(yīng)連接一個(gè)JTAG總線接口 110，每 一 JTAG總線接口 110對(duì)應(yīng)連接一個(gè)被測(cè)器件112。所述邊界掃描測(cè)試系統(tǒng)10可同時(shí)測(cè)試 多個(gè)被測(cè)器件112，具體可根據(jù)測(cè)試要求而定。例如所述JTAG總線接口 110可連接一個(gè)或 多個(gè)被測(cè)器件112進(jìn)行測(cè)試。所述計(jì)算機(jī)100用于設(shè)置測(cè)試指令(例如測(cè)試哪個(gè)被測(cè)器件112)和測(cè)試數(shù)據(jù)(例 如測(cè)試被測(cè)器件112的某個(gè)節(jié)點(diǎn)的電平、管腳的功能、芯片的型號(hào)等參數(shù)信息)，設(shè)置完成 后將所述測(cè)試指令和測(cè)試數(shù)據(jù)通過(guò)USB接口 102發(fā)送給所述微處理器104，還用于通過(guò)USB 接口 102從所述微處理器104接收被測(cè)器件112的測(cè)試結(jié)果指標(biāo)，并存儲(chǔ)及顯示測(cè)試結(jié)果 指標(biāo)，比較測(cè)試結(jié)果指標(biāo)與被測(cè)器件112的預(yù)設(shè)的正常指標(biāo)，若測(cè)試結(jié)果指標(biāo)與被測(cè)器件 112的預(yù)設(shè)的正常指標(biāo)相等，則判斷為被測(cè)器件112合格，反之則判斷為被測(cè)器件112不合 格。例如所測(cè)試的被測(cè)器件112的節(jié)點(diǎn)的電平為高電平時(shí)，測(cè)試結(jié)果指標(biāo)可以以1表示。所述微處理器104用于對(duì)所述測(cè)試指令和測(cè)試數(shù)據(jù)進(jìn)行解析并將其轉(zhuǎn)換為JTAG 格式的測(cè)試指令和測(cè)試數(shù)據(jù)，還用于控制所述選通電路106選通與被測(cè)器件112相連的一路I/O驅(qū)動(dòng)接口 108處于有效狀態(tài)，還用于通過(guò)有效狀態(tài)的I/O驅(qū)動(dòng)接口 108、被有效狀態(tài) 的I/O驅(qū)動(dòng)接口 108所驅(qū)動(dòng)的JTAG總線接口 110對(duì)被測(cè)器件112進(jìn)行邊界掃描測(cè)試，并在 測(cè)試完成后接收被測(cè)器件112通過(guò)JTAG總線接口 110、有效狀態(tài)的I/O驅(qū)動(dòng)接口 108傳送 的測(cè)試結(jié)果指標(biāo)，并將測(cè)試結(jié)果指標(biāo)通過(guò)USB接口 102傳送給所述計(jì)算機(jī)100。當(dāng)邊界掃描測(cè)試系統(tǒng)10測(cè)試若干被測(cè)器件112時(shí)，需將若干被測(cè)器件112分別插 接于不同的JTAG總線接口 110，所述計(jì)算機(jī)100設(shè)置并發(fā)送測(cè)試指令(例如測(cè)試若干被測(cè) 器件112)和測(cè)試數(shù)據(jù)(例如測(cè)試若干被測(cè)器件112的節(jié)點(diǎn)A、B的電平)通過(guò)所述USB接 口 102傳送給所述微處理器104，所述微處理器104對(duì)所述測(cè)試指令和測(cè)試數(shù)據(jù)進(jìn)行解析并 將其轉(zhuǎn)換為JTAG格式的測(cè)試指令和測(cè)試數(shù)據(jù)，控制所述選通電路106選通與被測(cè)器件112 對(duì)應(yīng)相連的所述I/O驅(qū)動(dòng)接口 108處于有效狀態(tài)，則微處理器104通過(guò)所述若干I/O驅(qū)動(dòng) 接口 108、被所述I/O驅(qū)動(dòng)接口 108驅(qū)動(dòng)的若干JTAG總線接口 110對(duì)若干被測(cè)器件112進(jìn) 行邊界掃描測(cè)試，測(cè)試完成后若干被測(cè)器件112的測(cè)試結(jié)果指標(biāo)(如節(jié)點(diǎn)A的電平為低電 平則測(cè)試結(jié)果指標(biāo)以0表示，節(jié)點(diǎn)B的電平為高電平則測(cè)試結(jié)果指標(biāo)以1表示)通過(guò)對(duì)應(yīng) 的JTAG總線接口 110、1/0驅(qū)動(dòng)接口 108傳送給所述微處理器104，所述微處理器104將測(cè) 試結(jié)果指標(biāo)通過(guò)所述USB接口 102傳送給所述計(jì)算機(jī)100，計(jì)算機(jī)100存儲(chǔ)測(cè)試結(jié)果指標(biāo)并 將測(cè)試結(jié)果指標(biāo)與所述每一被測(cè)器件112的預(yù)設(shè)的正常指標(biāo)進(jìn)行比對(duì)，以判斷每一被測(cè)器 件112是否合格，即若測(cè)試結(jié)果指標(biāo)與每一被測(cè)器件112的預(yù)設(shè)的正常指標(biāo)相等，則判斷為 此被測(cè)器件112合格，反之則判斷為此被測(cè)器件112不合格。在其它實(shí)施方式中，計(jì)算機(jī)100中的測(cè)試結(jié)果指標(biāo)還可以根據(jù)實(shí)際情況不需存儲(chǔ) 及顯示。如圖2所示，本發(fā)明邊界掃描測(cè)試方法，用于測(cè)試若干被測(cè)器件112是否合格，其 較佳實(shí)施方式包括以下步驟步驟S300，計(jì)算機(jī)100通過(guò)所述USB接口 102發(fā)送測(cè)試指令(例如測(cè)試某被測(cè)器 件112)和測(cè)試數(shù)據(jù)(例如測(cè)試被測(cè)器件112的某個(gè)節(jié)點(diǎn)的電平、管腳的功能、芯片的型號(hào) 等參數(shù)信息)給所述微處理器104 ；步驟S302，微處理器104對(duì)測(cè)試指令及測(cè)試數(shù)據(jù)進(jìn)行解析，并將其轉(zhuǎn)換為JTAG格 式的測(cè)試指令和測(cè)試數(shù)據(jù)，并控制所述選通電路106選通與被測(cè)器件112相連的I/O驅(qū)動(dòng) 接口 108處于有效狀態(tài)，再通過(guò)I/O驅(qū)動(dòng)接口 108、被I/O驅(qū)動(dòng)接口 108所驅(qū)動(dòng)的JTAG總線 接口 110對(duì)被測(cè)器件112進(jìn)行邊界掃描測(cè)試；步驟S304，測(cè)試完成時(shí)，微處理器104通過(guò)有效狀態(tài)的I/O驅(qū)動(dòng)接口 108、所述 JTAG總線接口 110接收被測(cè)器件112的測(cè)試結(jié)果指標(biāo)；步驟S306，微處理器104將測(cè)試結(jié)果指標(biāo)通過(guò)USB接口 102傳送給所述計(jì)算機(jī) 100，計(jì)算機(jī)100存儲(chǔ)及顯示測(cè)試結(jié)果指標(biāo)；及步驟S308，計(jì)算機(jī)100將測(cè)試結(jié)果指標(biāo)與所述被測(cè)器件112的預(yù)設(shè)的正常指標(biāo)進(jìn) 行比對(duì)，以判斷被測(cè)器件112是否合格，若測(cè)試結(jié)果指標(biāo)與被測(cè)器件112的預(yù)設(shè)的正常指標(biāo) 相等，則判斷為被測(cè)器件112合格，反之則判斷為被測(cè)器件112不合格。在其它實(shí)施方式中，還可以根據(jù)需要省去步驟S306中的存儲(chǔ)并顯示測(cè)試結(jié)果指 標(biāo)步驟。本發(fā)明邊界掃描測(cè)試系統(tǒng)及測(cè)試方法，可同時(shí)進(jìn)行多印刷電路板的測(cè)試，從而提高了測(cè)試效率，節(jié)約了測(cè)試的時(shí)間。
權(quán)利要求
一種邊界掃描測(cè)試系統(tǒng)，包括一測(cè)試設(shè)備、一外設(shè)接口、一微處理器、一選通電路、若干I/O驅(qū)動(dòng)接口及若干用于連接被測(cè)器件的JTAG總線接口，所述測(cè)試設(shè)備通過(guò)所述外設(shè)接口與所述微處理器相連，所述微處理器通過(guò)所述選通電路與所述若干I/O驅(qū)動(dòng)接口相連，每一I/O驅(qū)動(dòng)接口對(duì)應(yīng)連接一JTAG總線接口，所述微處理器還與所述若干I/O驅(qū)動(dòng)接口相連；所述測(cè)試設(shè)備設(shè)置并發(fā)送測(cè)試指令和測(cè)試數(shù)據(jù)并通過(guò)所述外設(shè)接口傳送給所述微處理器，所述微處理器對(duì)所述測(cè)試指令和測(cè)試數(shù)據(jù)進(jìn)行解析并將所述測(cè)試指令和測(cè)試數(shù)據(jù)轉(zhuǎn)換為JTAG格式的測(cè)試指令和測(cè)試數(shù)據(jù)，并控制所述選通電路選通與所述被測(cè)器件相連的I/O驅(qū)動(dòng)接口處于有效狀態(tài)，所述微處理器通過(guò)有效狀態(tài)的I/O驅(qū)動(dòng)接口、被所述I/O驅(qū)動(dòng)接口驅(qū)動(dòng)的JTAG總線接口對(duì)被測(cè)器件進(jìn)行邊界掃描測(cè)試，測(cè)試完成后被測(cè)器件的測(cè)試結(jié)果指標(biāo)通過(guò)相應(yīng)的JTAG總線接口、I/O驅(qū)動(dòng)接口傳送給所述微處理器，所述微處理器將測(cè)試結(jié)果指標(biāo)通過(guò)外設(shè)接口傳送給所述測(cè)試設(shè)備。
2.如權(quán)利要求1所述的邊界掃描測(cè)試系統(tǒng)，其特征在于所述被測(cè)器件為支持JTAG技 術(shù)的印刷電路板。
3.如權(quán)利要求1所述的邊界掃描測(cè)試系統(tǒng)，其特征在于所述外設(shè)接口為一USB接口。
4.如權(quán)利要求1所述的邊界掃描測(cè)試系統(tǒng)，其特征在于所述測(cè)試設(shè)備為一計(jì)算機(jī)。
5.如權(quán)利要求1所述的邊界掃描測(cè)試系統(tǒng)，其特征在于所述選通電路包括若干選通 芯片，用于對(duì)所述若干I/O驅(qū)動(dòng)接口進(jìn)行選通操作。
6.如權(quán)利要求1所述的邊界掃描測(cè)試系統(tǒng)，其特征在于所述測(cè)試設(shè)備還用于儲(chǔ)存或 顯示測(cè)試結(jié)果指標(biāo)。
7.—種邊界掃描測(cè)試方法，用于測(cè)試至少一被測(cè)器件是否合格，包括以下步驟一測(cè)試設(shè)備通過(guò)一外設(shè)接口發(fā)送測(cè)試指令和測(cè)試數(shù)據(jù)給一微處理器；所述微處理器對(duì)測(cè)試指令及測(cè)試數(shù)據(jù)進(jìn)行解析，并將測(cè)試指令及測(cè)試數(shù)據(jù)轉(zhuǎn)換為JTAG 格式的測(cè)試指令和測(cè)試數(shù)據(jù)，控制一選通電路選通與所測(cè)試被測(cè)器件相連的I/O驅(qū)動(dòng)接口 處于有效狀態(tài)，再通過(guò)有效狀態(tài)的I/O驅(qū)動(dòng)接口、被I/O驅(qū)動(dòng)接口所驅(qū)動(dòng)的JTAG總線接口 對(duì)被測(cè)器件進(jìn)行邊界掃描測(cè)試；測(cè)試完成時(shí)，所述微處理器通過(guò)有效狀態(tài)的I/O驅(qū)動(dòng)接口、JTAG總線接口接收被測(cè)器 件的測(cè)試結(jié)果指標(biāo)；所述微處理器將測(cè)試結(jié)果指標(biāo)通過(guò)所述外設(shè)接口傳送給所述測(cè)試設(shè)備；及所述測(cè)試設(shè)備將測(cè)試結(jié)果指標(biāo)與所述被測(cè)器件的預(yù)設(shè)的正常指標(biāo)進(jìn)行比對(duì)，若測(cè)試結(jié) 果指標(biāo)與被測(cè)器件的預(yù)設(shè)的正常指標(biāo)相等，則判斷為被測(cè)器件合格，反之則判斷為被測(cè)器 件不合格。
8.如權(quán)利要求7所述的邊界掃描測(cè)試方法，其特征在于在所述微處理器將測(cè)試結(jié)果 指標(biāo)通過(guò)所述外設(shè)接口傳送給所述測(cè)試設(shè)備的步驟后及所述測(cè)試設(shè)備將測(cè)試結(jié)果指標(biāo)與 所述被測(cè)器件的預(yù)設(shè)的正常指標(biāo)進(jìn)行比對(duì)的步驟前，還包括步驟所述測(cè)試設(shè)備儲(chǔ)存并顯 示測(cè)試結(jié)果指標(biāo)。
9.如權(quán)利要求7所述的邊界掃描測(cè)試方法，其特征在于所述外設(shè)接口為一USB接口。
10.如權(quán)利要求7所述的邊界掃描測(cè)試方法，其特征在于所述測(cè)試設(shè)備為一計(jì)算機(jī)， 所述被測(cè)器件為支持JTAG技術(shù)的印刷電路板。
全文摘要
一種邊界掃描測(cè)試系統(tǒng)，包括一測(cè)試設(shè)備、一外設(shè)接口、一微處理器、一選通電路、若干I/O驅(qū)動(dòng)接口及若干用于連接被測(cè)器件的JTAG總線接口，所述測(cè)試設(shè)備通過(guò)所述外設(shè)接口與所述微處理器相連，所述微處理器通過(guò)所述選通電路與所述若干I/O驅(qū)動(dòng)接口相連，每一I/O驅(qū)動(dòng)接口對(duì)應(yīng)連接一JTAG總線接口，所述微處理器還與所述若干I/O驅(qū)動(dòng)接口相連。本發(fā)明還提供了一種邊界掃描測(cè)試方法。本發(fā)明邊界掃描測(cè)試系統(tǒng)及測(cè)試方法可同時(shí)對(duì)若干被測(cè)器件進(jìn)行測(cè)試以提高測(cè)試效率。
文檔編號(hào)G01R31/3185GK101865976SQ20091030152
公開(kāi)日2010年10月20日 申請(qǐng)日期2009年4月14日 優(yōu)先權(quán)日2009年4月14日
發(fā)明者朱鴻儒 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司