專利名稱：數(shù)字化光電探測(cè)器讀出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種光電探測(cè)器焦平面陣列讀出電路信號(hào)處理技術(shù)。特別是涉及一種消除了 模擬信號(hào)讀出電路中的列固定模式噪聲和列讀出噪聲，提高了讀出信噪比的數(shù)字化光電探測(cè) 器讀出電路。
背景技術(shù)：
光電探測(cè)器焦平面陣列由探測(cè)器陣列和讀出電路組成。讀出電路的作用是對(duì)紅外探測(cè)器
輸出的微弱信號(hào)進(jìn)行積分，放大、去噪和并/串轉(zhuǎn)換后傳輸給A/D進(jìn)行模擬信號(hào)數(shù)字化轉(zhuǎn)換。 讀出電路的性能將直接影響紅外焦平面的質(zhì)量。隨著紅外焦平面陣列不斷的增加，整個(gè)成像 系統(tǒng)集成度不斷的提高，對(duì)讀出電路的性能和尺寸也有了更高的要求。目前讀出電路的設(shè)計(jì) 可以說已經(jīng)成了紅外焦平面技術(shù)進(jìn)一步發(fā)展的瓶頸。
常用的焦平面陣列讀出方式為外部時(shí)鐘驅(qū)動(dòng)的移位行寄存器控制的多路開關(guān)陣列對(duì)探 測(cè)器陣列進(jìn)行掃描，將探測(cè)器陣列輸出的行并行電流信號(hào)通過在列共用積分電容上積分轉(zhuǎn)換 成離散的模擬電壓信號(hào)。在移位列寄存器控制的時(shí)分復(fù)用多路模擬開關(guān)陣列的驅(qū)動(dòng)下，對(duì)列 并行的離散模擬電壓信號(hào)進(jìn)行放大并轉(zhuǎn)換成單端串出的模擬電壓信號(hào)提供給噪聲消除電路和 A/D進(jìn)行數(shù)字化轉(zhuǎn)換。
這種讀出方式對(duì)探測(cè)器陣列讀出信號(hào)的處理速度低。隨著焦平面陣列的不斷增大，探測(cè) 元數(shù)量的不斷增多，對(duì)時(shí)分復(fù)用多路選擇器和A/D轉(zhuǎn)換的速度要求也越來越高，從而引起了 電路功耗和面積的增大以及實(shí)現(xiàn)上的困難。而且由于電路面積和供電電壓的限制，讀出的模 擬電壓信號(hào)的動(dòng)態(tài)范圍不能有效地提高，限制了整個(gè)焦平面陣列的性能。另外，在CM0S工藝 中還存在KT/C噪聲、1/f噪聲和由M0S晶體管構(gòu)成的大開關(guān)陣列造成的時(shí)鐘漬通和溝道電荷注 入等模擬信號(hào)處理電路所固有的誤差。
對(duì)于并行讀出電路A/D轉(zhuǎn)換器可以對(duì)探測(cè)器陣列中探測(cè)元的輸出信號(hào)進(jìn)行點(diǎn)對(duì)點(diǎn)的處理 ，即每個(gè)探測(cè)元需要一個(gè)A/D，具體的實(shí)現(xiàn)為采用像素級(jí)A/D進(jìn)行數(shù)字化轉(zhuǎn)換。像素級(jí)A/D轉(zhuǎn) 換以后的數(shù)字信號(hào)傳輸可以大大降低噪聲干擾，提高信號(hào)的處理速度，但是系統(tǒng)的面積和功耗將會(huì)很大。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提供一種將光電探測(cè)器陣列輸出的光電流信號(hào)讀出、放 大后通過在電容上積分轉(zhuǎn)換成模擬電壓信號(hào)，采用數(shù)字編碼技術(shù)把模擬信號(hào)轉(zhuǎn)換為脈沖碼， 然后變換為數(shù)字信號(hào)輸出的數(shù)字化光電探測(cè)器讀出電路。
本發(fā)明所采用的技術(shù)方案是 一種數(shù)字化光電探測(cè)器讀出電路，有多個(gè)信號(hào)通道，具體 包括由多個(gè)單元電路構(gòu)成的前端讀出單元，與前端讀出單元相連的列共用積分電路，與列 共用積分電路相連的高速高精度比較器，與高速高精度比較器相連的延遲控制單元，與延遲 控制單元相連的計(jì)數(shù)器，以及與計(jì)數(shù)器相連的輸出緩沖級(jí)，輸出緩沖級(jí)還連接列選寄存器， 所述的輸出緩沖級(jí)構(gòu)成輸出端，所述的多個(gè)單元電路還分別連接行選寄存器，其中，每一個(gè) 信號(hào)通道包括一個(gè)單元電路。
每一個(gè)信號(hào)通道為光電流信號(hào)流入單元電路，單元電路的輸出通過行選寄存器控制的 行選開關(guān)進(jìn)入由電容和開關(guān)組成的列共用積分電路進(jìn)行積分后，進(jìn)入高速高精度比較器對(duì)積 分電壓進(jìn)行量化，量化后的信號(hào)經(jīng)由延遲控制單元控制積分電容的積分復(fù)位操作并同時(shí)觸發(fā) 計(jì)數(shù)器計(jì)數(shù)，曝光時(shí)間結(jié)束后計(jì)數(shù)器記錄比較器狀態(tài)反轉(zhuǎn)次數(shù)，在列選擇控制寄存器的控制 下，將高速高精度比較器的翻轉(zhuǎn)次數(shù)輸出至由緩沖器構(gòu)成的輸出級(jí)。
所述的單元電路采用自偏置寬擺幅反饋電流鏡結(jié)構(gòu)，由6個(gè)PM0S晶體管構(gòu)成自偏置、寬 擺幅的PMOS cascode電流鏡，由2個(gè)NM0S晶體管構(gòu)成基本電流鏡，該基本電流鏡與自偏置、 寬擺幅的PMOS cascode電流鏡相連構(gòu)成反饋結(jié)構(gòu)電流鏡，其中，所述的PMOS cascode電流鏡 與由第三NMOS管構(gòu)成的行選開關(guān)相連。
所述的高速高精度比較器包括 一個(gè)對(duì)輸入信號(hào)進(jìn)行放大，提高比較器的分辨率，并把 輸入信號(hào)與來自正反饋級(jí)的回掃噪聲隔離開來，采用柵漏短接的PMOS管作為有源負(fù)載的差分 放大器組成的前置放大級(jí)； 一個(gè)用于分辨輸入信號(hào)的差值，并實(shí)現(xiàn)比較器遲滯效應(yīng)的帶動(dòng)態(tài) 鎖存的正反饋級(jí)以及輸出驅(qū)動(dòng)級(jí)。
所述的計(jì)數(shù)器采用12個(gè)具有清零功能的邊沿觸發(fā)的D觸發(fā)器交叉反饋互聯(lián)構(gòu)成，所述的D 觸發(fā)器的時(shí)鐘輸入端為該計(jì)數(shù)器的輸入端。
所述的D觸發(fā)器，采用具有清零功能的傳輸門結(jié)構(gòu)，其中，第二傳輸門、第一與非門和第二反相門依次連接構(gòu)成一個(gè)主觸發(fā)器；第四傳輸門分別與第二與非門和第一反相門連接構(gòu) 成一個(gè)從觸發(fā)器；所述的主觸發(fā)器連接用于阻斷和連接接收數(shù)據(jù)的第一傳輸門，所述的主觸 發(fā)器和從觸發(fā)器之間連接有第三傳輸門。
本發(fā)明的數(shù)字化光電探測(cè)器讀出電路，由于采用脈沖頻率編碼的模擬/數(shù)字信號(hào)轉(zhuǎn)換技 術(shù)，將模擬到數(shù)字轉(zhuǎn)換的位置前提，有效減少了模擬信號(hào)處理電路，消除了模擬信號(hào)讀出電 路中的列固定模式噪聲和列讀出噪聲，提高了讀出信噪比。
相對(duì)于傳統(tǒng)的讀出電路結(jié)構(gòu)，讀出信號(hào)的動(dòng)態(tài)范圍不再依賴于積分電容和電源電壓，而 且具有可編程的多次曝光技術(shù)，所以這種數(shù)字化讀出電路的動(dòng)態(tài)范圍比目前常用的模擬焦平 面陣列讀出電路結(jié)構(gòu)提高了近50%
大部分模塊為數(shù)字信號(hào)處理電路，對(duì)電源電壓沒有特別要求，適用于低電源供電，低功 耗光電探測(cè)系統(tǒng)。
系統(tǒng)中除去了高速高精度A/D轉(zhuǎn)換器，減小了電路功耗和面積，簡(jiǎn)化了設(shè)計(jì)復(fù)雜度，降 低了設(shè)計(jì)成本。
輸出數(shù)據(jù)可以為并行數(shù)字信號(hào)，允許快速并行的后續(xù)處理，可實(shí)現(xiàn)高速圖像攝取和實(shí)時(shí) 讀取。


圖l是本發(fā)明的整體框圖2是本發(fā)明的單通道數(shù)據(jù)流示意圖3是單通道數(shù)據(jù)流時(shí)序波形圖4是前端讀出陣列中單個(gè)單元電路的晶體管級(jí)結(jié)構(gòu)圖5是本發(fā)明所采用的高速、低功耗動(dòng)態(tài)比較器的晶體管級(jí)結(jié)構(gòu)圖6是12位的計(jì)數(shù)器結(jié)構(gòu)圖7是用傳輸門實(shí)現(xiàn)的具有清零功能的邊沿觸發(fā)D觸發(fā)器的晶體管級(jí)結(jié)構(gòu)圖8是緩沖器的晶體管級(jí)結(jié)構(gòu)圖。
具體實(shí)施例方式
下面結(jié)合實(shí)施例附圖對(duì)本發(fā)明的數(shù)字化光電探測(cè)器讀出電路做出詳細(xì)說明。 如圖1所示，本發(fā)明的數(shù)字化光電探測(cè)器讀出電路，有多個(gè)信號(hào)通道，具體包括由多 個(gè)單元電路Z構(gòu)成的前端讀出單元B，與前端讀出單元B相連的列共用積分電路C，與列共用積 分電路C相連的高速高精度比較器D，與高速高精度比較器D相連的延遲控制單元H，與延遲控制單元H相連的計(jì)數(shù)器E，以及與計(jì)數(shù)器E相連的輸出緩沖級(jí)G，輸出緩沖級(jí)G還連接列選寄存 器F，所述的輸出緩沖級(jí)G構(gòu)成輸出端，所述的多個(gè)單元電路Z還分別連接行選寄存器A，其中 ，每一個(gè)信號(hào)通道包括一個(gè)單元電路Z。其中的前端讀出單元B、列共用積分電路C、高速高 精度比較器D和計(jì)數(shù)器E分別代表不同的集成電路模塊。
如圖2所示，每一個(gè)信號(hào)通道為光電流信號(hào)I流入單元電路Z，單元電路Z的輸出通過行 選寄存器A控制的行選開關(guān)Sl進(jìn)入由電容Cint和開關(guān)S2組成的列共用積分電路C進(jìn)行積分后， 進(jìn)入高速高精度比較器D對(duì)積分電壓進(jìn)行量化，量化后的信號(hào)經(jīng)由延遲控制單元(H)控制積 分電容的積分復(fù)位操作并同時(shí)觸發(fā)計(jì)數(shù)器計(jì)數(shù)，曝光時(shí)間結(jié)束后計(jì)數(shù)器(E)記錄比較器狀 態(tài)反轉(zhuǎn)次數(shù)，在列選擇控制寄存器的控制下，將高速高精度比較器(D)的翻轉(zhuǎn)次數(shù)輸出至 由緩沖器構(gòu)成的輸出級(jí)(G)。通過高速高精度比較器的翻轉(zhuǎn)次數(shù)就可以求得探測(cè)器輸出的 光電流信號(hào)的強(qiáng)弱。行選開關(guān)S1是通過行選寄存器A發(fā)出的行選信號(hào)N來選擇開關(guān)。圖中S1、 S2和S3代表集成電路開關(guān)，W表示曝光時(shí)間控制信號(hào)。
曝光時(shí)間控制信號(hào)使開關(guān)S2的控制端與高速高精度比較器D后面的延遲控制單元H的輸出 連接，實(shí)現(xiàn)自適應(yīng)的積分復(fù)位操作。當(dāng)曝光時(shí)間結(jié)束后，開關(guān)S2的控制端連接到高電平Vdd ，此時(shí)開關(guān)S2始終處于閉合狀態(tài)，積分電容兩端電壓相等為零。
行選擇信號(hào)為高電平時(shí)行選開關(guān)S1閉合，選中的單元電路Z與積分電容相連，光電流信 號(hào)通過單元電路Z的復(fù)制放大后在積分電容上積分，轉(zhuǎn)換成模擬斜坡電壓信號(hào)VnO。當(dāng)VnO達(dá) 到或超過參考電壓Vref時(shí)候，高速高精度比較器D的輸出狀態(tài)發(fā)生翻轉(zhuǎn)。
圖3是單通道數(shù)據(jù)流時(shí)序波形圖，其中，
a:曝光時(shí)間控制信號(hào)；b:積分電容上電壓波形；C:比較器的輸出波形；d開關(guān)S2的控 制信號(hào)波形；e:曝光時(shí)間結(jié)束；f:下一個(gè)曝光時(shí)間開始。
如圖4所示，所述的單元電路Z采用自偏置寬擺幅反饋電流鏡結(jié)構(gòu)，由6個(gè)PM0S晶體管Mpl Mp6構(gòu)成自偏置、寬擺幅的PM0S cascode電流鏡，由2個(gè)麗0S晶體管Mnl、 Mn2構(gòu)成基本電流 鏡，該基本電流鏡與自偏置、寬擺幅的PMOS cascode電流鏡相連構(gòu)成反饋結(jié)構(gòu)電流鏡，其中 ，所述的PMOS cascode電流鏡與由第三麗0S管Mn3構(gòu)成的行選開關(guān)Sl相連。
圖4所示的結(jié)構(gòu)具有占用電路面積小、功耗低、探測(cè)器偏壓穩(wěn)定、注入效率高、結(jié)構(gòu)簡(jiǎn) 單易于實(shí)現(xiàn)的特點(diǎn)。反饋結(jié)構(gòu)由自偏置、寬擺幅PMOS cascode電流鏡和NMOS電流鏡構(gòu)成。PM0S晶體管Mpl Mp6構(gòu)成了自偏置、寬擺幅PMOS cascode電流鏡。調(diào)節(jié)PM0S管Mp5禾隨p6的寬 長比可以放大讀出的電流信號(hào)，提高讀出信號(hào)的信噪比。麗OS晶體管Mnl和Mn2所構(gòu)成的電流 鏡用來組成所需要的反饋結(jié)構(gòu)，從而提高探測(cè)器單元兩端偏壓的穩(wěn)定性和提高光電流的注入 效率。圖中Rd和Cd分別為光電探測(cè)器的等效電阻和等效電容，它們與電流源共同組成光電探 測(cè)器的等效電路。麗0S管Mn3為開關(guān)控制管，在行選擇信號(hào)的控制下實(shí)現(xiàn)讀出單元電路的逐 行選通。Cint為積分電容，在積分時(shí)間控制信號(hào)Int-ctr的控制下把上一級(jí)電路輸出的電流 信號(hào)轉(zhuǎn)換成離散模擬電壓信號(hào)。
如圖5所示，所述的高速高精度比較器D包括 一個(gè)對(duì)輸入信號(hào)進(jìn)行放大，提高比較器的 分辨率，并把輸入信號(hào)與來自正反饋級(jí)的回掃噪聲隔離開來，采用柵漏短接的PMOS管作為有 源負(fù)載的差分放大器組成的前置放大級(jí)； 一個(gè)用于分辨輸入信號(hào)的差值，并實(shí)現(xiàn)比較器遲滯 效應(yīng)的帶動(dòng)態(tài)鎖存的正反饋級(jí)以及輸出驅(qū)動(dòng)級(jí)。所述的高速高精度比較器D是采用低功耗、 高速、高分辨率并具有噪聲抑制功能的鐘控遲滯比較器。前置放大級(jí)進(jìn)行輸入信號(hào)的放大， 提高該比較器的分辨率，并把輸入信號(hào)與來自正反饋級(jí)的回掃噪聲隔離開來，保證了電路性 能。正反饋級(jí)用于分辨輸入信號(hào)的差值，并可在這一級(jí)實(shí)現(xiàn)比較器遲滯效應(yīng)的設(shè)計(jì)有效抑制 輸入信號(hào)上的噪聲。采用兩級(jí)推挽結(jié)構(gòu)放大器作為輸出緩沖級(jí)以提高比該較器的輸出驅(qū)動(dòng)能 力。高速高精度比較器D的工作狀態(tài)由Latch信號(hào)來控制。當(dāng)Latch信號(hào)為低時(shí)，M13和M14管 組成的開關(guān)電路處于關(guān)閉狀態(tài)，該比較器正常工作。當(dāng)Latch信號(hào)為高時(shí)，M13和M14管組成 的開關(guān)電路處于打開狀態(tài)，該比較器輸出被鎖存到高電平。采用這種工作方式可以使電路在 不需要比較器時(shí)將其關(guān)閉，從而有效的降低電路功耗。
如圖6所示，所述的計(jì)數(shù)器E采用12個(gè)具有清零功能的邊沿觸發(fā)的D觸發(fā)器交叉反饋互聯(lián) 構(gòu)成，所述的D觸發(fā)器的時(shí)鐘輸入端CP為該計(jì)數(shù)器的輸入端，也就是經(jīng)過延遲的高速高精度 比較器D的輸出。圖中每個(gè)方框代表一個(gè)上升沿觸發(fā)的D觸發(fā)器集成電路模塊。CP為計(jì)數(shù)器輸 入，Q0-Q11為計(jì)數(shù)器的輸出，clr為清零信號(hào)。12位計(jì)數(shù)器采用12個(gè)具有清零功能的邊沿觸 發(fā)的D觸發(fā)器交叉反饋互聯(lián)實(shí)現(xiàn)，如圖6所示。D觸發(fā)器的時(shí)鐘輸入端CP為計(jì)數(shù)器的輸入。
為了實(shí)現(xiàn)在保證電路功能和性能都滿足系統(tǒng)要求的前提下，節(jié)省電路硬件資源。本發(fā)明 采用傳輸門來實(shí)現(xiàn)具有清零功能的D觸發(fā)器。需要注意的是上升沿觸發(fā)的D觸發(fā)器對(duì)時(shí)鐘信號(hào) 上升和下降時(shí)間的最大值都有一定的要求。
如圖7所示，所述的D觸發(fā)器，采用具有清零功能的傳輸門結(jié)構(gòu)，其中，第二傳輸門T2、 第一與非門G1和第二反相門G4依次連接構(gòu)成一個(gè)主觸發(fā)器；第四傳輸門T4分別與第二與非門 G2和第一反相門G3連接構(gòu)成一個(gè)從觸發(fā)器；所述的主觸發(fā)器連接用于阻斷和連接接收數(shù)據(jù)的第一傳輸門T1，所述的主觸發(fā)器和從觸發(fā)器之間連接有第三傳輸門T3。
圖中的Clr為清零信號(hào)，低電平有效。Clr為高電平，D觸發(fā)器正常工作。當(dāng)時(shí)鐘信號(hào)clk 為低電平時(shí)，第一傳輸門T1和第四傳輸門T4關(guān)閉，第二傳輸門T2和第三傳輸門T3打開。在第 一與非門G1和第三傳輸門T3之間保存著上一個(gè)時(shí)鐘脈沖上升沿鎖存的數(shù)據(jù)，該數(shù)據(jù)被送到觸 發(fā)器的輸出端。當(dāng)clk變?yōu)楦唠娖綍r(shí)，第一傳輸門T1和第四傳輸門T4打開，第二傳輸門T2和 第三傳輸門T3關(guān)閉，第一與非門G1和第三傳輸門T3之間鎖存新的數(shù)據(jù)。新的數(shù)據(jù)再一次被送 到觸發(fā)器的輸出端。
本發(fā)明的輸出級(jí)G是由緩沖器構(gòu)成，如圖8所示，其中C-select為列選擇信號(hào)(通過列寄 存器由外部提供)；In是緩沖器的輸入信號(hào)，接計(jì)數(shù)器的輸出，out為輸出信號(hào)。 下面詳細(xì)介紹一下本發(fā)明的數(shù)字化光電探測(cè)器讀出電路的工作過程。
參考電壓Vref為芯片外部提供的可調(diào)的直流電壓量。單元電路曝光條件下，列共用積分 電路的積分電壓從O開始線性增加，積分電壓達(dá)到或大于參考電壓Vref時(shí)，使高速高精度比較 器D的狀態(tài)發(fā)生改變，觸發(fā)計(jì)數(shù)器計(jì)數(shù)，同時(shí)經(jīng)過延遲控制邏輯，使積分電容復(fù)位，準(zhǔn)備開
始下一次的積分操作。規(guī)定的曝光時(shí)間段內(nèi)計(jì)數(shù)器輸出的數(shù)字碼即為該時(shí)間段內(nèi)比較器的反 轉(zhuǎn)次數(shù)。光生電流較大時(shí)，電容上電量積累快，同樣的時(shí)間間隔，比較器發(fā)生翻轉(zhuǎn)的次數(shù)就 比較多。而光生電流較小的時(shí)候，電容上電量積累慢，積分電壓的變化慢，相同時(shí)間內(nèi)比較 器狀態(tài)的反轉(zhuǎn)次數(shù)也就比較少。這樣，就可以通過測(cè)量規(guī)定曝光時(shí)間段內(nèi)，比較器的反轉(zhuǎn)次 數(shù)來達(dá)到測(cè)量光生電流強(qiáng)度的目的。曝光時(shí)間結(jié)束后，直到下一個(gè)曝光開始請(qǐng)求到來之前， 積分電容始終處于復(fù)位狀態(tài)。
計(jì)數(shù)器輸出和光生電流之間關(guān)系式的詳細(xì)推導(dǎo)過程如下
設(shè)Tc^為比較器輸出為低電平的時(shí)間間隔，在給定的時(shí)間段T內(nèi)，比較器翻轉(zhuǎn)了n次，則
nXT體=T (1) 積分電容上電壓與光生電流之間又存在如下關(guān)系
Vint = Vref= TCOmxId/Cint (2) 由公式(1)和(2)可以求得光生電流和比較器翻轉(zhuǎn)次數(shù)之間的關(guān)系如下 Id = nXVrefXCint / T (3) 其中，參考電壓Vref，積分電容Cint和給定時(shí)間段T都是已知量。 從而實(shí)現(xiàn)了通過測(cè)量比較器輸出翻轉(zhuǎn)次數(shù)測(cè)量光生電流大小的功能
權(quán)利要求
1.一種數(shù)字化光電探測(cè)器讀出電路，其特征在于，有多個(gè)信號(hào)通道，具體包括由多個(gè)單元電路(Z)構(gòu)成的前端讀出單元(B)，與前端讀出單元(B)相連的列共用積分電路(C)，與列共用積分電路(C)相連的高速高精度比較器(D)，與高速高精度比較器(D)相連的延遲控制單元(H)，與延遲控制單元(H)相連的計(jì)數(shù)器(E)，以及與計(jì)數(shù)器(E)相連的輸出緩沖級(jí)(G)，輸出緩沖級(jí)(G)還連接列選寄存器(F)，所述的輸出緩沖級(jí)(G)構(gòu)成輸出端，所述的多個(gè)單元電路(Z)還分別連接行選寄存器(A)，其中，每一個(gè)信號(hào)通道包括一個(gè)單元電路(Z)。
2.根據(jù)權(quán)利要求l所述的數(shù)字化光電探測(cè)器讀出電路，其特征在于， 每一個(gè)信號(hào)通道為光電流信號(hào)(I)流入單元電路(Z)，單元電路(Z)的輸出通過行選 寄存器(A)控制的行選開關(guān)(Sl)進(jìn)入由電容(Cint)和開關(guān)(S2)組成的列共用積分電 路(C)進(jìn)行積分后，進(jìn)入高速高精度比較器(D)對(duì)積分電壓進(jìn)行量化，量化后的信號(hào)經(jīng)由 延遲控制單元(H)控制積分電容的積分復(fù)位操作并同時(shí)觸發(fā)計(jì)數(shù)器計(jì)數(shù)，曝光時(shí)間結(jié)束后 計(jì)數(shù)器(E)記錄比較器狀態(tài)反轉(zhuǎn)次數(shù)，在列選擇控制寄存器的控制下，將高速高精度比較 器(D)的翻轉(zhuǎn)次數(shù)輸出至由緩沖器構(gòu)成的輸出級(jí)(G)。
3.根據(jù)權(quán)利要求l所述的數(shù)字化光電探測(cè)器讀出電路，其特征在于， 所述的單元電路(Z)采用自偏置寬擺幅反饋電流鏡結(jié)構(gòu)，由6個(gè)PM0S晶體管(Mpl Mp6)構(gòu) 成自偏置、寬擺幅的PM0S cascode電流鏡，由2個(gè)麗0S晶體管(Mnl、 Mn2)構(gòu)成基本電流鏡 ，該基本電流鏡與自偏置、寬擺幅的PMOS cascode電流鏡相連構(gòu)成反饋結(jié)構(gòu)電流鏡，其中， 所述的PMOS cascode電流鏡與由第三NMOS管(Mn3)構(gòu)成的行選開關(guān)(Sl)相連。
4.根據(jù)權(quán)利要求l所述的數(shù)字化光電探測(cè)器讀出電路，其特征在于， 所述的高速高精度比較器(D)包括 一個(gè)對(duì)輸入信號(hào)進(jìn)行放大，提高比較器的分辨率，并 把輸入信號(hào)與來自正反饋級(jí)的回掃噪聲隔離開來，采用柵漏短接的PMOS管作為有源負(fù)載的差 分放大器組成的前置放大級(jí)； 一個(gè)用于分辨輸入信號(hào)的差值，并實(shí)現(xiàn)比較器遲滯效應(yīng)的帶動(dòng) 態(tài)鎖存的正反饋級(jí)以及輸出驅(qū)動(dòng)級(jí)。
5 根據(jù)權(quán)利要求l所述的數(shù)字化光電探測(cè)器讀出電路，其特征在于， 所述的計(jì)數(shù)器(E)采用12個(gè)具有清零功能的邊沿觸發(fā)的D觸發(fā)器交叉反饋互聯(lián)構(gòu)成，所述的 D觸發(fā)器的時(shí)鐘輸入端(CP)為該計(jì)數(shù)器的輸入端。
6 根據(jù)權(quán)利要求5所述的數(shù)字化光電探測(cè)器讀出電路，其特征在于， 所述的D觸發(fā)器，采用具有清零功能的傳輸門結(jié)構(gòu)，其中，第二傳輸門(T2)、第一與非門 (Gl)和第二反相門(G4)依次連接構(gòu)成一個(gè)主觸發(fā)器；第四傳輸門(T4)分別與第二與非 門(G2)和第一反相門(G3)連接構(gòu)成一個(gè)從觸發(fā)器；所述的主觸發(fā)器連接用于阻斷和連接 接收數(shù)據(jù)的第一傳輸門(Tl)，所述的主觸發(fā)器和從觸發(fā)器之間連接有第三傳輸門(T3)。
全文摘要
本發(fā)明公開一種數(shù)字化光電探測(cè)器讀出電路，有多個(gè)信號(hào)通道，包括由多個(gè)單元電路構(gòu)成的前端讀出單元，與前端讀出單元相連的列共用積分電路，與列共用積分電路相連的高速高精度比較器，與高速高精度比較器相連的延遲控制單元，與延遲控制單元相連的計(jì)數(shù)器，以及與計(jì)數(shù)器相連的輸出緩沖級(jí)，輸出緩沖級(jí)還連接列選寄存器，所述的輸出緩沖級(jí)構(gòu)成輸出端，所述的多個(gè)單元電路還分別連接行選寄存器，其中，每一個(gè)信號(hào)通道包括一個(gè)單元電路。本發(fā)明由于采用脈沖頻率編碼的模擬/數(shù)字信號(hào)轉(zhuǎn)換技術(shù)，將模擬到數(shù)字轉(zhuǎn)換的位置前提，有效減少了模擬信號(hào)處理電路，消除了模擬信號(hào)讀出電路中的列固定模式噪聲和列讀出噪聲，提高了讀出信噪比。
文檔編號(hào)G01J1/44GK101650223SQ20091030683
公開日2010年2月17日 申請(qǐng)日期2009年9月10日 優(yōu)先權(quán)日2009年9月10日
發(fā)明者姚素英, 李辛毅, 趙毅強(qiáng) 申請(qǐng)人:天津大學(xué)