專利名稱：雙模式信號采集板的制作方法
技術(shù)領(lǐng)域：
l
本實用新型涉及一種雙模式信號采集板，屬于數(shù)據(jù)采集技術(shù)領(lǐng)域。
背景技術(shù)：
高速信號采集板主要應(yīng)用于SAR回波信號采集、雷達(dá)信號偵察接收、儲頻干擾、軟件無線電等需要超高速、超帶寬信號采集等場合?，F(xiàn)有的高速信號采集板通常存在兩個技術(shù)難題， 一是在GSPS數(shù)據(jù)采集速率下，通道間同步、多種觸發(fā)方式控制、采集數(shù)據(jù)預(yù)處理以及傳輸、數(shù)據(jù)緩存、時鐘網(wǎng)絡(luò)分布等問題變得難以處理；二是對超高頻、超帶寬的模擬信號一般都采用正交雙通道采樣，但對于超高頻、超帶寬的模擬信號很難做到嚴(yán)格的正交，^這就會影響采樣信號的質(zhì)量。
發(fā)明內(nèi)容
本實用新型的目的是克服在GSPS數(shù)據(jù)采集速率下的通道間同步、多種觸發(fā)方式控制、數(shù)據(jù)預(yù)處理以及傳輸、數(shù)據(jù)緩存、時鐘網(wǎng)絡(luò)分布等問題；同時本實用新型還實現(xiàn)了利用兩片2GSPS采樣率的ADC芯片完成交織4GSPS單通道數(shù)據(jù)采集，可直接對實信號進(jìn)行采樣，避免對模擬信號作正交處理，從而提高信號采樣質(zhì)量。
本實用新型所涉及的一種雙模式信號采集板可實現(xiàn)兩種工作模式，分別是雙通道模式和交織模式雙通道模式可以實現(xiàn)2GSPS雙通道數(shù)據(jù)采集，交織模式可以實現(xiàn)單通道4GSPS數(shù)據(jù)采集。該采集板包括一個電源模塊、 一個時鐘模塊、 一個功分器模塊、兩個ADC模塊、兩個多路分配模塊、 一個數(shù)據(jù)預(yù)處理模塊、 一個數(shù)據(jù)緩存模塊、 一個控制接口模塊和一個主控模塊，本實用新型的功能模塊原理框圖見圖1，其中
電源模塊為該板上的各個功能模塊提供工作電壓；
時鐘模塊接收外界提供的模擬正弦信號，經(jīng)過轉(zhuǎn)換之后為兩個ADC模塊提供采樣時鐘；功分器模塊工作在交織模式下，它將一路模擬信號分成兩路等幅等相的模擬信號分別提供給兩路ADC模塊；
ADC模塊包括一片2GSPS采樣率、3GHz模擬信號帶寬的ADC芯片，用于將外界輸入的模擬信號高速地變換為數(shù)字信號并輸出給多路分配模塊；
多路分配模塊將ADC模塊輸出的高速數(shù)據(jù)分流成4路低速數(shù)據(jù)流并輸出給數(shù)據(jù)預(yù)處理模塊；
數(shù)據(jù)預(yù)處理模塊接收多路分配模塊輸出的分流后的低速數(shù)據(jù)，完成數(shù)據(jù)整合、預(yù)處理工作，并將處理后的數(shù)據(jù)輸出給數(shù)據(jù)緩存模塊；
數(shù)據(jù)緩存模塊介于數(shù)據(jù)預(yù)處理模塊和控制接口模塊之間，用來緩存需要上傳至主控模塊的數(shù)據(jù)；
控制接口模塊與數(shù)據(jù)緩存模塊以及主控模塊相連，可以將數(shù)據(jù)緩存模塊中的數(shù)據(jù)以及板卡狀態(tài)信息上傳給主控模塊，也可以向數(shù)據(jù)緩存模塊發(fā)送上位機(jī)對板卡的控制命令；
主控模塊通過PCI總線與上位機(jī)通信，作為上位機(jī)與板卡內(nèi)部通信的媒介，負(fù)責(zé)把上位機(jī)的控制命令傳輸?shù)桨蹇▋?nèi)部，或者把板卡采集的數(shù)據(jù)以及板卡狀態(tài)信息傳輸給上位機(jī)；
該雙模式信號采集板通過CPCI接口的Jl與上位機(jī)通信，通過CPCI接口的J3進(jìn)行板間通信，通過CPCI接口的J4、 J5將采集到的數(shù)據(jù)輸出給系統(tǒng)中的其他處理板。
兩種工作模式可以通過電阻跳線來選擇，再進(jìn)行相關(guān)的設(shè)置就可以實現(xiàn)相應(yīng)模式的數(shù)據(jù)采集。有益效果
基于以上實現(xiàn)方案，該高速數(shù)據(jù)采集板卡具有以下特征雙通道2GSPS(雙
通道模式)和單通道4GSPS (交織模式)的采樣率，3GHz的模擬輸入帶寬，1M Sample的數(shù)據(jù)緩存深度，具有外觸發(fā)、過門限檢測觸發(fā)等多種觸發(fā)方式，多種對外的高速接口，包括PCI、自定義I/0接口和RapidlO接口，以及很強(qiáng)的信號處理能力?？朔嗽贕SPS數(shù)據(jù)采集速率下的通道間同步、多種觸發(fā)方式控制、數(shù)據(jù)預(yù)處理以及傳輸、數(shù)據(jù)緩存、時鐘網(wǎng)絡(luò)分布等問題，并通過交織4GSPS單通道數(shù)據(jù)采集，提高了信號采樣質(zhì)量。

圖1是本實用新型的功能模塊原理框圖2是本實用新型一種具體實施方式
的具體實現(xiàn)框圖3是本實用新型一種具體實施方式
的時鐘模塊具體結(jié)構(gòu)框圖4是本實用新型一種具體實施方式
的數(shù)據(jù)釆集通道具體結(jié)構(gòu)框圖。
具體實施方式
以下結(jié)合附圖與具體實施方式
對本實用新型做進(jìn)一步詳細(xì)描述本實用新型所涉及的一種雙模式信號采集板的具體實施方式
的具體實現(xiàn)框圖見圖2:
電源模塊包括9片電源轉(zhuǎn)換芯片；
時鐘模塊包括一片型號為MAX9600的比較器和一片型號為MC100LVEP14
的時鐘驅(qū)動芯片；
功分器模塊包括一片型號為RPS-2-30+的一分二功分器芯片；ADC模塊包括一片型號為TS83102G0的ADC芯片；多路分配模塊包括一片型號為AT84CS001的多路分配芯片；數(shù)據(jù)預(yù)處理模塊包括一片型號為XC5VSX95T的FPGA芯片；數(shù)據(jù)緩存模塊包括四片型號為IDT7240118的FIFO芯片；控制接口模塊包括一片型號為XC5VLX30的FPGA芯片；主控模塊包括一片型號為TMS320C6455的DSP芯片。外部提供的模擬正弦信號經(jīng)過時鐘模塊內(nèi)的比較器MAX9600芯片產(chǎn)生方
波時鐘，再由時鐘驅(qū)動芯片MC100LVEP14分為三路時鐘，然后根據(jù)板卡的工
作模式取其中兩路分別提供給兩路ADC芯片，具體配置方式見圖3。
該雙模式信號采集板包括兩個數(shù)據(jù)采集通道，數(shù)據(jù)采集通道具體結(jié)構(gòu)見圖
4，每個通道包括一片型號為TS83102G0的ADC芯片和一片型號為AT84CS001
的多路分配芯片。
在雙通道模式下，兩路采樣時鐘同相，兩路ADC芯片的模擬輸入信號由兩路輸入，直接給各自的ADC芯片，兩路采集的數(shù)據(jù)相互之間獨立地傳輸、存儲和轉(zhuǎn)發(fā)；在交織模式下，兩路釆樣時鐘反相，即相位差180° ，模擬信號由一路輸入，然后經(jīng)過一分二的功分器分成兩路等幅等相的模擬信號給兩路ADC，兩個通道采集的數(shù)據(jù)最終需要交織在一起，等效地實現(xiàn)兩倍的單通道采樣率的
采樣，即得到該采集板在交織模式下的4GSPS采樣率。ADC芯片將時鐘以及模 數(shù)轉(zhuǎn)換后的10bit數(shù)據(jù)輸出給AT84CS001芯片，AT84CS001芯片把輸入的高速 數(shù)據(jù)流分流成4路10bit低速數(shù)據(jù)流和低速時鐘給XC5VSX95T芯片。
XC5VSX95T芯片接收AT84CS001芯片分流后的數(shù)據(jù)，然后對數(shù)據(jù)進(jìn)行整 合、預(yù)處理和轉(zhuǎn)發(fā)，將整合和預(yù)處理后的數(shù)據(jù)通過CPCI接口 (J4、 J5)實時地 向板外傳輸，同時還可以將部分ADC采集的數(shù)據(jù)緩存入FIFO供DSP讀取、處 理和分析，而且XC5VSX95T芯片與CPCI接口 J3有16對GPIO高速串行收 發(fā)互聯(lián)線和4對差分控制線，可以實現(xiàn)板間的高速串行通信和控制。同時， XC5VSX95T芯片完成對整個板卡的復(fù)位控制以及ADC數(shù)據(jù)采集通路的復(fù)位、 開始、結(jié)束控制和觸發(fā)控制等。
IDT7240118型FIFO芯片用于緩存部分ADC釆集的數(shù)據(jù)。每片F(xiàn)IFO最大 存儲容量為128KX40bit，每片F(xiàn)IFO的數(shù)據(jù)寬度為40bit，最高工作時鐘頻率是 250MHz，所以單片F(xiàn)IFO的最高工作帶寬為1.25GB/s，而單通道AD的峰值速 率為2.5GB/s，所以采用兩片F(xiàn)IFO作寬度擴(kuò)展后實時接收一路ADC采集的數(shù)據(jù)， 該板卡共使用4片F(xiàn)IFO，用于實時緩存兩路ADC采集的部分?jǐn)?shù)據(jù)。
XC5VLX30芯片讀取FIFO中緩存的數(shù)據(jù)，然后通過EMIF總線傳輸給DSP， DSP也可以將控制參數(shù)傳給XC5VLX30實現(xiàn)數(shù)據(jù)采集控制。同時XC5VLX30 芯片可以完成對整個板卡的復(fù)位控制、ADC數(shù)據(jù)采集通路的復(fù)位、開始和結(jié)束 控制、觸發(fā)控制等。XC5VLX30芯片與CPCI接口 J3有4'對差分控制線，實現(xiàn) 板間的控制。
板卡通過電阻跳線選擇使用XC5VSX95T和XC5VLX30這兩片F(xiàn)PGA中的 一片實現(xiàn)對整個板卡的復(fù)位控制、ADC數(shù)據(jù)采集通路的復(fù)位、開始和結(jié)束控制、 觸發(fā)控制等功能。兩片F(xiàn)PGA之間有若干互聯(lián)線，可以實現(xiàn)相互之間的通信。
TMS320C6455型DSP芯片是該采集板的控制核心，它通過CPCI接口 Jl 與主機(jī)的PCI接口相連，可以與主機(jī)進(jìn)行數(shù)據(jù)和命令通信。DSP通過EMIF接 口與板卡內(nèi)部的XC5VLX30芯片相連，可以把控制命令傳輸?shù)桨蹇▋?nèi)部，也可 以把采集的數(shù)據(jù)讀入并處理后傳輸給主機(jī)。1個4通道(或者4個1通道)的高 速SRIO接口與CPCI接口 J3連接實現(xiàn)板間高速串行通信；
權(quán)利要求1.一種雙模式信號采集板，其特征在于該采集板包括一個電源模塊、一個時鐘模塊、一個功分器模塊、兩個ADC模塊、兩個多路分配模塊、一個數(shù)據(jù)預(yù)處理模塊、一個數(shù)據(jù)緩存模塊、一個控制接口模塊和一個主控模塊；可實現(xiàn)兩種工作模式，分別是雙通道模式和交織模式雙通道模式實現(xiàn)2GSPS雙通道數(shù)據(jù)采集，交織模式實現(xiàn)單通道4GSPS數(shù)據(jù)采集；各模塊的實現(xiàn)功能為電源模塊為該板上的各個功能模塊提供工作電壓；時鐘模塊接收外界提供的模擬正弦信號，經(jīng)過轉(zhuǎn)換之后為兩個ADC模塊提供采樣時鐘；功分器模塊工作在交織模式下，它將一路模擬信號分成兩路等幅等相的模擬信號分別提供給兩路ADC模塊；ADC模塊包括一片2GSPS采樣率、3GHz模擬信號帶寬的ADC芯片，用于將外界輸入的模擬信號高速地變換為數(shù)字信號并輸出給多路分配模塊；多路分配模塊將ADC模塊輸出的高速數(shù)據(jù)分流成4路低速數(shù)據(jù)流并輸出給數(shù)據(jù)預(yù)處理模塊；數(shù)據(jù)預(yù)處理模塊接收多路分配模塊輸出的分流后的低速數(shù)據(jù)，完成數(shù)據(jù)整合、預(yù)處理工作，并將處理后的數(shù)據(jù)輸出給數(shù)據(jù)緩存模塊；數(shù)據(jù)緩存模塊介于數(shù)據(jù)預(yù)處理模塊和控制接口模塊之間，用來緩存需要上傳至主控模塊的數(shù)據(jù)；控制接口模塊與數(shù)據(jù)緩存模塊以及主控模塊相連，可以將數(shù)據(jù)緩存模塊中的數(shù)據(jù)以及板卡狀態(tài)信息上傳給主控模塊，也可以向數(shù)據(jù)緩存模塊發(fā)送上位機(jī)對板卡的控制命令；主控模塊通過PCI總線與上位機(jī)通信，作為上位機(jī)與板卡內(nèi)部通信的媒介，負(fù)責(zé)把上位機(jī)的控制命令傳輸?shù)桨蹇▋?nèi)部，或者把板卡采集的數(shù)據(jù)以及板卡狀態(tài)信息傳輸給上位機(jī)；該雙模式信號采集板通過CPCI接口的J1與上位機(jī)通信，通過CPCI接口的J3進(jìn)行板間通信，通過CPCI接口的J4、J5將采集到的數(shù)據(jù)輸出給系統(tǒng)中的其他處理板；兩種工作模式可以通過電阻跳線來選擇，再進(jìn)行相關(guān)的設(shè)置就可以實現(xiàn)相應(yīng)模式的數(shù)據(jù)采集。
2. 根據(jù)權(quán)利要求1所述的一種雙模式信號采集板，其特征在于使用CPCI6U標(biāo)準(zhǔn)板型，工作在工業(yè)控制計算機(jī)平臺上，時鐘模塊包括一片型號為MAX9600的比較器和一片型號為MC100LVEP14的時鐘驅(qū)動芯片；功分器模塊包括一片型號為RPS-2-30+的一分二功分器芯片；ADC模塊包括一片型號為TS83102G0的ADC芯片；多路分配模塊包括一片型號為AT84CS001的多路分配芯片；數(shù)據(jù)預(yù)處理模塊包括一片型號為XC5VSX95T的,FPGA芯片；數(shù)據(jù)緩存模塊包括四片型號為IDT7240118的FIFO芯片；控制接口模塊包括一片型號為XC5VLX30的FPGA芯片；主控模塊包括一片型號為TMS320C6455的DSP芯片。
專利摘要本實用新型涉及一種雙模式信號采集板，屬于數(shù)據(jù)采集技術(shù)領(lǐng)域。該采集板包括包括電源模塊、時鐘模塊、功分器模塊、ADC模塊、多路分配模塊、數(shù)據(jù)預(yù)處理模塊、數(shù)據(jù)緩存模塊、控制接口模塊和主控模塊，可以實現(xiàn)兩種模式數(shù)據(jù)采集、多種觸發(fā)方式控制、數(shù)據(jù)緩存、數(shù)據(jù)預(yù)處理、數(shù)據(jù)傳輸?shù)裙δ?。解決了在GSPS數(shù)據(jù)采集速率下的通道間同步、多種觸發(fā)方式控制、數(shù)據(jù)預(yù)處理以及傳輸、數(shù)據(jù)緩存、時鐘網(wǎng)絡(luò)分布難于實現(xiàn)的問題，還解決了利用兩片2GSPS采樣率的ADC芯片實現(xiàn)交織采樣的技術(shù)問題。適合應(yīng)用于SAR雷達(dá)回波信號采集、雷達(dá)信號偵察接收、儲頻干擾、軟件無線電等對采樣速率、輸入帶寬要求極高的數(shù)據(jù)采集場合。
文檔編號G01S7/02GK201429702SQ200920109018
公開日2010年3月24日 申請日期2009年6月29日 優(yōu)先權(quán)日2009年6月29日
發(fā)明者劉國滿, 鐳 孟, 張雄奎, 方秋均, 高梅國 申請人:北京理工大學(xué)