專利名稱：晶圓級別的應(yīng)用與可靠性測試裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及集成電路制造領(lǐng)域，尤其涉及一種晶圓級別的應(yīng)用與可靠性測試裝置。
背景技術(shù)：
隨著便攜式電子設(shè)備的高速發(fā)展，對數(shù)據(jù)存儲的要求越來越高。非揮發(fā)性存儲器由于具有斷電情況下仍能保存數(shù)據(jù)的特點，成為便攜式電子設(shè)備中最主要的存儲部件。和其它非揮發(fā)性存儲器相比，由于閃存可以達到很高的芯片存儲密度，并且沒有引入新的材料，因此，閃存已經(jīng)成為非揮發(fā)性存儲器件中最重要的器件。 為了確保閃存器件的可靠性，需要對閃存器件進行一系列的測試，例如，需要對閃存器件進行應(yīng)用與可靠性測試。 一般來說，對閃存器件進行應(yīng)用與可靠性測試的過程包括如下步驟首先，對形成了構(gòu)成電路的晶圓進行封裝，接著，進行劃片，將該封裝后的晶圓切割成若干芯片，即形成了所述的閃存器件。之后，再利用測試裝置對這些封裝級別的芯片進行測試。 具體請參考圖1 ，現(xiàn)有的測試裝置包括測試板10 ，該測試板10包括測試機構(gòu)11以及用于電性連接該測試機構(gòu)11與被測芯片的插槽12，其中，所述測試機構(gòu)11包括一微控制器，可將所述封裝級別的芯片20插入所述插槽12內(nèi)，使得所述測試機構(gòu)11電性連接所述封裝級別的芯片20，再將所述測試板10插入到計算機30的接口 31上，所述測試機構(gòu)11響應(yīng)于計算機30發(fā)出的指令并輸出信號給芯片20，以使芯片20進入測試模式并且響應(yīng)于從測試機構(gòu)11接收的測試模式命令進行各種操作，進而判斷芯片20的電氣特性與效能是否符合標(biāo)準(zhǔn)。 然而，目前所采用的這種封裝級別測試方法存在一些缺陷，即需要耗費大量的時間對晶圓進行封裝劃片，之后才能進行測試，不僅增加了生產(chǎn)成本，又導(dǎo)致無法快速的獲取測試結(jié)果，這對于半導(dǎo)體制造廠家而言，是非常不利的。 因此，提出一種可直接對未封裝的芯片進行測試的晶圓級別的應(yīng)用與可靠性測試裝置，是十分必要的。

實用新型內(nèi)容本實用新型的目的在于，提供一種晶圓級別的應(yīng)用與可靠性測試裝置，可以較低的成本測試未封裝的芯片，解決了現(xiàn)有的測試裝置測試周期較長，測試成本高的問題。[0008] 為解決上述問題，本實用新型提供一種晶圓級別的應(yīng)用與可靠性測試裝置，包括測試板，其包括測試機構(gòu)以及探針接口 ；設(shè)置于該探針接口上的探針卡，其用于電性連接該測試機構(gòu)與被測晶圓；設(shè)置于該測試板中的晶圓測試優(yōu)化機構(gòu)，其用于控制該測試機構(gòu)輸出測試信號至被測晶圓。 可選的，所述測試板與一計算機電性連接。[0010] 可選的，所述測試機構(gòu)包括一微處理器。[0011 ] 可選的，所述探針卡包括探針底座，其安裝在所述探針接口上；電極，其設(shè)置于所述探針底座上；探針，所述探針卡通過該探針一端連接該電極，另一端連接所述被測晶圓。 可選的，所述探針卡連接所述被測晶圓上的一個芯片。[0013] 可選的，所述探針卡連接所述被測晶圓上的多個芯片。 與現(xiàn)有技術(shù)相比，本實用新型所提供的晶圓級別的應(yīng)用與可靠性測試裝置具有以下優(yōu)點 1、所述晶圓級別的應(yīng)用與可靠性測試裝置包括安裝在探針接口上的探針卡，所述
探針卡可用于電性連接該測試機構(gòu)與被測晶圓，使得所述被測晶圓無需進行封裝過程，該
測試裝置即可對未封裝的芯片直接進行測試，縮短了測試周期，節(jié)約了生產(chǎn)成本。 2、所述晶圓級別的應(yīng)用與可靠性測試裝置包括設(shè)置于測試板中的晶圓測試優(yōu)化
機構(gòu)，所述晶圓測試優(yōu)化機構(gòu)用于控制該測試機構(gòu)輸出測試信號至被測晶圓，其可避免由
于探針的負(fù)載效應(yīng)所引起的信號延時問題，防止噪聲干擾，確保該測試裝置的正常運行，可
確保快速準(zhǔn)確的獲取被測晶圓的測試結(jié)果。 3、所述探針卡可同時連接被測晶圓上的多個芯片，使得該測試裝置可以并行測試多個芯片，提高了測試效率。

圖1為現(xiàn)有的測試裝置的示意圖； 圖2為本實用新型實施例所提供的晶圓級別的應(yīng)用與可靠性測試裝置的示意圖； 圖3為晶圓測試優(yōu)化機構(gòu)優(yōu)化前的晶圓級別電源負(fù)載探測時序圖； 圖4為晶圓測試優(yōu)化機構(gòu)優(yōu)化后的晶圓級別電源負(fù)載探測時序圖； 圖5為晶圓測試優(yōu)化機構(gòu)優(yōu)化前的晶圓級別數(shù)據(jù)信號時序圖； 圖6為晶圓測試優(yōu)化機構(gòu)優(yōu)化后的晶圓級別數(shù)據(jù)信號時序圖。
具體實施方式在背景技術(shù)中已經(jīng)提及，現(xiàn)有的測試裝置只能對封裝級別的芯片進行應(yīng)用與可靠性測試，也就是說，現(xiàn)有的對半導(dǎo)體器件的應(yīng)用與可靠性測試過程是封裝級別測試。而這種封裝級別測試過程需要耗費大量的時間來對被測的晶圓進行封裝劃片，不僅增加了生產(chǎn)成本，又導(dǎo)致無法快速的獲取測試結(jié)果，影響了測試效率。 本實用新型的目的在于，提供一種晶圓級別的應(yīng)用與可靠性測試裝置，可以較低
的成本測試未封裝的芯片，解決了現(xiàn)有的測試裝置測試周期長，測試成本高的問題。 下面將參照附圖對本實用新型進行更詳細(xì)的描述，其中表示了本實用新型的優(yōu)選
實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本實用新型而仍然實現(xiàn)本實用新型
的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對
本實用新型的限制。 為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因為它們會使本實用新型由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實際實施例的開發(fā)中，必須作出大量實施細(xì)節(jié)以實現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和 耗費時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。 為使本實用新型的目的、特征更明顯易懂，
以下結(jié)合附圖對本實用新型的具體實 施方式作進一步的說明。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比率， 僅用以方便、明晰地輔助說明本實用新型實施例的目的。 請參考圖2，其為本實用新型實施例所提供的晶圓級別的應(yīng)用與可靠性測試裝置 的示意圖。如圖所示，該測試裝置包括測試板110以及探針卡120，其中，測試板110包括 測試機構(gòu)lll以及探針接口 (未圖示)，所述探針卡120可安裝在該探針接口上，其可用于 電性連接該測試機構(gòu)111與被測晶圓200，該探針卡120可使信號在被測晶圓200與測試板 IIO之間傳輸。所述測試裝置還包括設(shè)置于該測試板110中的晶圓測試優(yōu)化機構(gòu)H2，該晶 圓測試優(yōu)化機構(gòu)112用于控制該測試機構(gòu)111輸出測試信號至被測晶圓200，其中，所述被 測晶圓200包括多個芯片，且所述被測晶圓200未進行封裝工序。所述測試裝置可用于晶 圓級別測試，也就是說，所述測試裝置可以對未封裝的芯片直接進行測試，即可縮短測試周 期，又可節(jié)約生產(chǎn)成本。 具體的說，所述探針卡120包括探針底座121、電極(未圖示)以及探針122，所述
探針底座121可安裝在所述探針接口上，所述電極設(shè)置于所述探針底座121上，所述探針
122的一端連接該電極，另一端連接所述被測晶圓200，所述被測晶圓200上可以包括多個
芯片，在本實施例中，所述探針卡120連接所述被測晶圓200上的一個芯片210。 當(dāng)然，本實用新型其它實施例中，也可采取多芯片并行測試的方式，即探針卡可同
時連接被測晶圓上的多個芯片，使得所述晶圓級別的應(yīng)用與可靠性測試裝置可以并行測試
多個芯片，以提高測試效率。 其中，所述測試機構(gòu)11 1包括一微處理器，所述晶圓測試優(yōu)化機構(gòu)112用于控制 該微處理器輸出測試信號至被測晶圓200，其可用于優(yōu)化該晶圓級別的應(yīng)用與可靠性測試 裝置的參數(shù)設(shè)置，解決了由于探針的負(fù)載效應(yīng)所引起的信號延時問題，改變電源負(fù)載能力， 防止噪聲干擾。 具體請參考圖3至圖6，其中，圖3為晶圓測試優(yōu)化機構(gòu)優(yōu)化前的晶圓級別電源負(fù) 載探測時序圖，圖4為晶圓測試優(yōu)化機構(gòu)優(yōu)化后的晶圓級別電源負(fù)載探測時序圖，圖5為晶 圓測試優(yōu)化機構(gòu)優(yōu)化前的晶圓級別數(shù)據(jù)信號時序圖，圖6為晶圓測試優(yōu)化機構(gòu)優(yōu)化后的晶 圓級別數(shù)據(jù)信號時序圖。比較圖3和圖4可以看出，未采用晶圓測試優(yōu)化機構(gòu)優(yōu)化時，探針 負(fù)載效應(yīng)引起探測信號延時，導(dǎo)致探測信號與操作信號不匹配，而采用晶圓測試優(yōu)化機構(gòu) 優(yōu)化后，探測信號與操作信號相匹配。比較圖5和圖6可以看出，未采用晶圓測試優(yōu)化機構(gòu) 優(yōu)化時，輸入信號延遲，導(dǎo)致數(shù)據(jù)自鎖時序不匹配，進而導(dǎo)致寫入的數(shù)據(jù)不準(zhǔn)確，而采用晶 圓測試優(yōu)化機構(gòu)優(yōu)化后，延長了輸入信號，使輸入信號與寫使能信號匹配。可以得知，采用 晶圓測試優(yōu)化機構(gòu)優(yōu)化后，所有的時序單元都在給定的時鐘周期內(nèi)正常工作，可保證該晶 圓級別的應(yīng)用與可靠性測試裝置的正常運行。 采用本實用新型實施例所提供的晶圓級別的應(yīng)用與可靠性測試裝置進行測試時， 可將探針卡120安裝在測試板110的探針接口上，所述探針卡120用于電性連接該測試機 構(gòu)111與被測晶圓200，該探針卡120可使信號在被測晶圓200與測試板110之間傳輸，再 將所述測試板110插入到計算機300的接口 310上，所述測試機構(gòu)110響應(yīng)計算機300發(fā)出的指令，并在晶圓測試優(yōu)化機構(gòu)112的控制下輸出信號給未封裝的芯片210，以使芯片210
進入測試模式并且響應(yīng)于從測試機構(gòu)110接收的測試模式命令進行各種操作，進而判斷芯
片210的電氣特性與效能是否符合標(biāo)準(zhǔn)，可確?？焖贉?zhǔn)確的獲取測試結(jié)果。 綜上所述，本實用新型提供一種晶圓級別的應(yīng)用與可靠性測試裝置，該測試裝置
包括測試板、探針卡以及晶圓測試優(yōu)化機構(gòu)，所述測試板包括測試機構(gòu)以及探針接口 ，所述
探針卡安裝在該探針接口上，其用于電性連接該測試機構(gòu)與被測晶圓，所述晶圓測試優(yōu)化
機構(gòu)設(shè)置于該測試板中，其用于控制該測試機構(gòu)輸出測試信號至被測晶圓。該測試裝置可
以較低的成本測試未封裝的芯片，解決了現(xiàn)有的測試裝置測試周期長，測試成本高的問題，
可快速準(zhǔn)確的獲取器件的測試結(jié)果。 顯然，本領(lǐng)域的技術(shù)人員可以對本實用新型進行各種改動和變型而不脫離本實用 新型的精神和范圍。這樣，倘若本實用新型的這些修改和變型屬于本實用新型權(quán)利要求及 其等同技術(shù)的范圍之內(nèi)，則本實用新型也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求一種晶圓級別的應(yīng)用與可靠性測試裝置，其特征在于，包括測試板，其包括測試機構(gòu)以及探針接口；設(shè)置于該探針接口上的探針卡，其用于電性連接該測試機構(gòu)與被測晶圓；設(shè)置于該測試板中的晶圓測試優(yōu)化機構(gòu)，其用于控制該測試機構(gòu)輸出測試信號至被測晶圓。
2. 如權(quán)利要求1所述的晶圓級別的應(yīng)用與可靠性測試裝置，其特征在于，所述測試板與一計算機電性連接。
3. 如權(quán)利要求1所述的晶圓級別的應(yīng)用與可靠性測試裝置，其特征在于，所述測試機構(gòu)包括一微處理器。
4. 如權(quán)利要求3所述的晶圓級別的應(yīng)用與可靠性測試裝置，其特征在于，所述探針卡包括探針底座，其安裝在所述探針接口上；電極，其設(shè)置于所述探針底座上；探針，所述探針卡通過該探針一端連接該電極，另一端連接所述被測晶圓。
5. 如權(quán)利要求4所述的晶圓級別的應(yīng)用與可靠性測試裝置，其特征在于，所述探針卡連接所述被測晶圓上的 一個芯片。
6. 如權(quán)利要求4所述的晶圓級別的應(yīng)用與可靠性測試裝置，其特征在于，所述探針卡連接所述被測晶圓上的多個芯片。
專利摘要本實用新型揭露了一種晶圓級別的應(yīng)用與可靠性測試裝置，該測試裝置包括測試板，其包括測試機構(gòu)以及探針接口；設(shè)置于該探針接口上的探針卡，其用于電性連接該測試機構(gòu)與被測晶圓；設(shè)置于該測試板中的晶圓測試優(yōu)化機構(gòu)，其用于控制該測試機構(gòu)輸出測試信號至被測晶圓。該測試裝置可以較低的成本測試未封裝的芯片，解決了現(xiàn)有的測試裝置測試周期長，測試成本高的問題，極大的提高了測試效率。
文檔編號G01R31/28GK201477168SQ20092020808
公開日2010年5月19日 申請日期2009年8月18日 優(yōu)先權(quán)日2009年8月18日
發(fā)明者柯羅特, 權(quán)彛振, 董智剛, 邱雷 申請人:中芯國際集成電路制造(上海)有限公司