專利名稱：物體制造缺陷的應用方法
技術領域：
本發(fā)明涉及一種物品制造缺陷的應用方法。
背景技術：
集成電路芯片(integrated circuit dies)的制造方法包括薄膜沈積、光罩對位、 光微影及蝕刻等。在這些制造流程的中，每天每一道制程及設備都會讓缺陷產(chǎn)生，以致于影 響產(chǎn)品的合格率。產(chǎn)品的合格率跟芯片的成本有直接的關連性。然而，集成電路設計公司(IC design house)對于他們的產(chǎn)品在制造階段的合格 率，沒有相關連的知識或是不知道如何去掌控。所以直到設計公司接收到及測試完半導體 制造廠(foundry fab)送來的晶圓后，設計公司才會知道發(fā)生低合格率錯誤的情況。如果 晶圓或是封裝品的合格率低于需求，則設計公司將面臨到無法出貨給客戶及質量不佳的問 題。要花費數(shù)個月才能將不足的量補足給客戶。造成低合格率問題的工程原因也需要被挖 掘出。某些半導體制造廠已在研究缺陷對于產(chǎn)品合格率的影響，他們使用一缺陷掃瞄及 檢驗機(defect scan and inspection tool)來產(chǎn)生缺陷的形狀，并使用缺陷的形狀來判 斷該缺陷是否產(chǎn)生嚴重錯誤(killing failure)以及降低產(chǎn)品合格率。但是缺陷的形狀是 以矩型來大約表示，通常大于缺陷的實際形狀。如此會導致錯誤的判斷。因此，對于設計公司或是半導體制造廠而言，他們需要一個可以準確判斷制造階 段產(chǎn)生的缺陷是否造成錯誤的方法，以期能夠進一步預估產(chǎn)品的合格率。于是，本發(fā)明有感上述缺陷可以改善，因此提出一種設計合理且有效改善上述缺 陷的技術方案。

發(fā)明內容
有鑒于上述的問題，本發(fā)明提供了一種物體制造缺陷的應用方法，其可以準確地 判斷制造過程中的每一個缺陷是否在物品上造成錯誤。如此物品的合格率可被預估。為達上述目的，本發(fā)明提供一種物體制造缺陷的應用方法，包括步驟如下從一物 體的制造過程取得一缺陷圖像，該缺陷圖像包括一缺陷及該缺陷周圍的多個已制造出的電 路圖案；取得該缺陷的坐標；取得該物體的一設計規(guī)劃圖，該設計規(guī)劃圖包括多個設計電 路圖案；調整該缺陷圖像及該設計規(guī)劃圖的單位尺寸為一致；從該缺陷圖像中擷取出該缺 陷的輪廓；依據(jù)該缺陷的坐標，將該缺陷的輪廓疊置于該設計規(guī)劃圖上；以及借助于分析 該缺陷的輪廓與所述這些設計電路圖案的重疊情形，來判斷該缺陷是否在該設計規(guī)劃圖上 導致一斷路錯誤或一短路錯誤。為達上述目的，本發(fā)明另提供一種物體制造缺陷的應用方法，包括步驟如下從一 物體的制造過程取得一缺陷圖像，該缺陷圖像包括一缺陷及該缺陷周圍的多個已制造出的 電路圖案；取得該缺陷的坐標；取得該物體的一設計規(guī)劃圖，該設計規(guī)劃圖包括多個設計 電路圖案；調整該缺陷圖像及該設計規(guī)劃圖的單位尺寸為一致；依據(jù)該缺陷的坐標，從該設計規(guī)劃圖中擷取出該缺陷周圍的一局部設計規(guī)劃圖；從該缺陷圖像中擷取出該缺陷的輪 廓；將該缺陷的輪廓疊置于該局部設計規(guī)劃圖上；以及借助于分析該缺陷的輪廓與所述這 些設計電路圖案的重疊情形，來判斷該缺陷是否在該設計規(guī)劃圖上導致一斷路錯誤或一短 路錯誤。由此，本發(fā)明具有以下有益效果1、擁有物品的設計規(guī)劃圖的設計公司可以監(jiān)控制造過程中的物品的缺陷情況，不 用等到制造過程結束后。因此，如果缺陷造成了錯誤并且減少了物品(產(chǎn)品)的合格率，設 計公司可以即時地知道。2、缺陷的實際輪廓從缺陷圖像擷取出，所以缺陷的錯誤判斷更為準確。因此，缺陷 對物品合格率的影響也可以更準確地估算。3、當任何新缺陷圖像產(chǎn)生時，本方法將會自動地執(zhí)行。所以缺陷幾乎可即時地被 分析，以確保物體無任何潛在的錯誤被忽略掉。為使能更進一步了解本發(fā)明的特征及技術內容，請參閱以下有關本發(fā)明的詳細說 明及附圖，然而附圖僅供參考與說明用，并非用來對本發(fā)明加以限制。


圖1為本發(fā)明的集成電路設計公司與半導體制造廠的互動示意圖；圖2為本發(fā)明的物體制造缺陷的應用方法的第一較佳實施例的流程圖；圖3為本發(fā)明的缺陷圖像的示意圖；圖4為本發(fā)明的設計規(guī)劃圖的示意圖；圖5為本發(fā)明的缺陷圖像疊置于設計規(guī)劃圖的示意圖；圖6為本發(fā)明的缺陷的輪廓疊置于設計規(guī)劃圖的示意圖；圖7為本發(fā)明的另一缺陷的輪廓疊置于設計規(guī)劃圖的示意圖；圖8為本發(fā)明的又一缺陷的輪廓疊置于設計規(guī)劃圖的示意圖；圖9為本發(fā)明的物體制造缺陷的應用方法的第一較佳實施例的另一流程圖；圖10為本發(fā)明的物體制造缺陷的應用方法的第一較佳實施例的又一流程圖；圖11為本發(fā)明的物體制造缺陷的應用方法的第二較佳實施例的流程圖；圖12為本發(fā)明的從設計規(guī)劃圖擷取出局部設計規(guī)劃圖的示意圖；圖13為本發(fā)明的缺陷的輪廓疊置于局部設計規(guī)劃圖的示意圖。
主要元件附圖標記說明10集成電路設計公司20半導體制造廠100缺陷圖像101、103、104 缺陷102已制造出的電路圖案200設計規(guī)劃圖201設計電路圖案200A局部設計規(guī)劃圖
具體實施例方式本發(fā)明提出一種物體制造缺陷的應用方法，其可以準確地判斷制造過程中的每一 個缺陷是否在物品上造成錯誤。如此，如有任何錯誤產(chǎn)生在該物體上且影響到該物體的合 格率時，用戶(例如工程師或是設計者)可以較早地知道，并且處理它。該物體可以為一晶 圓、一光罩、一電路板、一平面顯示器、一晶圓凸塊(wafer bumping)或是一太陽能電池。本發(fā)明的方法可借助于軟件的形式來實施，或是軟件結合硬件的形式來實施。本 發(fā)明的方法可以在單獨一臺電腦上自動地執(zhí)行及分析，或是在多臺互相交互作用的電腦上 自動地執(zhí)行及分析。請參考圖1所示，為本發(fā)明的一較佳實施例，該第一較佳實施例以晶圓(wafer)作 為物體的范例。整體來看，本方法主要是在一集成電路設計公司(以下簡稱為設計公司)10內執(zhí) 行的。設計公司10提供集成電路的設計規(guī)劃圖(layout)給一半導體制造廠(以下簡稱為 制造廠)20，設計規(guī)劃圖包括不同的電路圖案(circuit pattern)，例如電容、晶體管、電 阻等。依據(jù)該設計規(guī)劃圖，該制造廠20使用上百個制造機具及設備，來在一晶圓(物體) 上制造出多個重復的芯片(die)。在制造過程中，缺陷將難以避免地產(chǎn)生在晶圓上。該缺陷 可能是一隨機微顆粒缺陷(random particle defect)、一系統(tǒng)缺陷(systematic defect) 或是一制程關連缺陷(process relateddefect)。缺陷是由制造廠20內的一缺陷掃瞄及檢驗機自動地偵測出，然后該缺陷掃瞄及 檢驗機產(chǎn)生出每一個缺陷的缺陷圖像(defect image)及缺陷數(shù)據(jù)。該缺陷資料包含有產(chǎn) 品名稱、缺陷產(chǎn)生的制程、缺陷的尺寸、缺陷的坐標、批次編號及晶圓編號等。所述這些缺陷 圖像及缺陷數(shù)據(jù)會被送至設計公司10中。之后設計公司10使用該設計規(guī)劃圖、缺陷圖像 及缺陷數(shù)據(jù)來完成錯誤判斷(failure determination)及合格率評估(yield prediction) 的工作。請參考圖2所示，本方法的該第一實施例的詳細流程提出如下。當制造過程中有任何缺陷產(chǎn)生于晶圓上時，該流程將自動地被觸發(fā)啟動。請參考 圖3所示，有一個缺陷101產(chǎn)生了(步驟S101)，然后缺陷掃瞄及檢驗機產(chǎn)生一缺陷圖像 100，其顯示出該缺陷101以及該缺陷101周圍的一些已制造出的電路圖案(fabricated circuit pattern) 102 (步驟S103)。借助于一些網(wǎng)絡傳輸手段(例如web或FTP等)，該缺 陷圖像100被送至該設計公司10內。在取得缺陷圖像100之后，缺陷數(shù)據(jù)也一并借助于些網(wǎng)絡手段從制造廠20送至設 計公司10內，由此取得缺陷101的坐標(步驟S105)。如同之前所述，缺陷101的坐標是借 助于缺陷掃瞄及檢驗機來量測的，坐標的參考原點是位于該晶圓的中心。其它的缺陷掃瞄 及檢驗機可能會使用晶圓的角落來當成參考原點。請參考圖4所示，接著從設計公司10的設計規(guī)劃圖數(shù)據(jù)庫(layoutdatabase)中， 取得一對應目前正在被制造的晶圓的設計規(guī)劃圖200(步驟S107)。該設計規(guī)劃圖200是 以一圖形數(shù)據(jù)系統(tǒng)(Graphic Data System, or⑶S，or⑶S II)的標準格式儲存于數(shù)據(jù)庫中。請參考圖5所示，之后依據(jù)該缺陷101的坐標，將缺陷圖像100疊置于設計規(guī)劃圖 200(步驟S109)上。設計規(guī)劃圖200的多個設計電路圖案(design circuit pattern) 201與所述這些已制造出的電路圖案102重疊。在某些情況下，缺陷圖像100的文件格式跟設 計規(guī)劃圖200的文件格式不一致，例如缺陷圖像100的文件格式為JPEG，而設計規(guī)劃圖200 的文件格式為GDS。因此缺陷圖像100及設計規(guī)劃圖200需要先被轉換成GDS輪廓格式或 是多邊形圖像輪廓格式(polygon/imagecontour format)，然后再將缺陷圖像100及設計 規(guī)劃圖200的單位尺寸調整為一致。如此，該缺陷圖像100才可被疊置在設計規(guī)劃圖200 上。下一步驟為，從缺陷圖像100的中擷取出缺陷101的一輪廓，然后將輪廓儲存為另 一圖像(步驟S111)。缺陷101的輪廓擷取可借助于一些圖像處理技術來達到，將缺陷101 的輪廓從缺陷圖像100中分離出；或是借助于分析已制造出的電路圖案102與設計電路圖 案201的重疊及差異來達到。缺陷101的實際輪廓從缺陷圖像100中還原出，利用缺陷101 的實際輪廓比起利用缺陷101的近似矩型形狀，錯誤和合格率的預估可更為準確。請參考圖6所示，接著依據(jù)缺陷101的坐標，將缺陷101的輪廓疊置于設計規(guī)劃圖 200適當位置處(步驟S113)。之后，分析該缺陷101的輪廓與所述這些設計電路圖案201 的重疊情形，由此判斷缺陷101是否在設計規(guī)劃圖200上導致一斷路錯誤(open failure) 或一短路錯誤(short failure)(步驟Sl 15)。缺陷101的輪廓恰好橋接(bridge)所述這 些設計電路圖案201的其中兩個，所以缺陷101導致了短路錯誤。請參考圖7所示，在其他的情況時，一個新缺陷103的輪廓截斷所述這些設計電路 圖案201的其中一個，因此缺陷103導致了斷路錯誤。請參考圖8所示，另一個新缺陷104 沒有導致任何錯誤于設計規(guī)劃圖200上，因為缺陷104的輪廓沒有接觸到任何設計電路圖 案 201。斷路或短路錯誤通常會造成晶圓的一個芯片錯誤，或是功能異常，進而使得晶圓 的合格率降低。借助于此方法，設計公司10能早一步知道這些問題，不用等到制造廠20送 來晶圓然后測試過后才知道。如果合格率的減少問題嚴重，一個警戒信號會傳送至設計公 司10及制造廠20，由此通知他們。因此設計公司10和制造廠20可早點解決合格率減少的 問題，使得設計公司10不會面臨到無法出貨給客戶及質量不良的問題。另外在某些情況中，缺陷掃瞄及檢驗機量測的缺陷101的坐標并不正確，以致于 需要校正。不然的話，錯誤判斷將不正確。坐標的校正可借助于“調整該缺陷圖像100及 該設計規(guī)劃圖200的單位尺寸為一致”以及“比對缺陷圖像100的已制造出的電路特征101 與設計規(guī)劃圖200的設計電路圖案201”來達到，因此坐標的校正可在取得設計規(guī)劃圖200 后執(zhí)行，也就是步驟S107后。坐標校正的詳細方法可以參考相關的臺灣專利申請案“缺陷 診斷及管理的方法”，其申請?zhí)枮?8106933，發(fā)明人與本發(fā)明相同。此外當錯誤判斷完成后，也就是步驟S115完成后，缺陷101、103或104可進一步 地被判斷是屬于隨機微顆粒缺陷、系統(tǒng)缺陷或是制程關連缺陷，其中隨機微顆粒缺陷具有 不規(guī)則的外型。并且缺陷101、103或104可被判斷是何種種類，例如系統(tǒng)缺陷的種類包括 頸縮(necking)、橋接(bridging)、遺漏(missing)或是崩塌(collapsing)等；該制程關連 缺陷的種類包括殘余物(residue)、刮痕(scratch)、腐蝕(corrosion)、凹痕(pitting)、 薄霧(haze)、水痕(water mark)、剝落物(peeling)、光阻液隆起(photo resist lifting) 或氣泡(bubble)等。之后，缺陷的101、103或104的輪廓、種類及坐標將儲存至一個缺陷 數(shù)據(jù)庫(defect database)中，作為進一步的利用(步驟S117)。
其中一個進一步的利用為整體地分析制造過程中產(chǎn)生的全部缺陷，由此了解缺 陷的產(chǎn)生原因等。另一個進一步的利用為將缺陷數(shù)據(jù)庫結合于可制造性設計(Design for Manufacturing,or DFM) ^ ! !+ (Design of Experiment，or DOE), 改善或是新的設計規(guī)劃圖的規(guī)則，以期減少錯誤及提高合格率。又一個進一步的利用為將一缺陷診斷與實驗設計、制程模塊分割(例如散焦曝 光矩陣等)或制程參數(shù)整合做結合。該自動化及有效的缺陷合格率診斷可以辨識出缺陷為 隨機微顆粒缺陷、系統(tǒng)缺陷或是制程關連缺陷，以及推論該缺陷的類型、合格率、組成及分 布與該制程模塊或該制程參數(shù)整合的關連性。如此缺陷的產(chǎn)生原因將完全地以制程模塊或 該制程參數(shù)整合來表達。最佳的制程模塊或是制程整合情況可被妥善地選擇出，由此減少 缺陷合格率的影響。再一個進一步的利用為借助于數(shù)據(jù)庫所儲存的先前及最近制造過的晶圓所產(chǎn)生 的多個實際缺陷(隨機微顆粒缺陷及系統(tǒng)缺陷)，來預估一個新設計規(guī)劃圖的合格率。這樣 的合格率預估是跟傳統(tǒng)利用模擬、虛擬的缺陷的作法完全不一樣。新的設計規(guī)劃圖的合格 率預估可分成兩部分一個是使用實際的隨機微顆粒缺陷的合格率預估，另一個是使用實 際的系統(tǒng)缺陷的合格率預估。請參考圖9所示，其中使用實際的隨機微顆粒缺陷的合格率 預估的詳細流程提出如下。首先，一個新設計規(guī)劃圖從設計規(guī)劃圖數(shù)據(jù)庫中取出，并且將新設計規(guī)劃圖與缺 陷圖像100的單位尺寸調整為一致(步驟S201)。新設計規(guī)劃圖也包括多個設計電路圖案， 然后一個新的晶圓會依據(jù)新設計規(guī)劃圖制造出多個重復的芯片。接著，將先前及最近制造過的晶圓所產(chǎn)生的實際隨機微顆粒缺陷(例如缺陷 101、103或104)從缺陷數(shù)據(jù)庫搜尋出(步驟S203)。新晶圓跟之前制造過的晶圓有類似相 近的制造過程，例如被同樣的機具或設備制造。之后，將所述這些實際隨機微顆粒缺陷的輪 廓隨機地、人為地或是依據(jù)所述這些實際缺陷的原始坐標，疊置在新設計規(guī)劃圖上(步驟 S205)。再來，類似步驟S115，分析所述這些實際缺陷的輪廓與新設計規(guī)劃圖的所述這些 設計電路圖案的重疊情形，由此判斷所述這些實際缺陷分別是否在新設計規(guī)劃圖上導致一 斷路錯誤或一短路錯誤(步驟S207)。如果有斷路錯誤或短路錯誤產(chǎn)生于新晶圓的其中一 個芯片上，則新晶圓的合格率將會減少。所以計算有多少個芯片有斷路或短路錯誤即可預 估新晶圓的合格率。因為使用了來自于類似的制造過程的實際隨機微顆粒缺陷，本發(fā)明的合格率預估 比起公知的方式而言，較為準確。然后，如果新晶圓的預估合格率低于需求，設計公司10的 設計者可修改新設計規(guī)劃圖，或是制造廠20的工程師可以修改新設計規(guī)劃圖的制造流程， 由此來提高合格率。另外，步驟S205可以另外一種方式來執(zhí)行。首先從新設計規(guī)劃圖中擷取出多個局 部設計規(guī)劃圖(local layout)，經(jīng)過調整缺陷圖像100及局部設計規(guī)劃圖的單位尺寸為一 致后，再將所述這些缺陷的輪廓分別疊置于所述這些局部設計規(guī)劃圖上。以這樣的方式來 做，分析實際缺陷的輪廓與設計電路圖案的重疊情形時，可較為快速。因為局部設計規(guī)劃圖 比起整個新設計規(guī)劃圖而言，尺寸明顯地較小。請參考圖10所示，使用實際的系統(tǒng)缺陷的合格率預估的詳細流程提出如下。
首先，一個新設計規(guī)劃圖從設計規(guī)劃圖數(shù)據(jù)庫中取出(步驟301)。然后將新設計 規(guī)劃圖的電路設計圖案與一系統(tǒng)缺陷特征庫(systematicdefect patterns library)中的 系統(tǒng)缺陷特征比對(步驟303)。系統(tǒng)缺陷特征庫是儲存于缺陷數(shù)據(jù)庫中，且是由實際的系 統(tǒng)缺陷所建立出。如果新設計規(guī)劃圖具有符合系統(tǒng)缺陷特征庫的設計電路圖案，則依據(jù)新 設計規(guī)劃圖制造的晶圓可能也具有此系統(tǒng)缺陷。系統(tǒng)缺陷有可能會在晶圓上造成錯誤，其 進一步?jīng)Q定于制造過程的情況，例如制程參數(shù)的臨界尺寸。當系統(tǒng)缺陷造成錯誤于該晶圓 時，該晶圓的合格率即會降低。因此，下一步為找尋系統(tǒng)缺陷錯誤與制造過程的情況之間的關連性(步驟305)。 如此，哪一種情況會使系統(tǒng)缺陷造成錯誤于該晶圓即可被找出。關連性的找尋是借助于分 析制程參數(shù)或制造過程的在線參數(shù)(in-line data)等，或是借助于實驗設計分析、數(shù)據(jù)挖 掘技術(datamining)。在關連性被找尋到后，設計公司10就可知哪一種情況對他們的新設 計規(guī)劃圖是最佳，意指合格率最不易被系統(tǒng)缺陷錯誤所影響。如此，設計公司10可將最佳 的情況告訴制造廠20，讓制造廠20使用這樣的情況來制造對應新設計規(guī)劃圖的晶圓。請再度參考圖1所示，先前有提及本方法的第一實施例主要是在設計公司10中執(zhí) 行，然而也可在制造廠20中執(zhí)行。制造廠20本身有缺陷圖像及缺陷數(shù)據(jù)，它只需要從設計 公司10中取得設計規(guī)劃圖。如此，制造廠20可執(zhí)行如步驟S115所述的錯誤判斷，并且將 錯誤或是合格率的信息傳給設計公司10，將晶圓的健康狀況告知于設計公司10。除了第一實施例，本方法更具有一第二較佳實施例。該第二實施例同樣以晶圓做 為物品的范例，且可在設計公司10或是制造廠20中執(zhí)行。請參考圖11所示，并配合參考圖2、圖3和圖4，本方法的第二實施例的詳細流程 提出如下，其與第一實施例的流程類似。也就是說，步驟S401至S407與步驟SlOl至S107 相同，步驟S415至S417分別與步驟S115至S117相同，因此以下的說明將著重于步驟S409 及 S413。在步驟S409中，缺陷圖像100最終也會依據(jù)缺陷101的坐標疊置在設計規(guī)劃圖 200上，然而是以兩個細部的步驟來完成。請參考圖12所示，首先依據(jù)缺陷101的坐標，從 設計規(guī)劃圖200的中擷取出缺陷101坐標周圍的一局部設計規(guī)劃圖200A(步驟S4091)。局 部設計規(guī)劃圖200A的面積遠小于整個設計規(guī)劃圖200，因此局部設計規(guī)劃圖200A可較快速 被電腦運算及處理。將缺陷圖像100及局部設計規(guī)劃圖200A的單位尺寸調整為一致，接著 將缺陷圖像100疊置在局部設計規(guī)劃圖200A上，而不是整個設計規(guī)劃圖200(步驟S4093)。 如此，下一個步驟S411可以較快地被執(zhí)行。請參考圖13所示，在步驟S413中，缺陷101的輪廓是疊置在局部設計規(guī)劃圖 200A。所以最后的步驟S415可較快地被執(zhí)行，因為局部設計規(guī)劃圖200A遠比設計規(guī)劃圖 200來得小。就像是本方法的第一實施例，第二實施例也有多種進一步的利用及選擇性的步 驟，例如整體性的缺陷分析、整合可制造性設計及實驗設計、新設計規(guī)劃圖的合格率預估以 及整合實驗設計、制程模塊分割或制程參數(shù)整合來找出缺陷的產(chǎn)生原因。因此這些第二實 施例的進一步的利用及選擇性的步驟將不再此說明。綜合上述的說明，本發(fā)明的方法具有以下特點1、可監(jiān)控制造過程中物品的健康情況，不用等到制造過程結束。
2、錯誤的判斷是依據(jù)缺陷的實際輪廓，所以較為準確。因此合格率的預估也較為 準確。3、新設計規(guī)劃圖的合格率是依據(jù)具有類似制造過程的已制造晶圓所產(chǎn)生的隨機 微顆粒缺陷及系統(tǒng)缺陷來預估，因此比公知方式更為準確。4、當任何新缺陷圖像產(chǎn)生時，本方法會自動地執(zhí)行。所以缺陷幾乎可即時地被分 析，以確保物體沒有任何潛在的錯誤被忽略掉。但是，以上所述僅為本發(fā)明的較佳實施例，非意欲局限本發(fā)明的保護范圍，故凡運 用本發(fā)明說明書及附圖內容所做的等效變化，均同理皆包含于本發(fā)明的保護范圍內，特此聲明。
權利要求
1.一種物體制造缺陷的應用方法，其特征在于，包括步驟如下從一物體的制造過程取得一缺陷圖像，該缺陷圖像包括一缺陷及該缺陷周圍的多個已 制造出的電路圖案； 取得該缺陷的坐標；取得該物體的一設計規(guī)劃圖，該設計規(guī)劃圖包括多個設計電路圖案； 將該缺陷圖像及該設計規(guī)劃圖的單位尺寸調整為一致； 從該缺陷圖像中擷取出該缺陷的輪廓；依據(jù)該缺陷的坐標，將該缺陷的輪廓疊置于該設計規(guī)劃圖上；以及 借助于分析該缺陷的輪廓與所述這些設計電路圖案的重疊情形，來判斷該缺陷是否在 該設計規(guī)劃圖上導致一斷路錯誤或一短路錯誤。
2.如權利要求1所述的物體制造缺陷的應用方法，其特征在于，在“取得該物體的一設 計規(guī)劃圖，該設計規(guī)劃圖包括多個設計電路圖案”的步驟后，更包括步驟如下將該缺陷圖像的已制造出的電路特征與該設計規(guī)劃圖的設計電路圖案做比對，由此校 正該缺陷的坐標。
3.如權利要求1所述的物體制造缺陷的應用方法，其特征在于，當該缺陷的輪廓截斷 所述這些設計電路圖案的其中一個時，該缺陷導致該斷路錯誤。
4.如權利要求1所述的物體制造缺陷的應用方法，其特征在于，當該缺陷的輪廓橋接 所述這些設計電路圖案的其中兩個時，該缺陷導致該短路錯誤。
5.如權利要求1所述的物體制造缺陷的應用方法，其特征在于，更包括步驟如下 判斷該缺陷是隨機微顆粒缺陷、系統(tǒng)缺陷或是制程關連缺陷。
6.如權利要求5所述的物體制造缺陷的應用方法，其特征在于，該系統(tǒng)缺陷包括頸 縮、橋接、遺漏或崩塌。
7.如權利要求5所述的物體制造缺陷的應用方法，其特征在于，該制程關連缺陷包括 殘余物、刮痕、腐蝕、凹痕、薄霧、水痕、剝落物、光阻液隆起或氣泡。
8.如權利要求1所述的物體制造缺陷的應用方法，其特征在于，所述這些步驟重復執(zhí) 行于該制造流程中的不同缺陷圖像。
9.如權利要求8所述的物體制造缺陷的應用方法，其特征在于，更包括步驟如下 取得一新物體的新設計規(guī)劃圖，該新設計規(guī)劃圖包括多個設計電路圖案；將所述這些缺陷圖像及該新設計規(guī)劃圖的單位尺寸調整為一致； 依據(jù)所述這些缺陷的坐標，將所述這些缺陷的輪廓分別疊置于該新設計規(guī)劃圖上；以及借助于分別分析所述這些缺陷的輪廓與該新設計規(guī)劃圖的所述這些設計電路圖案的 重疊情形，來判斷所述這些缺陷分別是否在該新設計規(guī)劃圖上導致一斷路錯誤或一短路錯誤。
10.如權利要求9所述的物體制造缺陷的應用方法，其特征在于，在“依據(jù)所述這些缺 陷的坐標，將所述這些缺陷的輪廓分別疊置于該新設計規(guī)劃圖上”的步驟中，更包括步驟如 下從該新設計規(guī)劃圖中擷取多個局部設計規(guī)劃圖；以及 將所述這些缺陷的輪廓分別疊置于所述這些局部設計規(guī)劃圖上。
11.如權利要求1所述的物體制造缺陷的應用方法，其特征在于，更包括“將一缺陷診 斷與實驗設計、制程模塊分割或制程參數(shù)整合做結合”的步驟，其中該步驟又包括些步驟如 下提取該缺陷的診斷結果；提取該實驗設計、該制程模塊分割或該制程參數(shù)整合；對該診斷結果與該實驗設計、該制程模塊分割或該制程參數(shù)整合做數(shù)據(jù)分析；以及 推論該缺陷與該制程模塊或是該制程參數(shù)整合的關連性，并且優(yōu)化使得缺陷對合格率 的影響最小。
12.—種物體制造缺陷的應用方法，其特征在于，包括步驟如下從一物體的制造過程取得一缺陷圖像，該缺陷圖像包括一缺陷及該缺陷周圍的多個已 制造出的電路圖案； 取得該缺陷的坐標；取得該物體的一設計規(guī)劃圖，該設計規(guī)劃圖包括多個設計電路圖案；將該缺陷圖像及該設計規(guī)劃圖的單位尺寸調整為一致；依據(jù)該缺陷的坐標，從該設計規(guī)劃圖中擷取出該缺陷周圍的一局部設計規(guī)劃圖；從該缺陷圖像中擷取出該缺陷的輪廓；將該缺陷的輪廓疊置于該局部設計規(guī)劃圖上；以及借助于分析該缺陷的輪廓與所述這些設計電路圖案的重疊情形，來判斷該缺陷是否在 該設計規(guī)劃圖上導致一斷路錯誤或一短路錯誤。
13.如權利要求12所述的物體制造缺陷的應用方法，其特征在于，在“取得該物體的一 設計規(guī)劃圖，該設計規(guī)劃圖包括多個設計電路圖案”的步驟后，更包括步驟如下將該缺陷圖像的已制造出的電路特征與該設計規(guī)劃圖的設計電路圖案做比對，由此校 正該缺陷的坐標。
14.如權利要求12所述的物體制造缺陷的應用方法，其特征在于，當該缺陷的輪廓截 斷所述這些設計電路圖案的其中一個時，該缺陷導致該斷路錯誤。
15.如權利要求12所述的物體制造缺陷的應用方法，其特征在于，當該缺陷的輪廓橋 接所述這些設計電路圖案的其中兩個時，該缺陷導致該短路錯誤。
16.如權利要求12所述的物體制造缺陷的應用方法，其特征在于，更包括步驟如下 判斷該缺陷是隨機微顆粒缺陷、系統(tǒng)缺陷或是制程關連缺陷。
17.如權利要求16所述的物體制造缺陷的應用方法，其特征在于，該系統(tǒng)缺陷包括頸 縮、橋接、遺漏或是崩塌。
18.如權利要求16所述的物體制造缺陷的應用方法，其特征在于，該制程關連缺陷包 括殘余物、刮痕、腐蝕、凹痕、薄霧、水痕、剝落物、光阻液隆起或氣泡。
19.如權利要求12所述的物體制造缺陷的應用方法，其特征在于，所述這些步驟重復 執(zhí)行于該制造流程中的不同缺陷圖像。
20.如權利要求19所述的物體制造缺陷的應用方法，其特征在于，更包括步驟如下 取得一新物體的新設計規(guī)劃圖，該新設計規(guī)劃圖包括多個設計電路圖案；將所述這些缺陷圖像及該新設計規(guī)劃圖的單位尺寸調整為一致； 依據(jù)所述這些缺陷的坐標，將所述這些缺陷的輪廓分別疊置于該新設計規(guī)劃圖上；以及借助于分別分析所述這些缺陷的輪廓與該新設計規(guī)劃圖的所述這些設計電路圖案的 重疊情形，來判斷所述這些缺陷分別是否在該新設計規(guī)劃圖上導致一斷路錯誤或一短路錯誤。
21.如權利要求20所述的物體制造缺陷的應用方法，其特征在于，在“依據(jù)所述這些缺 陷的坐標，將所述這些缺陷的輪廓分別疊置于該新設計規(guī)劃圖上”的步驟中，更包括步驟如 下從該新設計規(guī)劃圖中擷取多個局部設計規(guī)劃圖；以及 將所述這些缺陷的輪廓分別疊置于所述這些局部設計規(guī)劃圖上。
22.如權利要求12項所述的物體制造缺陷的應用方法，其特征在于，更包括“將一缺陷 診斷與實驗設計、制程模塊分割或制程參數(shù)整合做結合”的步驟，其中該步驟又包括些步驟 如下提取該缺陷的診斷結果；提取該實驗設計、該制程模塊分割或該制程參數(shù)整合；對該診斷結果與該實驗設計、該制程模塊分割或該制程參數(shù)整合做數(shù)據(jù)分析；以及 推論該缺陷與該制程模塊或是該制程參數(shù)整合的關連性，并且優(yōu)化使得缺陷對合格率 的影響最小。
全文摘要
一種物體制造缺陷的應用方法，包括步驟如下從一物體的制造過程取得一缺陷圖像，缺陷圖像包括一缺陷及缺陷周圍的多個已制造出的電路圖案；取得缺陷的坐標；取得物體的一設計規(guī)劃圖，設計規(guī)劃圖包括多個設計電路圖案；調整缺陷圖像及設計規(guī)劃圖的單位尺寸為一致；從缺陷圖像中擷取出缺陷的輪廓；依據(jù)缺陷的坐標，將缺陷的輪廓疊置于設計規(guī)劃圖上；以及借助于分析缺陷的輪廓與設計電路圖案的重疊情形，來判斷缺陷是否在設計規(guī)劃圖上導致一斷路錯誤或一短路錯誤。由此，物體的健康狀況可在制造過程中監(jiān)控，不用等到制造過程結束后才能得知。
文檔編號G01N21/88GK102142355SQ201010111580
公開日2011年8月3日 申請日期2010年2月2日 優(yōu)先權日2010年2月2日
發(fā)明者呂一云 申請人:呂一云