專利名稱：包括電源可控區(qū)域的半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括電源可控區(qū)域的半導(dǎo)體集成電路。更具體地，本發(fā)明涉及一種包括其電源供給能夠被控制為接通/斷開的區(qū)域的其中包括測試電路的半導(dǎo)體集成電 路及設(shè)計(jì)該半導(dǎo)體集成電路的方法。
背景技術(shù)：
近年來，對電子設(shè)備的低功耗的要求日益強(qiáng)烈，因此正在發(fā)展使用具有電源供給 控制功能的半導(dǎo)體集成電路。圖14是示出了包括電源可控區(qū)域的半導(dǎo)體集成電路的布；在半導(dǎo)體集成電路10中，布線有用作PAD供給電源的電源供給VDD和用作PAD供 給GND的接地電源供給GND。然后，半導(dǎo)體集成電路10包括其電源供給通常接通的常通區(qū)域和其電源供給可 由電源供給控制控制為接通/斷開的電源可控區(qū)域12。電源供給VSD被布線到電源可控區(qū)域12中作為電源供給，并且該電源可控區(qū)域12 由于來自電源供給VSD的電源供給而操作。電源控制開關(guān)13A和13B被設(shè)置在電源供給VDD與電源供給VSD之間，并且根據(jù) 從電源可控區(qū)域12外部輸入的電源控制信號CTL來控制電源控制開關(guān)13A和13B的接通 /斷開操作。圖15是電源供給控制的電路圖。在電源供給VDD與電源供給VSD之間設(shè)置多個半導(dǎo)體開關(guān)14 (在該示例中為PMOS 晶體管)，并且將控制信號線16布線為電源控制信號CTL被提供到每個半導(dǎo)體開關(guān)14的柵 極。此外，在各半導(dǎo)體開關(guān)14之間插入時序調(diào)整緩沖器15。在上述構(gòu)造中，根據(jù)電源控制信號CTL控制電源控制開關(guān)13A和13B的接通/斷 開操作，從而控制電源供給VSD的電壓。結(jié)果，響應(yīng)于電源可控區(qū)域12中的邏輯電路18的 工作電平將適當(dāng)?shù)碾妷菏┘拥诫娫垂┙oVSD，并且當(dāng)電源可控區(qū)域12非工作時停止對電源 供給VSD的電源供給。結(jié)果，防止了從電源供給VDD到接地電源供給GND的泄漏電流，并且能夠?qū)崿F(xiàn)較低 的功耗。JP 2006-170663A中公開了具有電源控制功能和電源切斷功能的大規(guī)模集成電路 (LSI)。傳統(tǒng)的電源可控區(qū)域的面積小，因而組成電源控制開關(guān)的半導(dǎo)體開關(guān)的數(shù)目也會 極其小(例如，1或2)。相反，近年來，因?yàn)殡娫纯煽貐^(qū)域變大并且其操作變得復(fù)雜，所以電源控制開關(guān)的 構(gòu)造需要大量半導(dǎo)體開關(guān)。然而，組成電源控制開關(guān)的半導(dǎo)體開關(guān)的數(shù)目增加導(dǎo)致下列問題。
例如，如圖16中所示，當(dāng)控制信號線16在途中被斷開時，斷開部分處的控制信號 線的電勢變得不固定。可能出現(xiàn)半導(dǎo)體開關(guān)14由于不固定的電勢而被固定到常斷狀態(tài)的 缺陷。在此情況下，正常工作的半導(dǎo)體開關(guān)14只是設(shè)置在圖16中的左側(cè)的開關(guān)，而沒有 施加電源供給VSD所需的電壓。于是，當(dāng)電源可控區(qū)域12工作時，出現(xiàn)IR降而使電源供給VSD的電勢下降。 在此情況下，因?yàn)槌嚅_關(guān)存在，所以與其中各開關(guān)正常工作的情況相比較，電源 供給線VDD與VSD之間的電壓降(IR降)的程度變大。由于該原因，施加到邏輯電路18的 電壓的值會不會是充足的值。這引致邏輯電路18故障且邏輯電路18在規(guī)定工作頻率下不 工作的問題?；蛘?，如圖17中所示，當(dāng)控制信號線16在途中被斷開且斷開部分處的控制信號線 的電勢變得不固定時，可能出現(xiàn)半導(dǎo)體開關(guān)14被固定到常通狀態(tài)的缺陷。在此情況下，即使當(dāng)電源可控區(qū)域12的邏輯電路18停止其操作時將預(yù)定數(shù)目或 所有電源控制開關(guān)13A和13B斷開以抑制泄漏電流，也會允許電流從壞了的常通開關(guān)流過。 結(jié)果，未能達(dá)到引入電源控制開關(guān)13A和13B的最初目的。此外，隨著組成電源控制開關(guān)13A和13B的半導(dǎo)體開關(guān)14的數(shù)目變大，由斷開而 導(dǎo)致常通的開關(guān)數(shù)或由斷開而導(dǎo)致常斷的開關(guān)數(shù)變大。結(jié)果，IR降的程度和泄漏電流量增 大得更多。至今為止，即使在用于控制電源控制開關(guān)13A和13B的控制信號線中發(fā)生故障，也 極難指出其原因。例如，在圖16的情況下，當(dāng)由于IR下降導(dǎo)致發(fā)生電源可控區(qū)域12的故障或工作 頻率的變慢時，檢測到錯誤。然而，難以具體識別其原因是控制信號線16被斷開、電源控制信號CTL其本身的 邏輯出錯還是電源可控區(qū)域12的晶體管14有缺陷。此外，在圖17的情況下，檢測到泄漏電流的存在，但難以具體識別該泄漏電流是 由于控制信號線16的斷開導(dǎo)致產(chǎn)生于電源可控區(qū)域12中還是產(chǎn)生于常通區(qū)域11中。據(jù)此，傳統(tǒng)的技術(shù)存在要被解決的問題，S卩，不能指出由于控制信號線16的斷開 而導(dǎo)致發(fā)生的電路的故障、泄漏電流的增加等。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的半導(dǎo)體集成電路包括第一電源供給線，該第一電源供給線被配置 為供給給定電壓；第二電源供給線，該第二電源供給線被與第一電源供給線分開設(shè)置；開 關(guān)，該開關(guān)被連接在第一電源供給線與第二電源供給線之間，以根據(jù)輸入的控制信號控制 是否將給定電壓從第一電源供給線供給到第二電源供給線；第一邏輯電路，該第一邏輯電 路被連接到第二電源供給線，以基于第二電源供給線中產(chǎn)生的電壓進(jìn)行操作；控制信號線， 該控制信號線被連接到開關(guān)，以將控制信號供給到開關(guān)；和端子，該端子被連接到控制信號 線，以將通過控制信號線傳播的控制信號輸出到外部。利用上述構(gòu)造，能從外部觀察電源控制信號的值。結(jié)果，能夠指出由于控制信號線 與開關(guān)的斷開而引起的邏輯電路的故障或泄漏電流的增加或由于其他因素而引起的那些問題。


從下面結(jié)合附圖對某些優(yōu)選實(shí)施例的說明，本發(fā)明的以上及其他目的、優(yōu)點(diǎn)和特 征將更加明顯，在這些附圖中圖1是根據(jù)本發(fā)明的第一實(shí)施例的包括電源可控區(qū)域的半導(dǎo)體集成電路的布圖 圖； 圖2是示出第一實(shí)施例的修改示例1的圖；圖3是示出第一實(shí)施例的修改示例2的圖；圖4是示出第一實(shí)施例的修改示例3的圖；圖5是示出本發(fā)明的第二實(shí)施例的圖；圖6是示出觀察觸發(fā)器(FF)的圖；圖7是示出本發(fā)明的第三實(shí)施例中對電源控制開關(guān)進(jìn)行測試的狀態(tài)的圖；圖8是示出第三實(shí)施例中對除電源控制開關(guān)以外的電路進(jìn)行邏輯測試的狀態(tài)的 圖；圖9是示出傳統(tǒng)的設(shè)計(jì)方法的過程的圖；圖10是示出電源層級的圖；圖11是示出傳統(tǒng)的設(shè)計(jì)方法的過程的圖示；圖12是示出本發(fā)明的第四實(shí)施例中用于插入電源控制開關(guān)的掃描測試的設(shè)計(jì)過 程的圖；圖13是示出第四實(shí)施例中增加輸出節(jié)點(diǎn)并插入開關(guān)觀察FF的狀態(tài)的圖；圖14是現(xiàn)有技術(shù)中包括電源可控區(qū)域的半導(dǎo)體集成電路的布；圖15是示出電源控制開關(guān)的構(gòu)造的圖；圖16是示出電源控制開關(guān)的缺陷的一個示例的圖；圖17是示出電源控制開關(guān)的缺陷的另一示例的圖。
具體實(shí)施例方式現(xiàn)在，這里將參照示出的實(shí)施例來說明本發(fā)明。本領(lǐng)域的技術(shù)人員將認(rèn)識到，利 用本發(fā)明的教導(dǎo)可實(shí)現(xiàn)許多替代實(shí)施例，并且本發(fā)明不限于為了解釋性目的而示出的實(shí)施 例。以下，參照附圖以及附圖中各元件的附圖標(biāo)記來對本發(fā)明的實(shí)施例進(jìn)行說明。(第一實(shí)施例)對本發(fā)明的第一實(shí)施例進(jìn)行說明。圖1是根據(jù)第一實(shí)施例的包括電源可控區(qū)域的半導(dǎo)體集成電路的布。參照圖1，半導(dǎo)體集成電路100包括常通區(qū)域200和電源可控區(qū)域300。電源控制 開關(guān)3IOA和3IOB被放置在電源供給VDD和電源供給VSD之間，并根據(jù)從電源可控區(qū)域300 外部輸入的電源控制信號CTL來控制電源控制開關(guān)310A和310B的接通/斷開。電源控制開關(guān)310A和310B由多個開關(guān)串構(gòu)成。電源控制開關(guān)中的每個開關(guān)串都具有開關(guān)單元17，每一個開關(guān)單元17都包括在電源供給VDD和電源供給VSD之間切換的半導(dǎo)體晶體管14以及時序調(diào)整緩沖器15的組合， 如參照圖15所述的。對于電源控制開關(guān)的開關(guān)串310A和310B中的每一個，電源控制信號線320被分支，并且分支線320A和320B中的每一個都布線在電源可控區(qū)域300中。然后，開關(guān)單元17 對于分支的電源控制信號線320A和320B對準(zhǔn)，以組成電源控制開關(guān)的開關(guān)串310A和310B 中的每一個。在第一實(shí)施例中，提供用于將控制信號線320的信號提取到外部的輸出節(jié)點(diǎn)330A 和330B以及輸出端子340A和340B。輸出節(jié)點(diǎn)330A和330B以及輸出端子340A和340B分別針對分支的控制信號線 320A和320B，S卩，電源控制開關(guān)310A和310B的開關(guān)串設(shè)置。輸出節(jié)點(diǎn)330A和330B可對于電源控制開關(guān)的開關(guān)串將電源控制開關(guān)的最后一級 的輸出輸出到電源可控區(qū)域300的外部。輸出端子340A和340B分別與從輸出節(jié)點(diǎn)330A和330B引出的線相連。輸出端子340A和340B每一個都對于電源控制開關(guān)的開關(guān)串將電源控制開關(guān)的最 后一級的輸出輸出到芯片的外部。在上述構(gòu)造中，電源控制開關(guān)310A和310B的操作可被確認(rèn)。具體而言，如下所述 地確定控制信號線有無斷開。例如，當(dāng)控制信號線320A和320B在途中斷開時，斷開部分處的布線的電勢不穩(wěn) 定，這可從圖15至17的描述中理解。因此，該部分的邏輯值依據(jù)斷開的情形而被固定在高 電平和低電平中的任一電平。結(jié)果，該斷開部分與輸出端子340A或340B之間的開關(guān)變成 處于常通或常斷狀態(tài)，并且不會響應(yīng)用于控制各開關(guān)的連接狀態(tài)的控制信號CTL的邏輯值 中的變化。本實(shí)施例利用此現(xiàn)象。即，例如，在測試設(shè)備被連接到輸出端子340A以觀察輸 出端子340A的邏輯值的情況下，當(dāng)從輸出端子340A輸出的邏輯值響應(yīng)于被輸入到控制信 號線320A的信號CTL的邏輯值中的變化而改變時，在控制信號線320A中沒有發(fā)生斷開。 另一方面，在被輸入到控制信號線320A的信號CTL的邏輯值改變的情況下，當(dāng)從輸出端子 340A輸出的信號的邏輯值被固定而沒有任何變化時，控制信號線320A在該信號線的任一 部分處被斷開。對于其中借助于輸出端子340A來確定控制信號線320A有無斷開的情況給 出以上說明。以上同樣適用于其中借助于輸出端子340B來確定控制信號線320B有無斷開 的情況。在傳統(tǒng)的技術(shù)中，如上所述，不可能區(qū)分多個發(fā)生因素當(dāng)中哪個因素導(dǎo)致由IR降 而引起的芯片上給定區(qū)域中泄漏電流的增加和邏輯電路18的故障。然而，根據(jù)本實(shí)施例， 能夠確定用于控制每個開關(guān)的控制信號線有無斷開。因此，在本實(shí)施例中，能夠區(qū)分由于IR 下降而引起的給定區(qū)域中泄漏電流的增加和邏輯電路18的故障是由控制信號線與用于控 制將電壓供給到電源可控區(qū)域300的開關(guān)的斷開而引起的，還是由其他因素引起的。此外，在進(jìn)行操作測試時，存在對于每個半導(dǎo)體開關(guān)單元17設(shè)置外部輸出端子的 想法。然而，因?yàn)榻M成電源控制開關(guān)的半導(dǎo)體開關(guān)數(shù)目大，所以引起了測試點(diǎn)顯著增多的問 題。因此，該想法并不實(shí)際。鑒于此，在本實(shí)施例中，可分別針對電源控制開關(guān)的開關(guān)串310A和310B來設(shè)置輸 出節(jié)點(diǎn)330A和330B以及輸出端子340A和340B，從而可以顯著地減少觀察點(diǎn)的數(shù)目。(修改示例)
作為修改示例1，如圖2中所示，可給出下述構(gòu)造，即，將已通過電源控制開關(guān)的各 開關(guān)串310A至310E的信號輸入到“與”、“或”和“異或”的邏輯門211、212和213，并將來 自這些邏輯門的各輸出信號輸出到各輸出端子340C至340E。圖2的“異或”被示出為具有 多個輸入的異或，但事實(shí)上，該異或由具有兩個輸入的多級異或構(gòu)成。即，可通過與門來測 試其中由控制信號線指示的所有值都為“ 1”的情況，并且可通過或門來測試其中由控制信 號線指示的所有值都為“0”的情況。例如，在電源控制信號CTL為高電平的情況下，除非與 門的輸出為高電平，否則信號線被斷開。此外，在CTL為低電平的情況下，除非或門的輸出 為低電平，否則可確定信號線被斷開。此外，在具有兩個輸入的異或的多級構(gòu)造中，如果在 CTL為低電平時和CTL為高電平時從異或均輸出低電平的信號，則信號線未被斷開。然而， 如果在CTL為低或高的狀態(tài)下從異或輸出高電平的信號，則可確定信號線被斷開。此外，作為修改示例2，如圖3中所示，可給出下述構(gòu)造，即，將已通過電源控制開 關(guān)的各開關(guān)串310A至310E的信號分別輸入到觸發(fā)器(FF) 221至225，并將來自這些觸發(fā) 器的輸出經(jīng)過多路復(fù)用器230選擇性地輸出到輸出端子340F。在此情況下，傳播CTL的各 控制信號線的輸出被保持在各FF 221至225中一次。然后，MUX 230的信號“選擇”的值 轉(zhuǎn)換，以將由各FF保持的值輸出到端子340F?？山o出下述構(gòu)造，即，無需提供FF 221至FF 225，MUX 230的輸出基于“選擇”的值而改變，以將傳播CTL的各控制信號線輸出輸出到外 部。利用上述構(gòu)造，即使在電源控制開關(guān)的開關(guān)串的數(shù)目大時，也能減少觀察點(diǎn)的數(shù)目。此外，作為修改示例3，如圖4中所示，可給出下述構(gòu)造，即，使開關(guān)串鏈接在一起， 以構(gòu)成電源控制開關(guān)，從而減小輸出節(jié)點(diǎn)數(shù)和輸出端子數(shù)。(第二實(shí)施例)接下來，將說明本發(fā)明的第二實(shí)施例。第二實(shí)施例被構(gòu)造為通過掃描測試來實(shí)施包括電源供給開關(guān)的電路的測試。圖5示出了第二實(shí)施例。在第二實(shí)施例中，為了進(jìn)行掃描路徑測試，用掃描觸發(fā)器(以下被稱為“觀察FF”)來構(gòu)造給定觸發(fā)器。如圖6中所示，通過將多路復(fù)用器410添加到每個正常觸發(fā)器400的輸入來構(gòu)造 觀察FF。多路復(fù)用器410在正常數(shù)據(jù)輸入(DIN)和掃入(scan-in) (SIN)之間對到觸發(fā)器 400的數(shù)據(jù)輸入引腳的輸入信號進(jìn)行轉(zhuǎn)換。多路復(fù)用器410根據(jù)信號“移位使能”而轉(zhuǎn)換正常操作和測試模式，并且在測試模 式下，加載掃入(SIN)并將該掃入供給到觸發(fā)器的數(shù)據(jù)端子。然后，以使前一級的觸發(fā)器 400的掃出(scan-out)變成后一級的觸發(fā)器400的掃入(SIN)的方式將各觸發(fā)器400彼此 連接。結(jié)果，構(gòu)造出掃描路徑測試的掃描鏈。在圖5中，為了便于清楚可視，省略了用于觀察FF的多路復(fù)用器410，并示出D和 SIN作為數(shù)據(jù)端子。此外，信號“移位使能”被輸出到每個觸發(fā)器的多路復(fù)用器，但在圖5中，省略了信號“移位使能”的布線。此外，省略了觀察FF的正常操作中的正常數(shù)據(jù)輸入線，并主要示出了掃描鏈的布線。此外，在圖5中，僅示例出正常操作所需的一個邏輯電路(附圖標(biāo)記19)，并省略了 其他電路。參照圖5，首先，對于用于測試用于控制電源控制開關(guān)310A和310B的連接狀態(tài)的 各信號線的掃描鏈，給出說明。測試用于控制電源控制開關(guān)310A和310B的連接狀態(tài)的各信號線的掃描鏈?zhǔn)菑?SiNi到soi的線。例如，掃描鏈smi也用于測試下述邏輯電路的操作，所述邏輯電路被連 接在設(shè)置在FF 503的SOl側(cè)的觸發(fā)器(FF)的數(shù)據(jù)端子與設(shè)置在位于另一掃描鏈SIN3上 的FF 507的S03側(cè)的FF的數(shù)據(jù)端子之間。該測試是已知為公知技術(shù)的掃描路徑測試。艮口， SINl被設(shè)置為除了測試設(shè)置在半導(dǎo)體集成電路100中的邏輯電路的操作以外，還測試用于 控制電源控制開關(guān)310A和310B的連接狀態(tài)的信號線。另一方面，還在圖5的半導(dǎo)體集成電路100中設(shè)置與Sim不同的其他掃描鏈SIN2 和SIN3。SIN2和SIN3是用于測試設(shè)置在常通區(qū)域200中的邏輯電路以及設(shè)置在電源可控 區(qū)域300內(nèi)部的邏輯電路的掃描鏈。參照圖5，SIN3被用于測試設(shè)置在常通區(qū)域200中的邏輯電路19，且實(shí)際地，也用 于測試設(shè)置在電源可控區(qū)域300內(nèi)部的邏輯電路。特別地，F(xiàn)F 508、FF 509、FF 510和FF 511是被用于測試電源可控區(qū)域300內(nèi)部的邏輯電路的FF。如SIN3 —樣，SIN2也是用于 測試設(shè)置在常通區(qū)域200和電源可控區(qū)域300中的邏輯電路的掃描鏈。在圖5中，設(shè)置觀察FF 501，在正常操作下，電源控制信號CTL被輸入到該觀察FF 501，并且從芯片外部的掃入端子將掃描路徑測試的測試數(shù)據(jù)Sim輸入到該觀察FF 501的 掃入端子。觀察FF 501的數(shù)據(jù)輸出經(jīng)過或電路241被輸入到電源控制開關(guān)310A和310B。在本實(shí)施例中，如下所述地測試傳播控制信號CTL的控制信號線，所述控制信號 CTL用于控制電源控制開關(guān)310A和310B是接通還是斷開的連接狀態(tài)。首先，激活控制信號“移位使能”。例如，將信號“移位使能”設(shè)定為高電平。在此情況下，如上所述，包括在Sim、SIN2和SIN3中的各FF響應(yīng)于已變成高電平 的信號“移位使能”而加載在各FF中的SIN側(cè)的輸入信號。于是，因?yàn)樾盘枴耙莆皇鼓堋睘?高電平，所以從或電路241輸出的信號的邏輯值也被固定到高電平?；螂娐?41被連接到傳播CTL的控制信號線(參照圖15)。S卩，因?yàn)榛螂娐?41被 固定到高電平，所以用于控制電源到電源可控區(qū)域300的供給的各開關(guān)的接通/斷開狀態(tài) 也被固定。在本實(shí)施例中，假設(shè)當(dāng)信號“移位使能”為高電平時各開關(guān)被固定到接通狀態(tài)。例如，可給出下述構(gòu)造，S卩，圖15中的各MOS晶體管為η型MOS晶體管。在此狀態(tài)下，因?yàn)殡妷罕皇┘拥诫娫纯煽貐^(qū)域300，所以SIN2和SIN3的掃描鏈能 夠與Sim的掃描鏈一起工作。即，作為特定示例，因?yàn)殡妷罕皇┘拥絊IN2和SIN3的FF 508 至511，所以整個SIN2和SIN3都能夠與Sim —起用于掃描路徑測試。在此情形下，將測試序列(test pattern)供給到掃描鏈Sim、SIN2和SIN3中的每一個。S卩，SINK SIN2和SIN3中的每一個都響應(yīng)于信號“移位使能”的激活而形成移位 寄存器，并且形成測試序列的位串被連續(xù)地輸入到SIN1、SIN2和SIN3中的每一個。具體而 言，形成Sim、SIN2和SIN3的FF中的每一個響應(yīng)于輸入時鐘信號的沿而將連續(xù)輸入的測 試序列移位到后一級的FF。該操作允許測試序列被設(shè)定到Sim至SIN3的各FF。假設(shè)在 此情況下，設(shè)定到Sim中的FF 501的測試序列的位為表示高電平的“1”。利用該設(shè)定，此 時，F(xiàn)F 501從端子Q側(cè)輸出高電平的信號。此外，SIN1、SIN2和SIN3的各其他FF也從每 個輸出端子Q輸出表示設(shè)定的測試序列的邏輯值的信號。
利用該操作，例如，SIN3的FF 506從輸出端子Q輸出由設(shè)定的測試序列表示的位， 從而邏輯電路19響應(yīng)于由FF 506輸出的信號進(jìn)行算術(shù)運(yùn)算，并向Sim的FF 503的數(shù)據(jù) 端子D輸出運(yùn)算結(jié)果。具體而言，此時，從邏輯電路19輸出的信號到達(dá)圖6中的多路復(fù)用 器410的DIN側(cè)的輸入。同樣適用于設(shè)置在Sim至SIN3中并用于測試其他邏輯電路的各 FF。然后，使已激活的信號“移位使能”去激活。例如，將信號“移位使能”的邏輯值設(shè) 定為低電平。利用該操作，從或電路241輸出的信號的邏輯值表示從Sim的FF 501輸出 的信號本身的邏輯值。如上所述，因?yàn)樵贔F 501中設(shè)定的測試序列的位為高電平，所以或 電路241的輸出維持在高電平，而未受到信號“移位使能”的去激活的影響。從或電路241 輸出的信號到達(dá)作為觀察FF的FF 502A和FF 502B的端子D。具體而言，或電路241的輸 出信號到達(dá)圖6中所示的多路復(fù)用器的DIN側(cè)的輸入。在或電路241的輸出信號到達(dá)了 FF 502A和FF 502B之后，將時鐘信號的邊沿(例如，上升沿)供給到Sim至SIN3的各FF。利 用該操作，Sim至SIN3的各FF保持已到達(dá)端子D(具體地，圖6中的DIN)的信號的邏輯 值，并將該邏輯值從端子Q輸出。特別地，F(xiàn)F 502A和FF 502B保持從或電路241輸出的信 號，并從端子Q輸出該信號。此外，F(xiàn)F 501保持控制信號CTL，并從端子Q輸出該信號。在 該示例中，假設(shè)CTL為高電平，且FF 501保持高電平的邏輯值并從端子Q輸出該邏輯值。利 用該操作，或電路241的輸出持續(xù)為高電平。CTL可從半導(dǎo)體集成電路100的外部輸入或從 內(nèi)部邏輯電路輸出。之后，再次激活信號“移位使能”，并使Sim至SIN3的各FF彼此串聯(lián)連接，以形 成移位寄存器。然后，將時鐘供給到每個FF，以從S01、S02和S03輸出由每個FF捕獲的數(shù) 據(jù)。從SOl至S03輸出的數(shù)據(jù)被加載到測試設(shè)備(未示出)中，并對其進(jìn)行檢查。當(dāng)用于連接或電路241和FF 502A以及FF 502B的控制信號線，S卩，傳播用于控制 設(shè)置在電源可控區(qū)域300中的各開關(guān)(參照圖15)的接通/斷開狀態(tài)的CTL的信號線未被 斷開時，從或電路241輸出的信號的邏輯值被適當(dāng)?shù)乇３衷贔F 502A以及FF 502B中。然 而，例如，當(dāng)FF 502A側(cè)的信號線被斷開時，固定的邏輯值被輸入到FF 502A的端子D，而不 論從或電路241輸出的信號的邏輯值為多少。同樣，當(dāng)當(dāng)FF 502B側(cè)的信號線被斷開時，固 定的邏輯值被輸入到FF 502B的端子D。據(jù)此，為了辨別信號線有無斷開，需要再次進(jìn)行掃 描路徑測試。在上述說明中，設(shè)定在FF 501中的測試序列為表示高電平的位“1”，并且由FF 501所捕獲的CTL的邏輯值也為高電平。在此情況下，即使在信號“移位使能”已去激活之 后，或電路241的輸出也繼續(xù)為高電平。由于該原因，除了其中或電路241與電源可控區(qū)域 300中各開關(guān)當(dāng)中最靠近或電路241的一個開關(guān)之間的控制信號線被斷開并且所有各開關(guān)都變成常斷這一特定情況以外，電源實(shí)質(zhì)上被繼續(xù)供給到電源可控區(qū)域300。結(jié)果，因?yàn)镕F 508至FF 511繼續(xù)被驅(qū)動，所以能夠利用FF 508至FF 511來進(jìn)行掃描路徑測試。具體而 言，可從S02和S03將由FF 508至FF 511捕獲的邏輯值直接加載到測試設(shè)備中，并將其用 于檢查。因此，與或電路241的輸出的電平相同的高電平的信號被輸入到與門242和243。 然后，分別從與門242和243直接輸出由FF 508和FF 509捕獲的值以及由FF 510和FF 511捕獲的值。
如上所述，為了辨別控制信號線有無斷開，需要再次進(jìn)行掃描路徑測試。通常，為 了測試邏輯電路，多次將測試序列設(shè)定到掃描鏈的各FF，以進(jìn)行掃描路徑測試。因此，傳播 CTL的信號線也與邏輯電路的掃描路徑測試一起進(jìn)行測試。如上所述那樣，首先激活信號“移位使能”。例如，將信號“移位使能”設(shè)定為高電 平。參照圖5，每個FF形成移位寄存器，以形成掃描鏈Sim至SIN3。在此情況下，將測試 序列供給到各Sim至SIN3。在此時供給測試序列時，設(shè)定到FF 501的測試序列的位被設(shè) 定為表示“低電平”的位“0”。結(jié)果，F(xiàn)F 501從端子Q輸出表示低電平的信號。如上所述那樣，信號“移位使能”被去激活，從而或電路241的輸出表示來自FF 501的輸出信號。此時，從或電路241輸出的信號表示低電平的邏輯值。于是，在從或電路 241輸出的信號到達(dá)FF 502A和FF 502B之后，時鐘信號的邊沿被供給Sim至SIN3中的各 FF。如上所述那樣，響應(yīng)于時鐘的邊沿，各FF保持已到達(dá)各端子D的信號的值，并從各端子 Q輸出信號。特別地，觀察FF 502A和觀察FF 502B保持從或電路241輸出的信號的值(除 非傳播CTL的控制信號線被斷開)。此外，F(xiàn)F 501保持信號CTL的邏輯值。在此情形下，被 保持在FF 501中的信號CTL的邏輯值被設(shè)定為低電平。于是，當(dāng)信號“移位使能”被再次激活時，設(shè)置在各Sim至SIN3中的每個FF都形 成移位寄存器，并響應(yīng)于時鐘信號而將所保持的值輸出到SOl至S03。這些輸出值被加載到 測試設(shè)備中并進(jìn)行檢查。設(shè)定在FF 501中的測試序列為表示低電平的“0”。除非傳播CTL的控制信號線被 斷開，否則由FF 502A和FF 502B捕獲的值也為“0”。然而，當(dāng)連接FF 502A和或電路241 的信號線被斷開時，由FF 502A捕獲的信號的值表示與當(dāng)在前一次將表示高電平的“1”設(shè) 定到FF 501時掃描路徑測試中的值相同的值。同樣，當(dāng)連接FF 502B和或電路241的信號 線被斷開時，由FF 502B捕獲的信號的值表示與當(dāng)將表示高電平的“1”設(shè)定到FF 501時掃 描路徑測試中的值相同的值。S卩，通過執(zhí)行上述兩個掃描路徑測試，能辨別傳播信號CTL的控制信號線是否被 斷開。在上述第二掃描路徑測試中，電源在途中沒有被供給到FF 508至FF 511。這是因?yàn)?表示低電平的“0”被設(shè)定到FF 501作為測試序列。因此，第二掃描路徑測試中由FF 508至 FF 511捕獲的值不應(yīng)被用于檢查。這是因?yàn)?，由于在測試序列被設(shè)定到FF 508至FF511之 后響應(yīng)于信號“移位使能”的去激活而停止到FF 508至FF 511的電源的供給，所以響應(yīng)于 信號“移位使能”的下一次激活而由FF 508至FF 511從端子Q輸出的信號的值為非固定 值。由于該原因，由FF 501捕獲的信號CTL的值為低電平，并且從與門242和與門243輸 出的信號被固定到低電平。即，與門242和與門243用作防止從電源可控區(qū)域300內(nèi)部的 FF 508至FF 511輸出的數(shù)據(jù)被輸出到S02至S03的掩蔽電路。在本實(shí)施例中，用于測試傳播CTL的控制信號線的FF被設(shè)置在用于檢查設(shè)置在半導(dǎo)體集成電路100中的邏輯電路的掃描鏈中。利用該配置，如上所述，因?yàn)閭鞑TL的控制 信號線的斷開能與將要檢查的邏輯電路的掃描路徑測試一起進(jìn)行檢查，所以該檢查可更高 效地執(zhí)行。此外，在第一實(shí)施例中，需要將來自傳播CTL的控制信號線的信號的值直接輸出 到外部端子。用于測試的外部端子的使用導(dǎo)致引腳數(shù)增加，這并不總是優(yōu)選的。另一方面， 在第二實(shí)施例中，控制信號線的測試結(jié)果能經(jīng)由掃描鏈而不是外部端子輸出到外部。結(jié)果， 控制信號線的有無斷開能得以指出而沒有增加引腳數(shù)。此外，能夠在沒有增加引腳數(shù)的情 況下指出引起電路故障、泄漏電流增加等的因素是控制信號線的斷開還是其他因素。
要求組成用于測試傳播CTL的信號線的掃描鏈的觀察FF 501、502A、502B和503 以與電源控制開關(guān)310A和310B的操作無關(guān)的電源供給VDD來操作。因此，圖5示例了其 中觀察FF被布置在電源可控區(qū)域300外部的情況。替代地，如果進(jìn)行布線從而觀察FF以 電源供給VDD來操作，則觀察FF可被布置在電源可控區(qū)域300中。此外，在供給用于執(zhí)行掃描路徑測試的測試序列時，信號“移位使能”被激活，并且 該信號“移位使能”經(jīng)過或電路241供給到電源控制開關(guān)310A和310B。結(jié)果，或電路241的輸出被固定到不依賴于表示測試序列的位串的高電平，因而， 電源控制開關(guān)310A和310B無需觸發(fā)即能夠被接通。(第三實(shí)施例)接下來，說明本發(fā)明的實(shí)施例。第三實(shí)施例被構(gòu)造為分開地測試傳播用于控制電源控制開關(guān)的接通/斷開狀態(tài) 的信號CTL的信號線的狀態(tài)，以及測試其他邏輯電路。在第三實(shí)施例中，與第二實(shí)施例相比較，存在以下三個優(yōu)點(diǎn)有利于生成被輸入到 掃描鏈的測試序列、測試時間得以減少、以及借助于工具自動地生成測試序列。稍后說明用 于獲得這些優(yōu)點(diǎn)的原因。以下，在第三實(shí)施例中，參照圖7和8來順序地說明如何測試。首先，對傳播控制信號CTL的信號線是否被斷開進(jìn)行測試。參照圖7，信號“移位使能1”首先被激活。例如，信號“移位使能1”被設(shè)定為高電 平。在本實(shí)施例中，信號“移位使能1”被輸入到FF 501、FF 502A和FF 502B。此外，信號 “移位使能2”被去激活，并且信號“SW_TEST”被激活且變?yōu)楦唠娖?。因?yàn)樾盘枴耙莆皇鼓?”變成高電平，所以或電路244的輸出變?yōu)楦唠娖?，且FF 501、FF 502A和FF 502B形成移位寄存器，以提供掃描鏈SIN1，如第二實(shí)施例中所述。因?yàn)樾盘枴癝W_TEST”是高電平，所以選擇器231將輸入到Sim的信號輸出到FF 501。此外，因?yàn)榛螂娐?45的輸出也為高電平，所以或電路241的輸出變?yōu)楦唠娖?，?電源可控區(qū)域300被固定在對其供給電源的狀態(tài)。接著，測試序列被輸入到smi。在此情況下，僅考慮被輸入到用于測試傳播控制信號CTL的信號線的FF 501的測 試序列，來生成測試序列。無需將測試序列設(shè)定到FF 502A和FF 502B。在將測試序列設(shè)定到FF 501之后， 如在第二實(shí)施例中，信號“移位使能1”被去激活，例如，被設(shè)定到低電平。假設(shè)設(shè)定到FF501的測試序列為表示高電平的“1”。在本實(shí)施例中，在使用smi的掃描路徑測試中，對設(shè) 置在電源可控區(qū)域300內(nèi)部的邏輯電路進(jìn)行測試。在執(zhí)行稍后將要說明的使用另一掃描鏈 SIN2的掃描路徑測試中，對所關(guān)注的邏輯電路進(jìn)行測試。因此，即使設(shè)定到FF 501的測試 序列為“1”或“0”，與第二實(shí)施例不同，隨后的測試也不會受這次測試影響。然而，在本示例 中，假設(shè)“1”被設(shè)定到FF 501。之后，信號“移位使能1”被去激活，并且包括在Sim中的各FF保持已到達(dá)數(shù)據(jù)端子D的數(shù)據(jù)，并從端子Q輸出該數(shù)據(jù)，如在第二實(shí)施例中所詳細(xì)說明的。在此情形下，F(xiàn)F 502A和FF 502B保持從或電路241輸出的信號的邏輯值，并從端子Q輸出該信號(除非信 號線被斷開)，如在第二實(shí)施例中一樣。因?yàn)樵O(shè)定到FF 501的測試序列為“ 1”，所以或電路241的輸出在信號“移位使能 1”被去激活時保留為高電平。然而，當(dāng)包括在Sim中的各FF保持之后已到達(dá)端子D的數(shù) 據(jù)時或電路241的輸出依據(jù)信號CTL的邏輯值為高電平還是低電平而改變。然而，如上所 述，因?yàn)殡娫纯煽貐^(qū)域300內(nèi)部的邏輯電路在使用STm的掃描路徑測試中未被測試，所以 將不對此進(jìn)行討論。接著，信號“移位使能1，，被再次激活，并且包括在STm中的各FF形成移位寄存 器。將時鐘供給到Sim中的各FF，并且將由各FF保持的信號的值從端子SOl輸出。在測 試設(shè)備中加載從SOl輸出的值并對其進(jìn)行檢查。從FF 502A和FF 502B輸出到SOl的信號的值是從或電路241輸出的數(shù)據(jù)，除非 傳播控制信號CTL的信號線被斷開。相反地，當(dāng)信號線被斷開時，這些值都只是由斷開而產(chǎn) 生的固定邏輯值。因此，需要如在第二實(shí)施例中一樣再次進(jìn)行上述掃描路徑測試。在隨后的掃描路徑測試中，被設(shè)定到FF 501的測試序列可被設(shè)定為表示低電平 的 “0”。結(jié)果，處理按如上所述地方式進(jìn)行，并從SOl獲取測試結(jié)果。結(jié)果，當(dāng)由FF 502A輸出到SOl的信號值在第一次和第二次之間改變時，連接或電 路241和FF 502A的控制信號線未被斷開。另一方面，當(dāng)由FF 502A輸出到SOl的信號值 在第一次和第二次之間沒有變化的情況下為固定邏輯值時，連接或電路241和FF 502A的 控制信號線被斷開。可以對連接FF 502B和或電路241的信號線進(jìn)行相同的確定。利用上述操作，能夠辨別傳播控制信號CTL的信號線是否被斷開。接著，對設(shè)置在半導(dǎo)體集成電路上的邏輯電路進(jìn)行測試。對于該測試，在本實(shí)施例 中，使用與Sim分開設(shè)置的掃描鏈SIN2。僅在圖7和8中一直對其供給電源的區(qū)域200中提供SIN2。然而，實(shí)際上，SIN2 也被提供在電源可控區(qū)域300中，并且也被用于測試設(shè)置在電源可控區(qū)域300內(nèi)部的邏輯 電路。參照圖8，首先激活信號“移位使能2”。例如，將該信號設(shè)定為高電平。然后，去激 活信號“SW_TEST”，例如，將其固定到低電平。使信號“移位使能1”保留為去激活。響應(yīng)于 信號“移位使能2”的激活，F(xiàn)F 50UFF 512至FF 515形成移位寄存器，以提供掃描鏈SIN2。選擇器231將由于“SW_TEST”信號的去激活而從FF 513的端子Q輸出的數(shù)據(jù)輸 出到FF 501。在使用SIN2的情況下，因?yàn)榛螂娐?45的輸出通過去激活信號“SW_TEST”而 變?yōu)楦唠娖?，所以或電?41的輸出也變?yōu)楦唠娖?。即，電源可控區(qū)域300被固定到其中電壓被施加到其的接通狀態(tài)。盡管在圖8中未示出，但是SIN2也被提供在電源可控區(qū)域300內(nèi)部。S卩，設(shè)置在電源可控區(qū)域300內(nèi)部的邏輯電路也通過使用并行的SIN2來測試。這 是因?yàn)?，由于?dāng)信號“SW_TEST”被去激活時電源可控區(qū)域300被固定到接通狀態(tài)，所以對組 成設(shè)置在電源可控區(qū)域300內(nèi)部的掃描鏈的各FF的電壓供給被阻塞。即，在 該事件中，不 存在下述情況，即，由包括在電源可控區(qū)域300內(nèi)部的SIN2中的FF輸出的測試結(jié)果如在第 二實(shí)施例中一樣為非固定值。因此，即使常通區(qū)域和電源可控區(qū)域300內(nèi)部的邏輯電路一 起進(jìn)行測試，也能進(jìn)行可靠的檢查。下列處理與上述相同。即，因?yàn)樾盘枴耙莆皇鼓?”被激活，所以測試序列被設(shè)定到 SIN2中的各FF。然后，信號“移位使能2”被去激活，并且SIN2中的各FF捕獲已到達(dá)端子 D的數(shù)據(jù)。之后，信號“移位使能2”再次被激活，并且邏輯電路的測試結(jié)果被從S02輸出。 然后，對輸出的結(jié)果進(jìn)行檢查。在第三實(shí)施例中，分開地進(jìn)行用于辨別傳播控制信號CTL的信號線的斷開的掃描 路徑測試、以及用于測試邏輯電路的掃描路徑測試。結(jié)果，測試序列可被分開生成為用于測 試信號線的序列和用于測試邏輯電路的序列。在第二實(shí)施例中，因?yàn)樾盘柧€的斷開和邏輯 電路的測試同時進(jìn)行，所以要求生成復(fù)雜的測試序列。以此觀點(diǎn)，第三實(shí)施例是有利的。此外，在第三實(shí)施例中，可通過自動生成工具來進(jìn)行測試序列的生成。用于生成測 試序列的工具不能考慮對電源可控區(qū)域300的電源供給停止生成測試序列。換言之，該工 具假設(shè)所有電源都常通生成測試序列。在第二實(shí)施例中，存在下述情況，即，由于設(shè)定到圖5 的FF 501的測試序列的值或確定由FF 501捕獲的值的CTL的值，而使得對電源可控區(qū)域 300的電源供給停止。當(dāng)電源控制信號CTL為第二實(shí)施例中的外部輸入時，CTL可被固定到 高電平，因而不會引發(fā)嚴(yán)重問題。然而，特別地，當(dāng)CTL由如圖7和8中所示的給定邏輯電 路輸出時，無需通過各種測試序列來檢查作為邏輯電路的輸出的CTL，并且頻繁發(fā)生CTL變 為低電平的情況。結(jié)果，在圖5中所示的第二實(shí)施例中，在測試傳播CTL的信號線之后測試 邏輯電路時，頻繁發(fā)生在各FF進(jìn)行捕獲時電源可控區(qū)域300變?yōu)閿嚅_(注意，信號“移位使 能”未激活)的情況。在這類情境下，當(dāng)試圖生成掃描路徑測試的測試序列時，不能使用自 動生成工具。因此，在第二實(shí)施例中，必須手動進(jìn)行測試序列的生成。以此觀點(diǎn)，在第三實(shí) 施例中，當(dāng)對邏輯電路進(jìn)行測試時，電源一直被供給到電源可控區(qū)域300。即，在該事件中， 測試序列能通過自動生成工具來生成。因此，與第二實(shí)施例相比較，第三實(shí)施例顯示出開發(fā) 周期顯著縮短的有利效果。此外，與第二實(shí)施例相比較，第三實(shí)施例顯示出測試時間縮短的優(yōu)點(diǎn)。在第二實(shí)施 例中，如上所述，當(dāng)CTL為邏輯電路的輸出時，頻繁發(fā)生其中對電源可控區(qū)域300的電源的 供給在掃描路徑測試中停止且之后重新開始的情況。當(dāng)電源供給在掃描路徑測試期間停止 且之后電源供給開始時，存在等待掃描鏈的各FF直到電源供給所施加的電壓的值被穩(wěn)定 為止才捕獲已到達(dá)端子D的值的限制。另一方面，在第三實(shí)施例中，信號線的斷開的測試和 邏輯電路的測試分開進(jìn)行。在邏輯電路的測試中，因?yàn)槲赐Ｖ箤ζ涔┙o電源，所以不會出現(xiàn) 上述限制。邏輯電路的掃描路徑測試所需的時間相應(yīng)地得以減少。以上已對第三實(shí)施例進(jìn)行了說明。替代地，例如，用于檢查信號線有無斷開的掃描 路徑測試可在邏輯電路的掃描路徑測試進(jìn)行之后進(jìn)行。
(第四實(shí)施例)接下來，對包括第二實(shí)施例和第三實(shí)施例中所述的電源控制開關(guān)的測試電路的半導(dǎo)體集成電路的設(shè)計(jì)方法，給出說明。首先，說明傳統(tǒng)的設(shè)計(jì)方法及其問題。圖9和11是示出傳統(tǒng)的設(shè)計(jì)方法的過程的圖示。圖9是示出了其中電源控制開關(guān)的掃描測試未插入在包括電源控制開關(guān)的半導(dǎo) 體集成電路中的情況下的設(shè)計(jì)方法的過程的流程圖。參照圖9，對其中電源控制開關(guān)的掃描測試未插入在包括電源控制開關(guān)的半導(dǎo)體 集成電路中的情況下的設(shè)計(jì)過程，給出說明。首先，作為布圖處理(ST100)，產(chǎn)生電路連接信息(STlOl)，并且還確定電源供給 層級(ST102)。在確定電源供給層級(ST102)時，例如，如圖10中所示，對應(yīng)于常通區(qū)域的電路塊 和對應(yīng)于電源可控區(qū)域的電路塊彼此分開。接著，作為可測性(DFT)處理，插入掃描路徑。在本示例中，因?yàn)槲磳﹄娫纯刂崎_關(guān)進(jìn)行測試，所以電路內(nèi)部的觸發(fā)器用掃描FF 替代，以如傳統(tǒng)技術(shù)一樣構(gòu)成掃描鏈。然后，作為布圖處理(ST300)，生成底層平面(ST301)，并且還插入電源控制開關(guān) (ST302)。最后，進(jìn)行布置和布線(ST500)。在如上所述包括電源控制開關(guān)的半導(dǎo)體集成電路中，當(dāng)未插入電源控制開關(guān)的掃 描測試時，僅執(zhí)行一次正常的DFT處理，這使得能夠得到良好的設(shè)計(jì)。然而，因?yàn)槲床迦腚娫纯刂崎_關(guān)的掃描測試，所以即使當(dāng)最終的產(chǎn)品存在缺陷的 時候，也難以指出原因。圖11是示出了其中電源控制開關(guān)的掃描測試被插入在包括電源控制開關(guān)的半導(dǎo) 體集成電路中的情況下的設(shè)計(jì)過程的圖示。在此情況下，布圖處理(ST100)，掃描插入(ST200)和布圖處理(ST300)與參照圖 9所述的處理相同。為了插入電源控制開關(guān)的掃描測試，在插入電源控制開關(guān)(ST302)之后，再次進(jìn) 行 DFT 處理(ST400)。具體而言，插入開關(guān)觀察FF(ST401)，并插入包括開關(guān)觀察FF的掃描路徑 (ST402)。最后，作為布圖處理，進(jìn)行布置和布線(ST500)。利用該過程，插入用于電源控制開關(guān)的掃描。然而，因?yàn)镈FT處理被執(zhí)行兩次，所以數(shù)據(jù)在DFT處理和布圖處理之間交換的次數(shù) 增加，并且電路設(shè)計(jì)所需的時間和麻煩顯著增加。此外，數(shù)次校正底層平面的同時進(jìn)行布圖處理，從而使最終的布置和布線最優(yōu)化。結(jié)果，每當(dāng)校正底層平面時，也必須重復(fù)用于電源控制開關(guān)的DFT處理(ST400)。由于該原因，需要極大地增加這些處理以插入用于電源控制開關(guān)的掃描。相反地，說明根據(jù)本發(fā)明第四實(shí)施例的電路設(shè)計(jì)方法。
圖12是示出其中電源控制開關(guān)的掃描測試被插入到包括電源控制開關(guān)的半導(dǎo)體 集成電路中的情況下的設(shè)計(jì)過程的圖。參照圖12，在作為布圖處理(ST100)確定了電源層級之后，由于進(jìn)行DFT處理，所 以在掃描插入(ST200)之前輸出節(jié)點(diǎn)被添加到電源可控區(qū)域(STlll)，并進(jìn)一步插入開關(guān) 觀察FF，以執(zhí)行與輸出節(jié)點(diǎn)的連接。
具體而言，如圖13中所示，輸出節(jié)點(diǎn)330A和330B被添加到電源可控區(qū)域300，并 插入開關(guān)觀察FF 502A和FF 502B,以執(zhí)行與輸出節(jié)點(diǎn)330A和330B的連接。然后，作為正常的DFT處理，進(jìn)行掃描插入(ST200)。作為布圖處理(ST300)，在底層平面生成(ST301)和電源控制開關(guān)插入(ST302)進(jìn) 行之后，將電源控制開關(guān)的最后一級連接到輸出節(jié)點(diǎn)(ST310)。結(jié)果，得到能夠進(jìn)行電源控制開關(guān)的測試的電路。最后，進(jìn)行布置和布線(ST500)。利用上述過程，一次完成DFT處理(ST200)。此外，因?yàn)檩敵龉?jié)點(diǎn)和開關(guān)觀察FF在DFT處理(ST200)之前被插入，所以DFT處 理(ST200)以與正常的掃描插入基本相同的方式進(jìn)行，從而能夠有利于電路設(shè)計(jì)。可以以下述方式進(jìn)行根據(jù)第四實(shí)施例的設(shè)計(jì)方法，即由具有CPU和存儲器的計(jì)算 機(jī)執(zhí)行半導(dǎo)體集成電路的布圖程序，并且通過自動處理執(zhí)行上述各處理。本發(fā)明并不僅限于上述實(shí)施例，并可在未背離本發(fā)明的要旨的情況下進(jìn)行各種改 變。顯然，本發(fā)明并不限于上述實(shí)施例，而是可以再不脫離本發(fā)明的范圍和精神的情況下做 出修改和變化。
權(quán)利要求
一種半導(dǎo)體集成電路，包括第一電源供給線，所述第一電源供給線被配置為供給給定電壓；第二電源供給線，所述第二電源供給線與所述第一電源供給線分開設(shè)置；開關(guān)，所述開關(guān)被連接在所述第一電源供給線與所述第二電源供給線之間，以根據(jù)輸入的控制信號控制是否將所述給定電壓從所述第一電源供給線供給到所述第二電源供給線；第一邏輯電路，所述第一邏輯電路被連接到所述第二電源供給線，以基于所述第二電源供給線中產(chǎn)生的電壓來操作；控制信號線，所述控制信號線被連接到所述開關(guān)，以將所述控制信號供給到所述開關(guān)；和端子，所述端子被連接到所述控制信號線，以將通過所述控制信號線傳播的所述控制信號輸出到外部。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中所述端子被連接到第一掃描鏈。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其中所述第一掃描鏈包括被連接到所述控 制信號線的一端的第一觸發(fā)器。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，進(jìn)一步包括或電路，所述或電路被連接到 所述控制信號線的另一端。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體集成電路，其中所述第一掃描鏈進(jìn)一步包括被連接到 所述或電路的第一輸入的第二觸發(fā)器。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路，進(jìn)一步包括第二邏輯電路，所述第二邏輯電路被配置為基于在所述第一電源供給線中產(chǎn)生的電壓 來操作；和第二掃描鏈，所述第二掃描鏈不同于所述第一掃描鏈并且至少包括所述第二觸發(fā)器， 所述第二掃描鏈測試所述第一邏輯電路和所述第二邏輯電路中的一個的操作。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其中所述或電路包括第二輸入，在所述第 二掃描鏈測試所述第一邏輯電路和所述第二邏輯電路中的一個的操作時激活的信號被輸 入到所述第二輸入。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其中所述第一掃描鏈將由所述第一觸發(fā)器 從所述控制信號線接收的所述控制信號輸出到所述端子，而不測試所述第一邏輯電路的操作。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其中所述控制信號包括從所述第二邏輯電 路輸出的信號。
10.根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路，進(jìn)一步包括第二邏輯電路，所述第二邏輯 電路被配置為基于在所述第一電源供給線中產(chǎn)生的電壓來操作，其中所述第一掃描鏈測試所述第二邏輯電路的操作，并且其中結(jié)合所述第二邏輯電路的操作的測試，包括在所述第一掃描鏈中的所述第一觸發(fā) 器保持從所述控制信號線接收的信號并將該信號朝向所述端子輸出。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路，進(jìn)一步包括第二掃描鏈，所述第二掃描 鏈不同于所述第一掃描鏈并被配置為測試所述第一邏輯電路的操作，其中結(jié)合由所述第一掃描鏈進(jìn)行的所述第二邏輯電路的操作的測試，所述第二掃描鏈 測試所述第一邏輯電路的操作。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路， 其中所述控制信號線包括第一控制信號線，其中所述半導(dǎo)體集成電路進(jìn)一步包括第二控制信號線，所述第二控制信號線與所述第 一控制信號線分開設(shè)置并將所述控制信號傳播到所述開關(guān)，并且其中所述端子被連接到用于接收來自所述第一控制信號線的控制信號和來自所述第 二控制信號線的控制信號的邏輯門。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體集成電路，其中所述邏輯門包括與門、或門和異或 門中的任何一個。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路， 其中所述控制信號線包括第一控制信號線， 其中所述半導(dǎo)體集成電路進(jìn)一步包括第二控制信號線，所述第二控制信號線與所述第一信號線分開設(shè)置并將所述控制信號 傳播到所述開關(guān)；第一觸發(fā)器和第二觸發(fā)器，所述第一觸發(fā)器和第二觸發(fā)器用于分別接收來自所述第一 控制信號線的控制信號和來自所述第二控制信號線的控制信號；和選擇器電路，所述選擇器電路用于接收所述第一觸發(fā)器和所述第二觸發(fā)器的輸出，并且其中所述端子被連接到所述選擇器電路。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路， 其中所述控制信號線包括第一控制信號線， 其中所述半導(dǎo)體集成電路進(jìn)一步包括第二控制信號線，所述第二控制信號線與所述第一信號線分開設(shè)置并將所述控制信號 傳播到所述開關(guān)；和選擇器電路，所述選擇器電路用于接收來自所述第一控制信號線的控制信號和來自所 述第二控制信號線的控制信號，并且其中所述端子被連接到所述選擇器電路。
16.一種半導(dǎo)體集成電路設(shè)計(jì)方法，所述半導(dǎo)體集成電路設(shè)計(jì)方法通過使用計(jì)算機(jī)來 設(shè)計(jì)具有用于其中包括的電源控制開關(guān)的測試電路的半導(dǎo)體集成電路，所述半導(dǎo)體集成電路設(shè)計(jì)方法包括將輸出節(jié)點(diǎn)添加到電源可控區(qū)域；以及在確定電 源層級之后且在插入掃描鏈之前，連接開關(guān)觀察觸發(fā)器和所述輸出節(jié)點(diǎn)。
全文摘要
本發(fā)明提供了一種包括電源可控區(qū)域的半導(dǎo)體集成電路，其能夠測試包括電源可控區(qū)域的半導(dǎo)體集成電路中的電源控制操作。電源控制開關(guān)具有每個都由多個開關(guān)單元組成的開關(guān)串。電源可控區(qū)域包括開關(guān)串中的輸出節(jié)點(diǎn)。輸出節(jié)點(diǎn)將已通過電源控制開關(guān)各開關(guān)串的最后一級的電源控制信號輸出到電源可控區(qū)域外部。其上安裝有半導(dǎo)體集成電路的芯片具有將輸出節(jié)點(diǎn)的輸出輸出到芯片外部的輸出端子。在插入掃描路徑測試的情況下，將輸出節(jié)點(diǎn)的輸出加載到數(shù)據(jù)端子并將掃描數(shù)據(jù)加載到掃入端子的觀察觸發(fā)器被對應(yīng)于各輸出節(jié)點(diǎn)設(shè)置。這些觀察觸發(fā)器被連接組成掃描路徑鏈。
文檔編號G01R31/3177GK101841237SQ201010143330
公開日2010年9月22日 申請日期2010年3月19日 優(yōu)先權(quán)日2009年3月19日
發(fā)明者小田泰大 申請人:恩益禧電子股份有限公司