專利名稱：可通過并行總線集成分布系統(tǒng)的單板錄波器的制作方法
技術領域：
本發(fā)明屬計算機應用領域，涉及計算機處理的高速測量記錄系統(tǒng)，尤其是基于嵌 入系統(tǒng)的并行分布動態(tài)大容量錄波裝置。
背景技術：
動態(tài)錄波器是一種數字化的高速測量記錄儀器。該儀器能對外部接入的多個快速 變化的相關信號進行不間斷的高速同步跟蹤采樣檢測，以捕捉被檢測信號的瞬間異常、突 變或某種特定事件的發(fā)生，然后按要求對所有關聯(lián)信號進行實時動態(tài)記錄和分析。由于這 種儀器能夠對多參數系統(tǒng)進行長時間跟蹤檢測和記錄，并自動捕捉和發(fā)現(xiàn)被檢測系統(tǒng)的故 障或異常，所以在科學研究以及國民經濟各領域，特別在電力系統(tǒng)得了廣泛的應用。目前所 使用的傳統(tǒng)錄波器多采用主從、集中式的系統(tǒng)結構。這種系統(tǒng)結構簡單，實現(xiàn)容易，但由于 受系統(tǒng)結構的限制，有著不可避免的不足1、可靠性差。由于采用的是一種集中的而非分布的結構，所以風險非常集中，一旦 后臺計算機出現(xiàn)故障，整個系統(tǒng)將無法正常工作。因此后臺計算機工作是否可靠便成為傳 統(tǒng)錄波裝置能否可靠工作的關鍵。而無論是采用傳統(tǒng)的外掛式工控機作為后臺機，或者是 為了提高可靠性而采用基于DSP或ARM的嵌入式計算機作為后臺機，后臺機始終是系統(tǒng)的 瓶頸。2、整體性能受到系統(tǒng)結構及后臺機性能的制約。首先是系統(tǒng)容量的限制。當測量 通道數增加，數據流量增加到一定程度時，前、后臺機之間的通信由于帶寬的限制而變得阻 塞。其次是單臺后臺機的計算能力有限。當數據量增加到一定的程度，單臺計算機無法完 成實時計算與錄波的任務。第三是數據遠傳受帶寬影響。由于所有的錄波數據都是通過后 臺計算機傳送給本地工作站或遠端服務器，當數據量太大時，同樣會受到網絡帶寬的影響。
發(fā)明內容
本發(fā)明的目的是提供一種可通過并行總線集成分布錄波裝置的單板錄波器。本單 板錄波器由采用高可靠性大規(guī)模集成電路搭建的嵌入式單板計算機組成，并使用WinCE嵌 入式操作系統(tǒng)，功能完整，可獨立承擔多通道模擬量和開關量信號的高速并行同步采樣、數 據處理、計算分析、起動錄波、文件存儲、數據遠傳以及綜合數據管理的任務。它既可作為通 道較少的小型錄波器單獨使用，又可作為子錄波器，通過并行總線與母板連接，集成分布錄 波裝置。由于分布錄波裝置具有并行、分布式的結構，系統(tǒng)中所有子錄波器是獨立、并行工 作的，從而突破了傳統(tǒng)主從、集中式錄波器容量、帶寬的限制并克服了其風險過于集中的致 命缺點。本單板錄波器與本申請人的《分布集成錄波器母板及并行總線結構》和《基于分布 集成錄波器并行總線的同步方法》發(fā)明內容一起，構成基于并行總線分布集成錄波器的完 整系統(tǒng)和方法。本發(fā)明的目的是這樣達到的單板錄波器上設置有并行總線，包括時鐘總線、同步控制線總線與狀態(tài)線、校時總線以及復位總線等；該并行總線與母板并行總線相適配；當 單板錄波器用作子錄波器集成分布系統(tǒng)時，多個子錄波器通過總線接口插頭依次對應插接 到母板上，使其并行總線與母板總線相連并接至母板ISP中對應的總線控制電路，從而構 成系統(tǒng)，成為一套分布集成錄波裝置。而當單板錄波器只作為一臺小型錄波器單獨使用時， 則不需要連接到母板；這時可在單板錄波器的總線插頭上插接一個具有跳接線的接口板， 通過跳線將單板錄波器的各種控制總線與對應的狀態(tài)線直接接通，即可保證其正常工作。單板錄波器由前端電路、數字信號處理器DSP及外圍接口電路、ARM微處理器及外 圍接口電路、可編程ISP芯片以及并行總線等幾大部分組成。所述前端電路包括模擬信號 調理、模數轉換、光電隔離和數據鎖存電路；前端電路與DSP以及燒制在ISP中的譯碼電路 和讀寫操作控制電路共同構成同步采樣電路；DSP通過其HPI總線接口到ARM，構成DSP與 ARM之間的數據同步傳輸通路；ISP芯片中燒制有譯碼電路、讀寫操作控制電路、DSP與ARM 之間的通信聯(lián)絡電路、同步時鐘電路、精確計時電路、同步校時控制電路以及其它邏輯控制 電路；所述同步時鐘電路中包括本地時鐘總線和同步時鐘自動切換電路；本地時鐘電路產 生的時鐘信號與系統(tǒng)母板產生的時鐘信號一致；此外單板錄波器上還集成有網絡接口電 路、CF卡接口電路、SPI同步串行網，以及可通過母板集成優(yōu)先令牌網的RS485串口和RS422 主從網串口。所述同步控制線有7條，狀態(tài)線有6條，其中，計算控制線與計算狀態(tài)線、隊列同步 控制線與隊列狀態(tài)線、錄波控制線與錄波狀態(tài)線、錄值控制線與錄值狀態(tài)線、定值控制線與 定值狀態(tài)線以及令牌控制線與令牌狀態(tài)線一一對應，其余一條控制線是看門狗控制線。所述時鐘總線是指由同一個4M晶振源產生并經錄波器的ISP中的分頻電路獲得 的一套時鐘信號，即本地時鐘；同時在分布集成錄波裝置的母板ISP中，也采用同樣的方式 產生了一套時鐘，即系統(tǒng)時鐘；系統(tǒng)時鐘與本地時鐘被同時引入到單板錄波器ISP中自動 切換電路的輸入端，經過切換輸出后，再經過脈寬整形電路以及延遲電路處理，最終被送到 單板錄波器的采樣電路以及數字信號處理器DSP與微處理器ARM的中斷輸入引腳。所述本地時鐘和系統(tǒng)時鐘分別有10KHz、20mS、100mS和1S共4路時鐘信號；其中， lOKHz信號用作數據鎖存與采樣同步信號，20mS脈沖用作DSP到ARM的數據傳輸同步信號 以及計算分段同步信號，100mS時鐘用作計算同步與隊列同步的參考信號，1S時鐘用作隊 列同步與時間同步參考信號；所述系統(tǒng)時鐘與本地時鐘被同時引入到自動切換電路的輸入 端，是指系統(tǒng)時鐘的4路信號被分別接到2選1多路開關V74158的A0、B0、C0、D0端，本地 時鐘的4路信號被分別接到同一個2選1多路開關的A1、B1、C1、D1端，同時本地lOKHz信 號還接到自動切換電路的計數器V74162的計數端，系統(tǒng)lOKHz信號被接到同一計數器的清 零端。所述在數字信號處理器DSP與ARM之間設有數據同步傳輸電路，其連接關系是DSP 的HPI接口的8根數據線HD0-HD7通過芯片2U1緩沖后分別與ARM的低8位數據線DA0-DA7 相連；燒制在ISP中的與門P46、P47的輸出對芯片2U1的方向及使能進行控制；當ARM對 CS3所覆蓋的RAM地址進行讀操作時，2U1使能，數據由DSP寄存器讀取到ARM的DMA緩存 中；同時ARM的AD0、AD15、AD16三根地址線以及寫線WR經2U2緩沖，再經ISP中P41、P42、 P43、P44緩沖后，分別接至DSP的HBIL、HCNTL1、HCNTL0及HR/W操作線，其中AD0通過HBIL 區(qū)分數據讀寫是指向高位字節(jié)或者低位字節(jié)；AD15與AD16控制HCNTL1與HCNTL0以區(qū)分操作的是DSP中那一個HPI寄存器。所述同步采樣電路是將在母板上集成的lOKHz采樣時鐘信號線通過連接器引至 子錄波器上來實現(xiàn)；將待測模擬量信號加入到單板錄波器模擬量測量通道的輸入端，該信 號經調理后再加至ADC的輸入端，由ADC轉換成數字量后被DSP讀?。淮郎y開關量信號直接 加入到錄波器開關量測量通道的輸入端，經光電隔離后由數字鎖存器鎖存，然后同樣由DSP 讀?。籇SP通過地址線及燒制在ISP中的地址譯碼電路產生片選信號，用以選擇讀取不同通 道的數據；讀寫操作控制信號也由DSP的相關控制信號及燒制在ISP中的讀寫操作電路產 生；模擬量信號調理電路采用分壓、放大器放大，然后接入到ADC轉換器(ADS8364)的正輸 入端和負輸入端，由ADC轉換成數字量，再由DSP讀?。还怆姼綦x電路采用4路開關量為一 組，每組通過一個四光隔器件實現(xiàn)；光隔器件副端輸出的數字信號連接到8位數字鎖存器 的輸入端，在時鐘信號的觸發(fā)下，光隔輸出的信號被鎖存到鎖存器的輸出端由DSP讀取。所述錄波器的同步校時與數據絕對時間精確標記功能是通過校時總線、校時脈沖 控制電路、日歷時鐘以及精確計時電路來實現(xiàn)的。校時總線包括集成在母板上的系統(tǒng)校時 總線與GPS校時脈沖總線這兩條信號線；校時脈沖控制電路燒制在單板錄波器的ISP中，它 接收來自GPS校時脈沖總線以及日歷時鐘芯片(M41ST95)輸出的分校時脈沖信號，并自動 選擇其中一種作為系統(tǒng)校時分脈沖；系統(tǒng)的絕對授時來自GPS或日歷時鐘，也由裝置自動 選擇其中一種作為系統(tǒng)校時基準；精確計時電路也燒制在單板錄波器的ISP芯片中，由高 速計數器、數據鎖存器及移位寄存器組成；校時及標記過程如下當系統(tǒng)校時分脈沖到來 時，各個子錄波器一方面將自身日歷時鐘校準到系統(tǒng)基準時間，同時還讀取精確計時電路 鎖存的20mS同步信號到校時分脈沖的時延計數，并以該基準時間及時延計數作為當前采 樣點的絕對時間標記，從而完成一次標記和校時。所述復位總線及相應控制電路能實現(xiàn)單板錄波器的上電復位、軟件看門狗復位、 硬件看門狗復位、電源故障復位以及單機手動復位等；同時，各單板錄波器的復位總線通過 總線插頭連接到母板的復位總線上，可實現(xiàn)分布集成錄波裝置的多機手動同步復位以及管 理機或遠端復位功能。本發(fā)明的積極效果是單板錄波器將原傳統(tǒng)錄波裝置前臺機數據采集與預處理功 能以及后臺機數據計算、錄波與數據遠傳功能統(tǒng)一集成到同一個嵌入式單板計算機上，實 現(xiàn)前、后臺機合一。它一方面可以作為單板錄波器單獨使用，獨立承擔多通道模擬量和開關 量信號的高速并行同步采樣、數據處理、計算分析、起動錄波、文件存儲、數據遠傳以及綜合 數據管理的任務；同時也可作為子錄波器使用，用于集成分布錄波裝置；這時裝置中多個 子錄波器相互獨立，并行工作，實現(xiàn)分布采樣、分布計算、分布錄波、分布存儲與分布遠傳。 同時這些子錄波器又能夠通過系統(tǒng)母板實現(xiàn)裝置模塊式的集中安裝，并通過子錄波器及母 板上各自集成的并行總線實現(xiàn)系統(tǒng)精確定時與嚴格同步，還可通過總線擴展實現(xiàn)分別安裝 于不同母板上的子錄波器之間的精確同步。較之傳統(tǒng)的、通過前、后臺方式來實現(xiàn)的錄波裝 置，單板錄波器的優(yōu)點顯而易見1、功能完善，能完成傳統(tǒng)錄波裝置所有功能，且結構更緊湊，可靠性更高，成本更 低。2、可通過并行總線與系統(tǒng)母板集成分布錄波裝置；系統(tǒng)既分布、又集成；既具有 并行分布系統(tǒng)大容量、高帶寬、低風險的優(yōu)點，又具有總線集成系統(tǒng)結構簡單、易于實現(xiàn)嚴
6格同步的優(yōu)點。3、多個子錄波器既通過網絡實現(xiàn)互聯(lián)，又通過網絡獨立對外實現(xiàn)數據遠傳，或通 過網絡經管理機實現(xiàn)人機交互，在相互聯(lián)絡以及對外聯(lián)絡上關系是對等的；這樣既方便信 息共享，又保證數據帶寬，為分布集成錄波器實現(xiàn)大容量、寬通帶與低風險提供了進一步的 保障。4、分布集成錄波裝置采用了并行采樣、分段傳輸、同步計算與分布錄波的數據同 步策略。通過錄波器總線與系統(tǒng)母板總線的連接，配合分段同步算法與數據絕對時間精確 標記方法的使用，實現(xiàn)了各個獨立工作的子錄波器計算數據的同步；算法簡單、精確且具有 較好的容錯性，是一種創(chuàng)新。5、各個子錄波器上均配置有CF卡，可以完成分布文件系統(tǒng)存儲。每個子錄波文件 的大小只是同等容量傳統(tǒng)錄波器錄波文件的N分之一，其中N為裝置中集成的子錄波器數。 分布文件存取更方便，存儲更安全，標記更明確，有利于對系統(tǒng)故障的快速分析和定位，有 效減少系統(tǒng)的計算量、傳輸量和存儲量，同時方便今后對故障記錄文件的檢索和查找。
圖1是由N個單板錄波器集成分布錄波裝置的結構框圖。
圖2是傳統(tǒng)主從、集中式錄波裝置的結構框圖。
圖3是子錄波器通過總線與母板連接構成分布錄波裝置的示意圖。
圖4是分布集成錄器系統(tǒng)母板與子錄波器連接總線示意圖。
圖5是分布集成錄波器系統(tǒng)母板總線邏輯控制電路原理圖。
圖6是單板錄波器結構示意圖。
圖7是單板錄波器原理電路圖。
圖8是分布集成錄波裝置同步時鐘與自動切換電路原理圖。
圖9是單板錄波器同步采樣電路原理圖。
圖10是子錄波器DSP與ARM之間數據接口電路原理圖。
圖11是單板錄波器中各種控制線與狀態(tài)線連接示意圖。
圖12是母板中各種控制線與狀態(tài)線連接示意圖。
圖13是用于時間標記的精確計時電路原理圖。
圖14是分布集成錄波裝置校時電路原理圖。
圖15是單板錄波器CF卡接口電路原理圖。
圖16是單板錄波器網絡接口電路原理圖。
圖17是分布集成錄波裝置復位總線及復位電路原理圖。
具體實施例方式參見附圖1、2、3、6。當單板錄波器作為一臺小型錄波器單獨使用時，可在其總線插頭上插接一個具有 跳接線的接口板，通過跳線將單板錄波器的各種控制總線與對應的狀態(tài)線直接接通，同時 將所需接口(如VGA、硬盤、鍵盤、鼠標以及USB接口等)引出，即可保證其正常工作。而當 單板錄波器用作子錄波器集成分布系統(tǒng)時，可同時將最多8個子錄波器插接到母板上，并與母板及電源一起安裝在機箱中，然后將機箱安裝在機柜內，并將所需接口弓丨至盤面以方 便操作，同時將出線引至端子排，用于連接現(xiàn)場信號，這樣便構成了一臺完整的分布錄波裝置。單板錄波器以及由單板錄波器集成的分布錄波裝置與傳統(tǒng)錄波器最大的不同就 在于，目前傳統(tǒng)的錄波器都采用多個前臺計算機加一個后臺計算機的所謂主從式系統(tǒng)結構 來實現(xiàn)，而在單板錄波器以及由單板錄波器集成的分布錄波裝置中則沒有所謂前、后臺機 的區(qū)別，即取消了后臺機。取消后臺機后，系統(tǒng)容量及帶寬不再受后臺機制約，同時也克服 了風險集中于后臺機的嚴重缺陷，從而使錄波器整體性能得到極大地提升。參見圖3、圖4、圖5、圖6、圖7、。單板錄波器由前端電路、數字信號處理器DSP(TMS320VC5409)及外圍接口電路、 ARM微處理器(EP9315)及外圍接口電路、在系統(tǒng)可編程芯片(LC4512)以及并行總線等幾 大部分組成。DSP配合前端電路，主要負責完成多通道實時數據獲取任務，包括對外部輸入 模擬量與開關量信號的高速同步并行采樣、數字濾波、對數據進行時域與頻域預處理以及 將實時采樣數據及經過濾波和預處理后的相關數據傳送給ARM等。ARM則負責完成同步計 算、錄波判斷、錄波記錄以及文件存儲與遠傳。并行總線接口提供子錄波器與母板總線的適 配連接，它包括時鐘總線、同步控制線與狀態(tài)線、校時總線以及復位總線等。并行總線主要 用于保證各子錄波器在分布并行的情況下能實現(xiàn)嚴格的同步采樣、同步傳輸、同步計算與 同步錄波。邏輯控制電路以大規(guī)模集成在系統(tǒng)可編程(In SystemProgrammable，簡稱ISP) CPLD芯片來實現(xiàn)，以保證子錄波器各功能部分的正確連接并提供控制邏輯與時序。工作時， 待測模擬量信號經互感器(圖中未畫出)隔離后加入到子錄波器模擬量測量通道的輸入 端，該信號經調理后再加至ADC的輸入端，由ADC轉換成數字量后被DSP讀取。而待測開關 量信號直接加入到子錄波器開關量測量通道的輸入端，該信號經光電隔離后由數字鎖存器 鎖存，然后由DSP讀取。DSP將測量數據及計算數據分段傳輸給ARM，最后由ARM完成計算、 判斷與錄波。見附圖8并參考圖7相關部分。系統(tǒng)時鐘是分布錄波器正常工作與并行同步的基礎和保證。在本發(fā)明中設置了兩 套同步時鐘，其中一套稱作系統(tǒng)時鐘，設計在母板上，由母板ISP芯片產生，通過時鐘總線 提供給裝置中所有子錄波器共用；另一套稱作本地時鐘，設計在子錄波器上，由各個子錄波 器的ISP芯片產生，僅供給本子錄波器使用。兩套時鐘結構完全相同，其輸出信號也完全相 同。正常情況下系統(tǒng)中所有子錄波器總是使用母板產生的公用系統(tǒng)時鐘。只有當子錄波器 脫開母板單獨工作，或者母板出現(xiàn)故障，無法提供公用系統(tǒng)時鐘時，子錄波器才啟用本地時 鐘。子錄波器上設計有一套自動識別與切換電路，用來保證當母板系統(tǒng)時鐘正常時，子錄 波器使用來自母板的系統(tǒng)時鐘，而當來自母板的系統(tǒng)時鐘消失時，子錄波器自動切換到本 地時鐘。圖8為同步時鐘及自動識別與切換電路原理圖。由圖可見，母板上設計了 ΙΟΚΗζ、 20mSU00mS以及IS等4條時鐘信號線。這四種不同頻率的脈沖信號實際源于同一個4M 晶振源，并通過母板ISP中的分頻電路獲得。所以這些信號是同源、同步的。這些信號通過 驅動后引至母板插座上，然后通過子錄波器總線插頭再引至子錄波器的ISP中。同時在子 錄波器的ISP中，也采用同樣的方式產生了一套自己的時鐘，即本地時鐘。系統(tǒng)時鐘與本地 時鐘被同時引入到自動切換電路的輸入端。其中系統(tǒng)時鐘的4路信號被分別接到2選1多路開關V74158的A0、B0、C0、D0端。本地時鐘的4路信號被分別接到同一 2選1多路開關 的Al、Bi、Cl、Dl端。同時本地IOKHz信號還接到計數器V74162的計數端。系統(tǒng)IOKHz信 號被接到同一計數器的清零端。工作時，如果存在系統(tǒng)時鐘信號，則系統(tǒng)IOKHz信號將不斷 對計數器清零。計數器進位端TC輸出0。多路開關V74158的S端為0。所以這時多路開 關輸出接通0號端口，即系統(tǒng)時鐘信號。如果系統(tǒng)時鐘信號消失，計數器V74162的清零端 無清零脈沖。這時計數器接收本地IOKHz脈沖，不斷計數卻不清零。經過一定的時間，計數 器進位端TC變高并被鎖存在1電平。多路開關的S端變高。于是其輸出被切換到1號端 口，即輸出本地時鐘信號。任何時候，當系統(tǒng)時鐘信號重新出現(xiàn)時，系統(tǒng)時鐘的IOKHz信號 會立即將計數器清零。于是TC端變低。多路開關的S端也變低。多路開關的輸出將切回 到0號端口，即重新輸出系統(tǒng)時鐘。無論是系統(tǒng)時鐘信號或是本地時鐘信號，在經多路開關 輸出后，還要經過脈寬整形電路以及延遲電路處理。這些脈沖信號最終被送到子錄波器的 采樣電路以及DSP與ARM的中斷輸入引腳。其中IOKHz信號主要用作數據鎖存與采樣同步 信號，20mS脈沖用作DSP到ARM的數據傳輸同步信號以及計算分段同步信號，IOOmS時鐘用 作計算同步與隊列同步的參考信號，IS時鐘用作隊列同步與時間同步參考信號。見附圖9并參考圖7相關部分。單板錄波器同步采樣電路主要由前端電路、數字信號處理器DSP以及燒制在ISP 芯片中的譯碼電路與讀寫操作控制電路構成。其中前端電路又包括信號調理、模數轉換、光 電隔離以及數據鎖存等。系統(tǒng)IOKHz時鐘信號加載到各個子錄波器上作為同步采樣信號。 子錄波器ISP中的本地IMHz脈沖信號加載到本機ADC的時鐘端作為轉換時鐘信號。工作 時，電力系統(tǒng)待測模擬量信號經互感器(圖中未畫出)隔離后加入到子錄波器模擬量測量 通道的輸入端，該信號經調理后再加至ADC的輸入端，由ADC轉換成數字量后被DSP讀取。 而電力系統(tǒng)待測開關量信號則直接加入到子錄波器開關量測量通道的輸入端，該信號經光 電隔離后由數字鎖存器鎖存，然后同樣由DSP讀取。①模擬信號調理電路每臺單板錄波器可接入18路模擬量信號，為簡明起見，圖9 中只畫出了 2路模擬量信號調理電路AinOl和Ain02。以電路AinOl來加以說明。電力系 統(tǒng)待測模擬量信號經互感器(圖中未畫出)隔離、變換后，成為士5Vpp的交流信號加載到 AinOl輸入端。經R0、R5、R4分壓，再經R1、R3、R6及運放TC2組成的同相放大器放大，然后 經R7接入到ADC轉換器ADS8364的AO通道的正輸入端。同時經RIO、Rll分壓，再經運放 TCl緩沖后的1. 67V直流參考電壓通過R8接入到ADC轉換器ADS8364的AO通道的負輸入 端。接入到ADS8364芯片AO通道正、負輸入端上的模擬信號最終將由ADC轉換成數字量， 然后由DSP讀取。圖中R9為調零電位器，調零信號將經R2迭加到TC2輸入端。Cl、C6為 濾波電容。②模數轉換電路每臺單板錄波器上配置有3只型號為ADS8364的模數轉換器。 每只ADS8364芯片中集成有6個最高轉換速率為2uS的并行16位逐位逼近轉換器。所以 每臺單板錄波器上共有3x6 = 18路并行ADC。為簡明起見，圖9中只畫出了 1只ADS8364 芯片的AO和Al兩路ADC輸入通道。圖中來自isp-11腳的IMHz時鐘信號連接到ADS8364 的28腳，作為ADC轉換時鐘。來自isp-16腳的IOKHz時鐘信號連接到ADS8364的56、57、 58腳，作為ADC的起動轉換信號。來自isp_18、19、20腳的ADC地址譯碼信號分別連接到 3只ADS8364各自的31腳，作為ADC芯片的片選信號。而3只ADS8364各自的27腳，即轉
9換結束信號EOCU E0C2及E0C3則分別接到ISP中D觸發(fā)器P34、P36、P38的時鐘輸入端。 ADC的數字輸出端D0-D15通過總線驅動器6TO、6TO接到DSP的數據總線上，以便DSP讀取。 工作時，IOKHz時鐘信號將通過H0LDA、H0LDB及HOLDC腳觸發(fā)ADC起動轉換。轉換結束，當 3只ADC芯片、總共18個通道信號都轉換完畢，EOCU E0C2、E0C3將分別輸出脈沖，使與門 P35、P37、P39輸出置1，從而使與門P40輸出負跳變脈沖信號，并通過INTO中斷DSP，請求 DSP讀數。③光電隔離電路每臺單板錄波器可接入32路開關量信號，為簡明起見，圖9中 只畫出了 2x4 = 8路開關量信號輸入電路Din01-Din08。其中Din01_Din04為第一組， Din05-Din08為第二組，分別通過四光隔器件Gl和G2實現(xiàn)信號轉換與隔離。其工作原理 可以DinOl通道為例加以說明。來自現(xiàn)場的開關量信號(圖中未畫出)接至DinOl通道。 當輸入信號為0，即開關斷開時，光隔器件Gl原端1、2腳之間無電流流過，則其對應的副端 三極管處于截止狀態(tài)，15腳輸出為0。而當輸入信號為1，即開關接通時，光隔器件Gl原端 1、2腳之間流過電流，并通過接通的開關流到地，所以其對應的副端被激勵，三極管導通，15 腳輸出變1。④數據鎖存電路光隔器件副端輸出的數字信號將連接到8位數字鎖存器的輸入 端。每臺單板錄波器配置4片型號為74LS374的8位數字鎖存器，所以一共是4x8 = 32路 數字量。其中1、2片(圖中的6U1、6U2)為一組，3、4片(圖中未畫出)為一組，分別構成2 個16位數字鎖存器。16位鎖存器的輸出則通過總線驅動器6TO、6TO接到DSP的數據總線 上，以便DSP讀取。鎖存器的11腳為時鐘腳，接收來自ISP-34腳的IOKHz時鐘信號。鎖存 器的1腳為使能腳，分別來自ISP的59腳和36腳，即P18的譯碼輸出，其操作地址分別為 0x8001及0x8002。工作時鎖存器在IOKHz時鐘信號的觸發(fā)下，將光隔輸出信號鎖存到鎖存 器的輸出端，然后由DSP讀取。⑤ISP譯碼及DSP讀寫操作電路DSP地址線A0-A6以及A15通過驅動器6U7 接入ISP中。經ISP中的反向門P1-P5、或門P6-P14，可譯出3段、每段8個地址，分別為 0x800E-0x8015，0x8016-0x80 ID 以及 0x801E_0x8025。這 3 段地址將分別作為 3 只 ADC 芯片、 每片6個ADC通道的片選(ADCS1、ADCS2、ADCS3)操作地址，供DSP讀取數據時使用。同時 經與門P15-P16及譯碼器P18，可譯出0x8001、0x8002及0x8003這3個地址。其中0x8001 及0x8002將分別作為DSP讀取第一組及第二組兩個16位鎖存器時的使能信號。而0x8003 則可作為DSP復位ADC芯片的復位脈沖信號ADRST。另外來自DSP的XF、DS、MSTRB, R/W、 IOSTRB及IS信號，也將通過ISP中的反向門P21、P25、P26，或門P22、P23、P24、P27、P28以 及二選一開關P29合成DSP讀信號DSPRD，用于讀取ADC輸出數字信號及數字鎖存器輸出的 數字信號。參見附圖10。圖10為DSP與ARM數據接口電路的原理圖。DSP的HPI接口 8根數據線HD0-HD7 通過芯片2U1 (74LVCH162245)緩沖后分別與ARM的低8位數據線DA0-DA7相連。74LV245 芯片的方向及使能則分別由燒制在ISP中的與門P46、P47的輸出來控制。當ARM對片選線 CS3所覆蓋的RAM地址進行讀操作時，2U1使能，數據將由DSP寄存器讀取到ARM的DMA緩 存中。同時ARM的AD0、AD15、AD16三根地址線以及寫線WR經2U2(74LVCH162245)緩沖， 再經 ISP 中 P41、P42、P43、P44 緩沖后，分別接至 DSP 的 HBIL、HCNTLU HCNTLO 及 HR/W 操作線。其中ADO通過HBIL區(qū)分數據讀寫是指向高位字節(jié)或者低位字節(jié)；AD15與AD16控制 HCNTLl與HCNTLO以區(qū)分操作的是DSP中的那一個HPI寄存器(地址寄存器HPIA、數據寄 存器HPID以及控制寄存器HPIC)。工作時，DSP中設置有A、B兩個RAM緩存區(qū)。設開始時DSP將測量與計算數據保 存到A區(qū)。當20mS同步傳輸脈沖到來時，將中斷DSP。DSP—方面將數據緩存切換到B區(qū)。 此后新的采樣與計算數據將保存到B區(qū)而不是A區(qū)。另一方面DSP通過HINT腳發(fā)出中斷 信號。該信號將通過P51、P49中斷ARM的EGPI010腳，起動DMA讀數。ARM通過DMA讀數 時，將通過DSP的HPID寄存器不斷抽取A區(qū)RAM中的數據，并保存到ARM內存指定的環(huán)形 緩存器中，直至讀取完DSP存儲器A區(qū)中保存的前一個20mS內全部的采集數據和計算數據 為止。而當下一個20mS同步傳輸脈沖到來時，DSP又會將數據緩存由B區(qū)切換到A區(qū)。之 后新的采樣與計算數據將保存到A區(qū)。另一方面，ARM將通過DMA操作DSP的HPID寄存器， 以抽取B區(qū)RAM中的數據。如是重復。DMA操作過程中將通過DSP的HDSl及HRDY線以及ARM的WAIT線實現(xiàn)聯(lián)絡和時序 上的自動適配。參見圖7、圖11、圖12。在分布集成錄波器中，為了保證各個獨立、并行工作的子錄波器數據的同步，分別 在子錄波器及系統(tǒng)母板上設計了一套同步控制總線及對應的狀態(tài)線，分別為計算控制線 與狀態(tài)線、隊列同步控制線與狀態(tài)線、錄波控制線與狀態(tài)線、錄值控制線與狀態(tài)線、定值控 制線與狀態(tài)線、令牌控制線與狀態(tài)線和一條看門狗控制線。為了實現(xiàn)正確的控制邏輯，在母 板的ISP芯片中設計了相應的同步控制邏輯電路。各個子錄波器通過總線插頭插接到母 板上，從而使子錄波器的同步控制總線和狀態(tài)總線與母板上對應的控制總線和狀態(tài)線總連 通。工作時，各個子錄波器的ARM按照控制算法規(guī)定的流程工作，在同步總線的配合下實現(xiàn) 同步。其中計算控制線及計算狀態(tài)線用來實現(xiàn)子錄波器計算的分段同步。錄波、錄值與定 值控制線及狀態(tài)線用來實現(xiàn)各個子錄波器錄波的精確同步。隊列同步控制線與狀態(tài)線用來 控制數據隊列的同步。令牌控制線與狀態(tài)線則用于母板上集成的RS485串聯(lián)通信網的令牌 控制與接收。圖7、圖11給出了子錄波器中ARM端口與控制總線、狀態(tài)線以及時鐘總線等的原理 接線。而圖12則給出了系統(tǒng)母板上總線連接以及相應的邏輯控制電路圖。由圖12可見，計算控制線通過連接器接至母板上，然后按邏輯“或”的方式連接。 計算同步控制電路由或門9U1及D觸發(fā)器9U7構成，其中或門的輸入分別接至各個子錄波 器經過自動切換電路后的計算控制線，其輸出接至D觸發(fā)器9U7的D端，D觸發(fā)器Q端輸出 則分別接至各子錄波器插槽的計算狀態(tài)線。工作時，各個子錄波器根據計算狀態(tài)線的狀態(tài) 以及自身工作情況確定是否開始計算。只要子錄波器處于計算中，則將計算控制線拉高，否 則計算控制線輸出低。同時，子錄波器在進入計算之前需要檢測計算狀態(tài)線的狀態(tài)。如果計 算狀態(tài)線為0，則表示沒有其它子錄波器處于計算中，本子錄波器可以發(fā)起新的一輪計算。 而如果計算狀態(tài)線為1，則表示目前系統(tǒng)中尚有子錄波器處于計算中，不能發(fā)起新的一輪計 算，需要等待。由于所有子錄波器的計算控制線是按“或”的方式連接的，所以只要有一個 子錄波發(fā)起計算，將其計算控制線拉高，則或門輸出為高。而在緊跟其后的第一個20mS脈 沖前沿，D觸發(fā)器9U7的輸出Q端將變高，即計算狀態(tài)線變高。在計算過程中計算控制線一直維持高。只要還有子錄波器未完成計算，或門輸出就為高。這時即使有的子錄波器已完 成計算，但檢測到計算狀態(tài)線仍然為高，不能發(fā)起新的一輪計算，而必須等待。只有當所有 子錄波器都完成了本輪計算，其中最后一個完成的子錄波器將其計算控制線拉低后，或門 輸出才變低。在緊跟其后的第一個20mS脈沖前沿，D觸發(fā)器的輸出Q端將變低，計算狀態(tài) 線才變低?？梢?，同步計算邏輯控制電路保證了具有不同計算速度的各個子錄波器在數據 計算宏觀進程上的分段同步。錄值控制線與狀態(tài)線，錄波控制線與狀態(tài)線以及定值控制線與狀態(tài)線一一對應。 多個子錄波器的錄值、錄波與定值控制線通過各自的連接器接至母板上，然后分組按邏輯 “或”的方式連接。錄值、錄波與定值控制電路分別由或門及D觸發(fā)器組成，其中錄值控制電 路由或門9U2及D觸發(fā)器9U8組成，錄波控制電路由或門9U3及D觸發(fā)器9U9組成，定值控 制電路由或門9U4及D觸發(fā)器9U10組成。9U2、9U3及9U4的輸入分別來自各個子錄波器插 槽經過自動切換電路后的錄值控制線、錄波控制線及定值控制線，D觸發(fā)器9U8、9U9及9U10 的輸出則分別接至各個子錄波器插槽的錄值狀態(tài)線、錄波狀態(tài)線及定值狀態(tài)線。工作時，系 統(tǒng)中所有并行工作的子錄波器按分段同步的方式對各自的采樣數據進行計算、分析。如發(fā) 現(xiàn)異常，需要錄波，則拉高自身的錄波控制線。而當ARM在20mS同步脈沖的前沿檢查到錄 波狀態(tài)線為高，便立即起動錄波，并按要求將相關數據段的數據存入自身的CF卡中。由于 系統(tǒng)中各個子錄波器均是在20mS同步時鐘的前沿對錄波狀態(tài)線進行采樣，所以只要系統(tǒng) 中有一個子錄波器發(fā)起錄波，錄波狀態(tài)線變高，則所有的子錄波器均會在下一個20mS同步 時鐘前沿的同一時刻起動錄波，從而保證了系統(tǒng)中各個獨立、并行工作的子錄波器分布錄 波的同步。此外，通過錄波、錄值與定值控制線的配合使用，可以識別系統(tǒng)不同的錄波要求。隊列同步控制電路是由與子錄波器對應的8個2選1多路開關0U11-7U11所構成 的優(yōu)先自動切換鏈路及與門9U6組成，其中各個多路開關的A輸入端均接至子錄波器經過 自動切換電路后的隊列同步控制線，而B輸入端則接至下一個子錄波器所對應的多路開關 的輸出端Z ；多路開關OUll的輸出端Z作為優(yōu)先自動切換鏈路的控制輸出，直接接至與門 9U6，而9TO的輸出即為系統(tǒng)的隊列同步狀態(tài)線。鏈路中各個多路開關均受自身控制端S的 控制；當母板插槽上插接有子錄波器且該子錄波器工作正常時，S將Z切到A，否則S將Z切 到B。所以，當系統(tǒng)中插接有0號子錄波器且該錄波器工作正常時，0號子錄波器將作為系 統(tǒng)隊列同步的控制基準；而當系統(tǒng)中沒有插接0號子錄波器或者0號子錄波器工作不正常 時，下一個槽號較小的子錄波器將自動接替0號子錄波器，成為系統(tǒng)隊列同步的控制基準。當單板錄波器只作為一臺小型錄波器單獨使用，而不是用于集成分布錄波裝置， 則不存在子錄波器之間同步的問題，所以這時控制線與狀態(tài)線應不起作用，單板錄波器也 可以脫開母板工作。而為了保證單板錄波器在脫開母板單獨工作時控制線與狀態(tài)線不被斷 開，可在單板錄波器的總線插頭上插接一個具有跳接線的接口板，通過跳線將單板錄波器 的各種控制總線與對應的狀態(tài)線直接接通，即可保證其正常工作。這樣設計的好處是可以 保證單板錄波器無論是單獨工作或用于集成系統(tǒng)，都可以工作相同的軟件，而不必區(qū)分是 否需要同步等。參見附圖7、圖13、14。除了數據同步，錄波器還要求所記錄的數據要有精確的時間標記，一般要求至少 要精確到毫秒以下。因為只有這樣，才能通過錄波文件的回放，精確定位故障或異常事件發(fā)生的準確時間，以及系統(tǒng)故障過程前后測量數據的變化與出現(xiàn)這些變化的時間關系。時間 標記就是要標明錄波數據中每個采樣點的絕對時間。本發(fā)明為解決時間標記問題，專門設 計了硬件精確計時電路，從而使時間標記精度達到luS。如圖7、圖13所示，硬件精確計時電路由燒制在單板錄波器ISP芯片中的高速計數 器(2XCBD18)、數據鎖存器(2XFD18)及移位寄存器(2XSR8PIS0)組成。計數器接收來自本 機預分頻電路的IMHz(IUS)的脈沖信號，并在20mS時鐘脈沖的前沿被清零并開始計數。當 日歷時鐘的整秒(或整分)到來時，系統(tǒng)校時總線輸出脈沖。該脈沖通過圖中標有Im字樣 的端口加到數據鎖存器FD18的STR(Strobe)腳上，從而將計數器的當前計數值K鎖存到數 據鎖存器中。之后由移位寄存器輸出，并由ARM通過SPI總線讀取。而在系統(tǒng)校時總線輸出 整秒(或整分)脈沖的同時，各個子錄波器的ARM及DSP都將接收到中斷。于是ARM讀取 日歷時鐘的絕對時C，該絕對時即為標記時間(XX年XX月XX日XX時XX分O秒O毫秒)。 而此時DSP也將記錄下緊鄰該時刻之后第一個采樣點的編號N，則該采樣點即為標記點。于 是可以計算出標記點的絕對時間是T = C+(N*T0-K)，其中TO為采樣周期，本系統(tǒng)中TO = IOOuS.在上述時間標記過程中，由于來自系統(tǒng)母板的20mS時鐘信號以及日歷時鐘整秒(或 整分)標記信號都通過總線同時送到了各個子錄波器，所以各個子錄波器都將在標記脈沖 的前沿對自身的采樣數據進行標記。而為了保證各個子錄波器標記的結果一致，需要在標 記脈沖到來時首先將自身日歷時鐘校準。而只要各個子錄波器的日歷時鐘是校準的，一致 的，則標記的結果就是一致的。其相互差應不超過luS。如圖14所示為保證時間標記精度，除了采用高精度的標記方法外，裝置的日歷 時鐘走時也必須要精確。為此在單板錄波器中采用了型號為M41ST95的高精度日歷時鐘芯 片。該芯片在經過現(xiàn)場調校后，走時精度可達24小時誤差175毫秒，比一般商用計算機高 出一個量級。為了保證分布于各個子錄波器上的數據時間標記的一致，分布集成錄波器系 統(tǒng)必須進行嚴格的在線統(tǒng)一校時。系統(tǒng)校時電路分為兩部分。一部分由子錄波器上的ISP 來實現(xiàn)所需電路。另一部分設計在母板上，包括母板上的外部輸入脈沖隔離變換電路及母 板ISP中的脈寬整形電路，以及集成在母板上的系統(tǒng)校時總線與GPS校時脈沖總線這兩條 信號線。此外，母板上還集成了一條RS232接收總線。裝置中所有子錄波器的RS232串口 均可通過接口連接到母板RS232總線上，接收來自外部設備的數據，例如，GPS的授時信號。 工作時，由GPS同步時鐘送來的外部校時脈沖經隔離變換后，引至母板ISP中。然后經ISP 中脈寬整形電路處理后再送到母板上集成的GPS校時脈沖總線上。最后通過總線插頭的 32B引腳送到各個子錄波器的ISP中。系統(tǒng)同時還提供另外一路校時脈沖信號，它來自各個 子錄波器自身日歷時鐘的鬧鐘中斷輸出，即圖中日歷時鐘芯片M41ST95的26腳，稱作內部 校時脈沖信號。該信號也送入到子錄波器的ISP。工作過程中，子錄波器ARM通過INTO中 斷腳實時偵測系統(tǒng)中是否接入GPS校時脈沖。如果有GPS校時脈沖，ARM通過I/O 口 C0L3 輸出0電平，接通與門U33，同時關斷與門U34。GPS校時脈沖通過與門U33、或門U35送到 雙向緩沖門U36的輸入端A。如果ARM沒有偵測到GPS校時脈沖，或偵測到原來存在GPS校 時脈沖，但該脈沖又因故消失，則通過C0L3輸出1電平，從而關斷與門U33，同時接通與門 U34。于是內部校時脈沖通過與門U34、或門U3送到雙向緩沖門U36的輸入端A。雙向緩沖 門U36受或非門U31輸出的控制。正常工作情況下，ARM通過R0W2腳輸出看門狗脈沖，因此 計數器0U37被周期性清零，其輸出CAO保持低電平。另一方面，0號子錄波器通過ROWO腳
13輸出1電平，所以或非門0U31輸出1，打開雙向緩沖門U36。而其它子錄波器ROWO腳輸出 0電平，對應的或非門0U31輸出0，所以其各自的雙向緩沖門0U36均為高阻態(tài)。這時無論 送到A端的是外部GPS校時脈沖，或者是內部日歷時鐘校時脈沖，都將通過0號子錄波器雙 向緩沖門U36的輸出端Z送到ARM I/O 口的EGPI014腳和DSP的BIO引腳上。A端信號同 時經過0號子錄波器雙向緩沖門的XB端，總線插頭的23C腳，引至母板的系統(tǒng)校時總線上。 然后再經過其它子錄波器各自的23C腳，將校時脈沖信號送到各個子錄波器的XB端。并最 終送到各個子錄波器ARM I/O 口的EGPI014腳和DSP的BIO引腳上，用于起動校時。系統(tǒng) 校時的具體步驟是如果系統(tǒng)接入有GPS授時，則0號子錄波器將通過自身的RS232串口接收GPS授 時，并以GPS絕對時間作為系統(tǒng)的標準時間。而如果沒有GPS授時，則0號子錄波器將以 自身日歷時鐘時間作為系統(tǒng)標準時間。無論以何種時間作為標準，0號子錄波器總會在一 分鐘的時間間隔內，通過RS485網向其它所有子錄波器重復發(fā)送當前的標準日歷時間。當 分校時脈沖到來時，各個子錄波器響應分校時脈沖中斷，即開始校時。先是將通過RS485網 接收到的標準日歷時間的分鐘數加1，然后寫回到本機的日歷時鐘芯片中，同時將自身日歷 時鐘的秒及毫秒位置0，完成一次校時。為避免分鐘數加1后產生進位帶來計算上的麻煩， 當收到的標準日歷時間的分鐘數為59分時，跳過分脈沖，暫不校時，等到再下一個分脈沖 重新恢復校時。如果0號子錄波器因故停止工作，其R0W2引腳上將無看門狗脈沖輸出；由 0U23-0U26組成的脈沖前沿微分電路的輸出將固定為低。經過延遲，計數器0U37輸出腳CAO 將由低變高，從而關斷0槽雙向緩沖門0U36。此時下一個槽號較小的子錄波器偵測到校時 脈沖消失，將通過ROWO腳輸出1，接通其自身的雙向門0U36，自動替代0號子錄波器成為主 站，一方面輸出校時脈沖，同時通過RS232接收授時，并通過RS485網向所有其它子錄波器 發(fā)送系統(tǒng)標準日歷時間，保證系統(tǒng)始終具有統(tǒng)一的校時基準。參見附圖15。分布集成錄波裝置中各個子錄波器均配置有CF卡，可以完成分布文件系統(tǒng)存 儲。由于ARM芯片EP9315支持PCMCIA接口規(guī)范，所以與CF卡接口的外圍電路相對比較簡 單。圖中ARM的24根地址線AD0-AD23通過2U2 (74VCH162245)緩沖后與CF卡接口地址線 BAD0-BAD23相連。2U2方向控制腳1腳及24腳直接拉高，使能控制腳25腳及48腳直接接 地，從而保證地址線始終處于接通狀態(tài)，方向為從ARM到CF卡。同時ARM的16根數據線 DAO-DA15通過2U1 (74VCH162245)緩沖后與CF卡接口地址線BDA0-BDA15相連。2U1的方 向腳(1腳及24腳)以及使能腳(25腳及48腳)分別由燒制在ISP中的與門P61及P62 的輸出來控制。當ARM操作地址處于片選CS3覆蓋的地址段、且操作的是CF卡時(MCEL = UMCEH = 1)，P62輸出高，2U1使能。而當ARM對CF卡實行讀操作時(RD = 1、IORD = 1、 MCRD = 1)，P61輸出高，2U1的方向為CF卡到ARM。否則為寫操作，數據方向為ARM到CF 卡。圖中其余連線完全按照規(guī)范標準，從ARM到CF卡插槽一對一連接。參見附圖16。分布集成錄波裝置中所有子錄波器具有對等的結構。這一方面是指裝置中所有子 錄波器的結構、功能以及所燒制的ISP芯片、EEPROM代碼、下載的軟件和運行的程序均完全 相同，以至在任何時候它們均可互換。另一方面是指裝置中所有子錄波器在通過網絡與系 統(tǒng)管理機及遠端服務器相連時也是對等的。各個子錄波器在通過網絡上傳文件或數據時，沒有優(yōu)先及主次之分。分布集成錄波器中每個子錄波器都可以將自己的文件和數據直接傳 送給系統(tǒng)管理機及遠端服務器。這樣就有效地消除了系統(tǒng)傳輸瓶頸，保證了系統(tǒng)的容量和 帶寬。從圖14所示單板錄波器網絡接口電路原理圖中知，由于ARM芯片EP9315中已集成了 以太網MAC層接口，支持TCP/IP協(xié)議，所以此處只需要提供物理層接口支持。圖中KS8721 是一種10BaseT/100BaseTX/FX物理層收發(fā)接口芯片，支持Mil。并完全符合IEEE 802. 3u標 準。其收、發(fā)及控制引腳與EP9315網絡接口引腳一一對應，所以直接連接即可。HR911105A 是一種帶變壓器隔離的RJ45網絡插接頭，主要用作網絡連接以及網絡的電器隔離。參見附圖17。附圖17給出了分布集成錄波裝置復位電路原理圖。從圖中可見，系統(tǒng)復位電路分 為兩部分。一部分由子錄波器上的ISP來實現(xiàn)所需電路。另一部分由母板的ISP來實現(xiàn)所 需電路。裝置上電復位、軟件看門狗復位、硬件看門狗復位、電源故障復位、單機手動復位設 計在單板錄波器上，多機同步復位以及管理機或遠端復位設計在系統(tǒng)母板上。①上電復位系統(tǒng)上電時，日歷時鐘芯片的復位信號輸出腳(19腳)將輸出一個持 續(xù)的負跳變脈沖信號。該信號引入ISP，在ISP中經緩沖后引出，然后被分別用于復位ARM、 DSP及FLASH芯片，以及網絡、硬盤與JTAG接口，從而完成上電復位。②軟件看門狗復位如果系統(tǒng)上電復位成功，則子錄波器的ARM在完成初始化后， 將進入正常工作狀態(tài)。這時ARM—方面通過R0W2 口向日歷時鐘芯片的9腳(Watch Dog Input)輸出看門狗脈沖，同時對日歷時鐘芯片進行初始化，并起動日歷時鐘芯片看門狗。此 后只要系統(tǒng)工作正常，ARM輸出的看門狗脈沖將不斷復位時鐘芯片看門狗，所以時鐘芯片看 門狗將始終處于非激活狀態(tài)，不會有輸出。但如果系統(tǒng)出現(xiàn)故障，則ARM看門狗脈沖將消 失。由于這時時鐘芯片看門狗不再被周期性復位，所以經過一定的延遲之后，時鐘芯片看門 狗激活，將通過日歷時鐘芯片的復位信號腳(19腳)輸出復位信號，從而對子錄波器進行復 位。由于時鐘芯片看門狗是在系統(tǒng)工作后，通過軟件操作來工作的，所以也稱系統(tǒng)軟件看門 狗。③硬件看門狗復位如果系統(tǒng)上電復位不成功，則子錄波器的ARM無法進入正常 工作狀態(tài)。由于這時ARM不能操作日歷時鐘芯片，所以也無法起動軟件看門狗。在這種情況 下，子錄波器ISP中的硬件看門狗將發(fā)揮作用。硬件看門狗電路由0U23-0U26構成的脈沖 前沿微分電路和0U13-0U16構成計數延遲電路組成。在系統(tǒng)上電復位時，0U14將輸出正脈 沖。而這時ARM尚未正常工作，R0W2沒有看門狗脈沖輸出，所以脈沖前沿微分電路的0U26 輸出為0。于是0U14輸出的正脈沖通過0U15將計數器0U13清零。之后0U13將以1秒的 頻率開始計數。如果在達到預定計數延遲之前(例如10秒)，ARM已進入正常工作狀態(tài)，則 ARM通過R0W2 口輸出的看門狗脈沖，在經過脈沖前沿微分電路后，將通過0U15輸出，并對計 數器0U13進行周期性清零。所以計數器0U13的CAO腳將始終輸出低電平。與門0U21的 輸出為高。但是如果計數器0U13在達到預定計數延遲時，ARM尚未進入正常工作狀態(tài)，則 計數器的CAO腳輸出由低變高。與門0U21輸出負跳變脈沖。于是時鐘芯片經該信號觸發(fā)， 立即通過19腳輸出系統(tǒng)復位脈沖，對子錄波器進行復位。由于這種看門狗復位功能是由硬 件完成的，完全不依賴軟件，所以稱為硬件看門狗復位。④電源故障復位本系統(tǒng)除具有軟、硬件看門狗自動復位功能外，還具有電源故障 自動復位功能。即當電源出現(xiàn)故障，電壓下降到設定閾值時，時鐘芯片會通過電源故障輸出腳PFO輸出復位脈沖。該脈沖經RETIN2腳輸入，觸發(fā)時鐘芯片產生復位脈沖輸出，從而復 位相應子錄波器。⑤單機手動復位子錄波器前面板上安裝有本機復位按鈕。按下該按鈕將產生一 個負脈沖。該負脈沖一方面經本機ISP中的0U21輸出，觸發(fā)時鐘芯片產生系統(tǒng)復位信號， 復位本機，同時還經總線插頭送至母板，用于控制對應插槽的自動切換電路。⑥多機手動同步復位裝置機箱前面板上還安裝有系統(tǒng)復位按鈕。按下該按鈕將 產生一個負脈沖。該負脈沖被送入母板ISP。經過SU1、SU3以及由SU4-SU7組成的脈沖前 沿微分電路后，再經SU8、SU10輸出。SUlO輸出的脈沖被送到母板復位總線上，然后經過各 槽的復位三態(tài)門0U16-7U16輸出，用于控制各槽的自動切換電路。該脈沖同時還通過各槽 的總線插頭引至各個子錄波器的復位信號輸入腳上，用于復位各個子錄波器。⑦管理機復位或遠端復位如果系統(tǒng)配置有管理機，或者接受遠端控制，也可以通 過人機交互發(fā)出命令，讓管理機或遠端機輸出脈沖去復位整個系統(tǒng)。這時脈沖被送入母板 ISP，經過SU2、SU3以及由SU4-SU7組成的脈沖前沿微分電路后，再經SU9、SU10輸出。最后 經過各槽的復位三態(tài)門0U16-7U16輸出，用于控制各槽的自動切換電路，并復位各個子錄 波器。RS485、RS422 及 SPI 串行網本單板錄波器集成有具有優(yōu)先令牌環(huán)的RS485網絡串口、RS422串口和SPI同步 串行網串口。具有優(yōu)先令牌環(huán)的RS485串口在單板錄波器單獨使用時主要用于接收和發(fā)送 同步授時。而作為子錄波器用于集成分布集成錄波器時，則通過母板實現(xiàn)多個子錄波器的 RS485串口組網。這時RS485串口除了用于接收和發(fā)送同步授時外，還將用于子錄波器之間 的命令通信及內部信息交換。裝置中所有子錄波器均通過接口插頭與母板上的RS485總線 連接并實現(xiàn)互聯(lián)，每臺子錄波器的RS485端口就是受令牌環(huán)控制的一個網絡接點。設計保 證了該網絡中所有子錄波器任何時候均同時處于接收使能狀態(tài)，因此可以同時接收網絡上 廣播的信息。但系統(tǒng)中任何時候卻只能有一臺子錄波器處于發(fā)送使能狀態(tài)。具體是那一臺 子錄波器處于發(fā)送使能狀態(tài)由硬件令牌環(huán)控制。RS422串口主要用于發(fā)送系統(tǒng)調試信息與 錯誤信息。當作為單板錄波器單獨使用時，該串口始終處于使能狀態(tài)，可以隨時向外發(fā)送相 關信息。而當作為子錄波器用于集成分布錄波裝置時，多個子錄波器插接到母板上，通過母 板實現(xiàn)組網，并實現(xiàn)各個子錄波器與系統(tǒng)管理機之間的連接。這時RS422網也具有雙重作 用，即當系統(tǒng)處于測試狀態(tài)時，子錄波器通過RS422網向管理機發(fā)送調試信息。而當系統(tǒng)處 于正常工作狀態(tài)時，子錄波器通過RS422網向管理機發(fā)送系統(tǒng)錯誤信息。SPI同步串行網 分為兩部分。即集成在各個子錄波器上的內網和集成在母板上的外網。內網用來實現(xiàn)單板 錄波器中ARM與DSP、ARM與日歷時鐘以及ARM與燒制在ISP芯片中的精確計時電路之間的 雙向高速通信(20Mbps)。外網可用來實現(xiàn)0#子錄波器與其它子錄波器之間的雙向高速通
fn °子錄波器的工作過程如下上電初始后，DSP及ARM各自進入正常工作程序。這時ADC在IOKHz同步采樣脈沖 觸發(fā)下起動轉換，數據轉換結束后將中斷DSP，DSP將依次讀取各通道轉換數據。同時被讀 取的還有在IOKHz同步采樣脈沖前沿被鎖存的各個通道的開關量信號。之后DSP將對讀取 的數據進行實時濾波和計算。同時DSP將在20mS時鐘總線的同步下，通過其HPI總線將前
1620mS的采集數據和計算數據傳送給ARM。ARM—方面通過DMA自動接收來自DSP的數據，并 將其緩存到自己的雙環(huán)形數據存儲器中，同時ARM還將在20mS時鐘線與計算控制線的共同 同步下，起動對之前N時刻采樣數據的計算和分析。每次分析數據的長度為IOOmS,同時并 參考其前(N+1)、后(N-I)各IOOmS的數據。如果數據未見異常，分析計算結束，ARM將暫時 停止計算，并等待新的同步計算命令。而如果分析計算中發(fā)現(xiàn)數據異常，ARM將立即通過錄 波控制總線發(fā)出命令，請求系統(tǒng)中各子錄波器起動錄波。該命令將在緊鄰的下一個20mS脈 沖的前沿被系統(tǒng)中所有的子錄波器讀取，包括發(fā)出請求錄波命令的子錄波器本身。于是各 子錄波器將同步起動錄波，并將各自當前分析數據段及之前相關數據段的數據記錄下來， 存儲到各自的CF卡上。當新的同步計算命令到來時，各子錄波器將再次同步起動對各自新 的IOOmS數據的計算和分析(此次分析的應是N-I時刻數據，并參考N及N-2時刻數據)。 如果未見異常，且此刻系統(tǒng)未處于錄波進程之中，則ARM將再次暫停計算，并等待下一個新 的同步計算命令。而如果未見異常但此刻系統(tǒng)正處在錄波進程之中，則各子錄波器會將當 前分析數據段的IOOmS數據存儲起來。如對當前數據段的分析計算發(fā)現(xiàn)異常，則ARM將發(fā) 出命令，請求錄波。而如果此刻系統(tǒng)已處在錄波進程之中，則錄波會自動延續(xù)，且新的錄波 請求時刻被標記為錄波的新起點。按規(guī)定，錄波將在被測系統(tǒng)恢復正常，裝置未發(fā)現(xiàn)有新的 異常情況后再經過一定的時間即自動結束。而整個錄波器也就是按上面所描述的過程不斷 地重復工作。
權利要求
一種可通過并行總線集成分布系統(tǒng)的單板錄波器，其特征在于單板錄波器上設置有并行總線；該并行總線通過總線接口與母板并行總線相連接；多個單板錄波器依次對應插接到母板上構成分布集成錄器裝置；并行總線包括時鐘總線、同步控制線與狀態(tài)線、校時總線以及復位總線；所述同步控制線有7條，狀態(tài)線有6條，其中，計算控制線與計算狀態(tài)線、隊列同步控制線與隊列狀態(tài)線、錄波控制線與錄波狀態(tài)線、錄值控制線與錄值狀態(tài)線、定值控制線與定值狀態(tài)線以及令牌控制線與令牌狀態(tài)線一一對應，其余一條控制線是看門狗控制線；各總線連接到母板上對應的總線控制電路；單板錄波器上集成有可編程ISP芯片，ISP芯片中燒制有同步時鐘電路、譯碼電路和邏輯控制電路；單板錄波器由前端電路、數字信號處理器DSP及外圍接口電路、ARM微處理器及外圍接口電路、并行總線和可編程ISP芯片幾大部分組成；所述前端電路包括模擬信號調理、模數轉換、光電隔離和數據鎖存電路；前端電路與DSP以及ISP中的譯碼電路與DSP讀寫操作電路共同構成同步采樣電路；在數字信號處理器DSP與ARM微處理器之間設計有數據同步傳輸電路；所述同步時鐘電路產生的時鐘信號與分布集成錄波裝置系統(tǒng)母板產生的時鐘信號一致；同步時鐘電路中包括時鐘總線和同步時鐘自動切換電路；單板錄波器上還設置有CF卡接口電路，網絡接口電路，并集成有SPI同步串行網；同時單板錄波器還通過母板集成有具有優(yōu)先令牌環(huán)的RS485環(huán)網以及RS422主從網；單板錄波器通過網絡交換機與遠端服務器和本地工作站相連。
2.如權利要求1所述的單板錄波器，其特征在于單板錄波器單獨使用時不與母板連 接，在單板錄波器的總線插頭上插接一個具有跳接線的接口板，通過跳線將單板錄波器的 各種控制總線與對應的狀態(tài)線直接接通。
3.如權利要求1所述的單板錄波器，其特征在于所述計算控制線通過連接器接至母 板上；多個子錄波器的計算控制線在母板上按邏輯“或”的方式連接；計算同步控制電路由 或門(9U1)及D觸發(fā)器(9U7)構成，其中或門的輸入分別接至各個子錄波器經過自動切換 電路后的計算控制線，其輸出接至D觸發(fā)器(9U7)的D端，D觸發(fā)器輸出則分別接至各子錄 波器插槽的計算狀態(tài)線；所述錄值控制線與狀態(tài)線，錄波控制線與狀態(tài)線以及定值控制線與狀態(tài)線3對一一對 應的控制線與狀態(tài)線通過連接器接至母板上，然后分組按邏輯“或”的方式連接；錄值、錄波 及定值控制電路由或門及D觸發(fā)器組成，錄值控制電路由或門(9U2)及D觸發(fā)器(9U8)組 成，錄波控制電路由或門(9U3)及D觸發(fā)器(9U9)組成，定值控制電路由或門(9U4)及D觸 發(fā)器(9U10)組成；(9U2)、(9U3)及(9U4)的輸入分別來自各個子錄波器經過自動切換電路 后的錄值控制線、錄波控制線及定值控制線，D觸發(fā)器(9U8)、(9U9)及(9U10)的輸出則分 別接至各個子錄波器插槽的錄值狀態(tài)線、錄波狀態(tài)線及定值狀態(tài)線；所述隊列同步控制電路由與子錄波器插槽一一對應的8個2選1多路開關 (0U11)-(7U11)所構成的優(yōu)先自動切換鏈路及與門(9U6)組成；其中各個多路開關的A輸 入端均接至子錄波器經過自動切換電路后的隊列同步控制線，而B輸入端則接至下一個子 錄波器所對應的多路開關的輸出端Z ；多路開關OUll的輸出端Z作為優(yōu)先自動切換鏈路 的控制輸出，直接接至與門(9TO)，(9U6)的輸出即為系統(tǒng)的隊列同步狀態(tài)線；鏈路中各個 多路開關均受自身控制端S的控制；當母板插槽上插接有子錄波器且該子錄波器工作正常 時，S將Z切到A，否則S將Z切到B。
4.如權利要求1所述的單板錄波器，其特征在于所述時鐘總線是指由同一個4M晶振 源產生、并經錄波器ISP中分頻電路獲得的一套時鐘信號，即本地時鐘；同時在分布集成錄 波裝置的母板ISP中，也有一套相同的時鐘，即系統(tǒng)時鐘；系統(tǒng)時鐘與本地時鐘被同時引入 到單板錄波器上自動切換電路的輸入端，經過自動切換電路輸出后，再經過脈寬整形電路 以及延遲電路處理，最終被送到單板錄波器的采樣電路以及數字信號處理器DSP與微處理 器ARM的中斷輸入引腳；同步時鐘自動切換電路由2選1多路開關和計數器構成。
5.如權利要求1所述單板錄波器，其特征在于所述本地時鐘和系統(tǒng)時鐘分別有 IOKHz、20mS、IOOmS和IS共4路時鐘信號；其中，IOKHz信號為數據鎖存與采樣同步信號， 20mS脈沖為DSP到ARM的數據傳輸同步信號以及計算分段同步信號，IOOmS時鐘為計算同 步與隊列同步的參考信號，IS時鐘為隊列同步與時間同步參考信號；所述系統(tǒng)時鐘與本地 時鐘被同時引入到自動切換電路的輸入端，是指系統(tǒng)時鐘的4路信號被分別接到2選1多 路開關V74158的(AO)、(BO)、(CO)、(DO)端，本地時鐘的4路信號被分別接到同一 2選1 多路開關的(Al)、(Bi)、(Cl)、(Dl)端，同時本地IOKHz信號還接到自動切換電路的計數器 V74162的計數端，系統(tǒng)IOKHz信號被接到同一計數器的清零端。
6.如權利要求1所述的單板錄波器，其特征在于所述在數字信號處理器DSP與ARM之 間設計有數據同步傳輸電路，DSP的HPI接口 8根數據線(HD0-HD7)通過芯片(2U1)緩沖 后分別與ARM的低8位數據線(DA0-DA7)相連，燒制在ISP中的與門(P46)、(P47)的輸出 對芯片(2U1)的方向及使能進行控制。
7.如權利要求1所述的單板錄波器，其特征在于所述同步采樣電路是將在母板上集 成的時鐘信號中的采樣同步信號線通過連接器引至子錄波器上，待測模擬量信號加入到單 板錄波器模擬量測量通道的輸入端，該信號經調理后再加至ADC的輸入端，由ADC轉換成數 字量后被DSP讀?。淮郎y開關量信號直接加入到錄波器開關量測量通道的輸入端，經光電 隔離后由數字鎖存器鎖存，然后由DSP讀?。籇SP通過地址線及燒制在ISP中的地址譯碼電 路產生片選信號，用以選擇讀取不同通道的數據；讀寫操作控制信號也由DSP的相關控制 信號及燒制在ISP中的讀寫操作電路產生；模擬量信號調理電路采用分壓、放大器放大，然 后接入到ADC轉換器(ADS8364)的正輸入端和負輸入端，由ADC轉換成數字量，再由DSP讀 ?。还怆姼綦x電路采用4路開關量為一組，每組通過一個四光隔器件實現(xiàn)；光隔器件副端輸 出的數字信號連接到8位數字鎖存器的輸入端，在時鐘信號的觸發(fā)下，光隔輸出的信號被 鎖存到鎖存器的輸出端由DSP讀取。
8.如權利要求1所述的單板錄波器，其特征在于校時總線包括集成在母板上的系統(tǒng) 校時總線與GPS校時脈沖總線這兩條信號線；校時脈沖控制電路燒制在單板錄波器的ISP 中，它接收來自GPS校時脈沖總線以及日歷時鐘芯片(M41ST95)輸出的分校時脈沖信號；系 統(tǒng)的絕對授時來自GPS或日歷時鐘；精確計時電路也燒制在單板錄波器的ISP芯片中，由高 速計數器、數據鎖存器及移位寄存器組成。
9.如權利要求1所述的單板錄波器，其特征在于所述復位總線及相應控制電路能實 現(xiàn)單板錄波器的上電復位、軟件看門狗復位、硬件看門狗復位、電源故障復位以及單機手動 復位等；同時，各單板錄波器的復位總線通過總線插頭連接到母板的復位總線上，可實現(xiàn)分 布集成錄波裝置的多機手動同步復位以及管理機或遠端復位功能。
全文摘要
可通過并行總線集成分布系統(tǒng)的單板錄波器屬動態(tài)記錄裝置范疇。它由前端電路、DSP、ARM及接口電路、ISP芯片及并行總線組成。前端電路包括信號調理、模數轉換、光電隔離和數字鎖存電路；DSP通過HPI總線接口到ARM；其它如譯碼、讀寫、通信聯(lián)絡、同步時鐘、復位以及校時控制電路等則燒制在ISP芯片中。并行總線與系統(tǒng)母板總線相適配，包括時鐘總線、同步控制線與狀態(tài)線、校時總線與復位總線。此外單板錄波器上還集成有帶令牌控制的RS485串口、RS422串口、SPI同步串口以及網絡和CF卡接口等。單板錄波器既可作為小型錄波器獨立工作，又可作為子錄波器插接到系統(tǒng)母板上，用于集成分布錄波裝置。分布集成錄波裝置具有容量大、通帶寬、可靠性高等優(yōu)點，是一種創(chuàng)新。
文檔編號G01D9/00GK101886938SQ20101018697
公開日2010年11月17日 申請日期2010年5月28日 優(yōu)先權日2010年5月28日
發(fā)明者周維, 李尚柏, 鄭高群, 鐘睿 申請人:四川大學