專(zhuān)利名稱(chēng)：電壓偵測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電壓偵測(cè)電路。
背景技術(shù)：
請(qǐng)參閱圖1，現(xiàn)有的電壓偵測(cè)電路包括PMOS晶體管Tl、NMOS晶體管T2、PMOS晶體管T3、NMOS晶體管T4、偏置電流源rtas和帶隙基準(zhǔn)源。PMOS晶體管Tl的一極接電源 VDD,另一極與NMOS晶體管T2的一極連接，柵極與PMOS晶體管T3的柵極連接。NMOS晶體管T2的另外一極與偏置電流源連接，柵極與被偵測(cè)電路的輸出端連接，用于輸入被偵測(cè)電路的輸出電壓。PMOS晶體管T3的一極接電源VDD，另外一極與NMOS晶體管T4的一極連接， NMOS晶體管T4的另外一極與偏置電源rtas連接，柵極輸入帶隙基準(zhǔn)源產(chǎn)生的電壓Vref。請(qǐng)參閱圖2，上述電壓偵測(cè)電路可以理解為比較器，以被偵測(cè)電路的輸出電壓 vset接入比較器的同相輸入端，帶隙基準(zhǔn)源的輸出電壓vref接入反相輸入端為例說(shuō)明上述電壓偵測(cè)電路的工作原理。當(dāng)輸出電壓vset大于參考電壓vref時(shí)，控制信號(hào)bleed為低電平，用以表示輸出電壓大于參考電壓，當(dāng)輸出電壓vset小于參考電壓vref時(shí)，控制信號(hào)bleed為高電平，用于表示輸出電壓低于參考電壓，當(dāng)將所述參考電壓設(shè)為一預(yù)設(shè)值時(shí)， 上述電壓偵測(cè)電路通過(guò)控制信號(hào)bleed的電平即可判斷被偵測(cè)電路的輸出電壓與參考電壓的大小關(guān)系，從而，完成對(duì)輸出電壓的偵測(cè)。另外，采用比較器對(duì)參考電壓和輸出電壓進(jìn)行比較并根據(jù)比較結(jié)果來(lái)實(shí)現(xiàn)電壓偵測(cè)的專(zhuān)利申請(qǐng)還可以參見(jiàn)中國(guó)專(zhuān)利授權(quán)公告第CN1235054C號(hào)。上述電壓偵測(cè)電路需要設(shè)置偏置電流源，這樣，在電壓偵測(cè)電路工作時(shí)，偏置電流源為整個(gè)電路提供比較器提供電流，從而，電壓偵測(cè)電路的功耗高。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問(wèn)題是現(xiàn)有的電壓偵測(cè)電路功耗高的問(wèn)題。為了解決上述問(wèn)題，本發(fā)明提供一種電壓偵測(cè)電路，該電壓偵測(cè)電路包括分壓?jiǎn)卧?、可控開(kāi)關(guān)和設(shè)置單元，分壓?jiǎn)卧獙?duì)被偵測(cè)電路的輸出電壓進(jìn)行分壓而產(chǎn)生分壓電壓；可控開(kāi)關(guān)具有控制端和輸出端，所述控制端輸入所述分壓電壓，所述輸出端輸出控制信號(hào)，所述可控開(kāi)關(guān)在所述分壓電壓小于預(yù)設(shè)電壓時(shí)導(dǎo)通，將所述輸出端的控制信號(hào)設(shè)置為有效信號(hào)；設(shè)置單元輸入端與可控開(kāi)關(guān)的輸出端連接，在可控開(kāi)關(guān)關(guān)斷時(shí)將所述控制信號(hào)設(shè)置為無(wú)效信號(hào)?？蛇x地，所述可控開(kāi)關(guān)為PMOS晶體管，該P(yáng)MOS晶體管的源極與第一供電電源連接，所述預(yù)設(shè)電壓為第一供電電源的供電電壓和PMOS晶體管的閾值電壓之和，漏極為所述可控開(kāi)關(guān)的輸出端，柵極為所述可控開(kāi)關(guān)的控制端?？蛇x地，所述設(shè)置單元為NMOS晶體管，該NMOS晶體管的柵極連接第二供電電源， 漏極連接可控開(kāi)關(guān)的輸出端，源極接地?？蛇x地，所述設(shè)置單元是阻值為100 100M歐姆的電阻。
可選地，所述分壓?jiǎn)卧ǖ谝浑娙莺偷诙娙?，第一電容的第一極與被偵測(cè)電路的輸出端連接，第一電容的第二極連接所述第二電容的第一極，所述第二電容的第二極接地，第一電容的第二極和第二電容的第一極之間的節(jié)點(diǎn)輸出所述分壓電壓?？蛇x地，所述分壓?jiǎn)卧ǖ谝痪w管和第二晶體管，第一晶體管的第一極與被偵測(cè)電路的輸出端連接，第一晶體管的控制極與第一晶體管的第二極連接，第二晶體管的第一極連接于第一晶體管的控制極，第二晶體管的控制極和第二晶體管的第二極接地，第一晶體管的第二極和第二晶體管的第一極之間的節(jié)點(diǎn)輸出所述分壓電壓。可選地，所述有效信號(hào)為高電平信號(hào)，所述無(wú)效信號(hào)為接地信號(hào)。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是1、本發(fā)明的電壓偵測(cè)電路不用設(shè)置偏置電流源，在對(duì)被偵測(cè)電路的輸出電壓進(jìn)行偵測(cè)的過(guò)程中，電路功耗低。2、當(dāng)本發(fā)明的電壓偵測(cè)電路用于存儲(chǔ)器的讀寫(xiě)操作時(shí)，在待機(jī)狀態(tài)(既不執(zhí)行讀操作，也不執(zhí)行寫(xiě)操作)下也不會(huì)消耗電流，功耗低。3、由于包括分壓?jiǎn)卧?，?dāng)被偵測(cè)電路的輸出電壓很高時(shí)，可以通過(guò)分壓產(chǎn)生分壓電壓，從而，實(shí)現(xiàn)對(duì)輸出電壓的偵測(cè)，保護(hù)電壓偵測(cè)電路，而且，當(dāng)所述分壓?jiǎn)卧捎秒娙菔椒謮簡(jiǎn)卧獣r(shí)，在工作過(guò)程中，也沒(méi)有電流消耗，整個(gè)電路工作功耗低。


圖1是現(xiàn)有技術(shù)的電壓偵測(cè)電路的原理圖；圖2是圖1的等效電路圖；圖3是本發(fā)明電壓偵測(cè)電路的原理框圖；圖4是本發(fā)明電壓偵測(cè)電路第一實(shí)施例的具體電路圖；圖5是本發(fā)明電壓偵測(cè)電路應(yīng)用于電壓調(diào)節(jié)器的原理框圖；圖6是圖5的電壓調(diào)節(jié)器的參考電路的原理圖；圖7是本發(fā)明電壓偵測(cè)電路第二實(shí)施例的具體電路圖；圖8是本發(fā)明電壓偵測(cè)電路第三實(shí)施例的具體電路圖。
具體實(shí)施例方式本發(fā)明的發(fā)明人在實(shí)踐中發(fā)現(xiàn)，采用比較器作為電壓偵測(cè)電路的組成部件時(shí)，需要為該比較器設(shè)置偏置電流源，在工作過(guò)程中，該偏置電流源會(huì)消耗電流，從而，使得電壓偵測(cè)電路的功耗低，比如，使得系統(tǒng)的待機(jī)時(shí)間變短。為此，本發(fā)明提供一種電壓偵測(cè)電路，該電壓偵測(cè)電路不需要設(shè)置偏置電流源，在電路關(guān)斷時(shí)候，不需要消耗電流，電路的功耗低。請(qǐng)參閱圖3，本實(shí)施例的電壓偵測(cè)電路包括可控開(kāi)關(guān)1和設(shè)置單元2。請(qǐng)參閱圖3和圖4，所述可控開(kāi)關(guān)1具有輸入端、控制端和輸出端，所述輸入端連接第一供電電源VDD，所述控制端vset輸入被偵測(cè)電路的輸出電壓，所述輸出端輸出控制信號(hào)bleed，可控開(kāi)關(guān)1在導(dǎo)通(或閉合)時(shí)設(shè)置輸出端的控制信號(hào)bleed為有效信號(hào)，所述可控開(kāi)關(guān)在所述控制端vset的電壓小于預(yù)設(shè)電壓時(shí)導(dǎo)通，反之則關(guān)斷。比如，所述可控開(kāi)關(guān)1為PMOS晶體管T5，該P(yáng)MOS晶體管T5的源極為所述輸入端，柵極為所述控制端，漏極為所述輸出端，所述預(yù)設(shè)電壓為第一供電電源VDD的電壓和PMOS晶體管的閾值電壓之和，本實(shí)施例中，所述有效信號(hào)為高電平信號(hào)，有效信號(hào)的電壓為第一供電電源VDD的電壓。請(qǐng)參閱圖3和圖4，所述設(shè)置單元2具有輸入端，該輸入端連接可控開(kāi)關(guān)1的輸出端，所述設(shè)置單元2為NMOS晶體管T6，該NMOS晶體管T6的柵極連接第二供電電源(可以與第一供電電源VDD相同)，漏極為設(shè)置單元2的輸入端，此種情況下，漏極連接可控開(kāi)關(guān) 1的輸出端(PM0S晶體管T5的漏極)，源極接地。所述設(shè)置單元2在可控開(kāi)關(guān)1關(guān)斷(或斷開(kāi))時(shí)，將所述控制信號(hào)bleed設(shè)置為無(wú)效信號(hào)，本實(shí)施例中，所述無(wú)效信號(hào)為接地信號(hào)， 無(wú)效信號(hào)的電壓為0。另外，NMOS晶體管T6的驅(qū)動(dòng)能力應(yīng)當(dāng)小于PMOS晶體管T5的驅(qū)動(dòng)能力，以不影響在PMOS晶體管T5導(dǎo)通時(shí)輸出高電平的控制信號(hào)。在其他實(shí)施例中，NMOS晶體管T6的柵極也可以設(shè)置為在PMOS晶體管T5關(guān)斷時(shí)輸入高電平信號(hào)，以導(dǎo)通所述NMOS晶體管T6。需要說(shuō)明的是，所述有效信號(hào)和無(wú)效信號(hào)是針對(duì)電壓偵測(cè)電路所控制的電路或者設(shè)備而言的，當(dāng)被控制的電路或者設(shè)備高電平有效時(shí)，所述有效信號(hào)為高電平信號(hào)，所述無(wú)效信號(hào)為低電平信號(hào)，也可以為接地信號(hào)；當(dāng)被控制的電路或者設(shè)備低電平有效時(shí)，所述有效信號(hào)為低電平信號(hào)，或者接地信號(hào)，所述無(wú)效信號(hào)為高電平信號(hào)。另外，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)可以理解，當(dāng)有效信號(hào)為低電平信號(hào)或者接地信號(hào)，無(wú)效信號(hào)為高電平信號(hào)時(shí)，可以通過(guò)變換可控開(kāi)關(guān)和設(shè)置單元采用的器件來(lái)實(shí)現(xiàn)，例如，可控開(kāi)關(guān)采用NMOS晶體管，設(shè)置單元采用PMOS晶體管，同時(shí)相應(yīng)改變晶體管各極的輸入信號(hào)。請(qǐng)參閱圖5，圖5是本實(shí)施例的電壓偵測(cè)電路用于電壓調(diào)節(jié)器的一實(shí)施例，在該實(shí)施例中，所述電壓調(diào)節(jié)器用于輸出電壓至負(fù)載單元5，負(fù)載5例如可以是存儲(chǔ)器，為存儲(chǔ)器時(shí)，對(duì)應(yīng)有三種工作模式工作模式(Active mode)、待機(jī)模式(Mandby mode)和初始模式 (Initial mode)。所述工作模式是指存儲(chǔ)器執(zhí)行讀操作或者寫(xiě)操作的模式，所述待機(jī)模式是指存儲(chǔ)器既不執(zhí)行讀操作，也不執(zhí)行寫(xiě)操作的模式，所述初始模式是剛給存儲(chǔ)器上電時(shí)的工作模式。請(qǐng)繼續(xù)參閱圖5，所述電壓調(diào)節(jié)器包括比較器、驅(qū)動(dòng)單元3、反饋單元4和參考電壓產(chǎn)生電路6。比較器具有第一輸入端、第二輸入端和輸出端，比較器比如為運(yùn)算放大器。反饋單元4的輸出端連接于比較器的第一輸入端，反饋單元4為由電阻Rl和R2 串接而成的分壓?jiǎn)卧?，該兩電阻Rl和R2之間的節(jié)點(diǎn)為反饋單元4的輸出端。驅(qū)動(dòng)單元3為PMOS晶體管M1，驅(qū)動(dòng)單元3的輸入端連接于比較器的輸出端，驅(qū)動(dòng)單元3的輸出端voutl向負(fù)載單元5輸出電壓并連接于反饋單元4的輸入端。請(qǐng)參閱圖6并結(jié)合圖5，參考電壓產(chǎn)生電路6用于產(chǎn)生輸入至比較器第二輸入端的參考電壓vref，參考電壓產(chǎn)生電路6包括第一分壓?jiǎn)卧?1、第一開(kāi)關(guān)62、第二分壓?jiǎn)卧?3、 補(bǔ)償電路64和第二開(kāi)關(guān)65。第一分壓?jiǎn)卧?1在本實(shí)施例中為電阻分壓網(wǎng)絡(luò)，包括電阻R3、 R4和NMOS晶體管T7，NM0S晶體管T7的開(kāi)關(guān)由第一控制信號(hào)act控制，所述第一控制信號(hào) act在存儲(chǔ)器的工作模式時(shí)由存儲(chǔ)器的內(nèi)部電路產(chǎn)生，屬于現(xiàn)有技術(shù)，在此不再贅述。第一開(kāi)關(guān)62為NMOS晶體管NT1，該NMOS晶體管NTl的開(kāi)關(guān)由第一控制信號(hào)act控制。第二分壓?jiǎn)卧?3包括電容C2和電容C3，電容C2和C3之間的節(jié)點(diǎn)為參考電壓產(chǎn)生電路6的輸出端。補(bǔ)償電路64為電阻分壓網(wǎng)絡(luò)，包括電阻R5、R6和NMOS晶體管T8，NM0S晶體管T8的開(kāi)關(guān)由電壓偵測(cè)電路輸出的控制信號(hào)bleed控制，第二開(kāi)關(guān)65為NMOS晶體管NT2，第二開(kāi)關(guān) 65與可控開(kāi)關(guān)1的輸出端連接，亦即，電壓偵測(cè)電路的輸出端。上述電壓調(diào)節(jié)器的工作原理如下在工作模式時(shí)，由第一分壓?jiǎn)卧?1輸出參考電壓至比較器的第二輸入端，比較器對(duì)參考電壓vref和反饋電壓vfb進(jìn)行比較，驅(qū)動(dòng)單元3的導(dǎo)通或者截止由比較器2的比較結(jié)果決定，驅(qū)動(dòng)單元3如何導(dǎo)通或者關(guān)閉屬于現(xiàn)有技術(shù)，在此不再贅述，經(jīng)過(guò)多次反饋后， 使得反饋電壓Vfb與參考電壓Vref的電壓值趨于相等，從而得到穩(wěn)定的輸出電壓Vout。在初始模式時(shí)，給電壓調(diào)節(jié)器和負(fù)載5 (存儲(chǔ)器)上電，而產(chǎn)生第一控制信號(hào)act， 此種情況下，產(chǎn)生參考電壓的原理和在初始模式時(shí)產(chǎn)生的參考電壓的原理相同，在此不再贅述。請(qǐng)參閱圖4并結(jié)合圖5和圖6，在待機(jī)模式下，由于第一控制信號(hào)act和控制信號(hào) bleed為無(wú)效信號(hào)，因此，由第二分壓?jiǎn)卧?3產(chǎn)生參考電壓輸入至比較器的第二輸入端，從而，電壓調(diào)節(jié)器輸出端voutl輸出電壓，如圖5所示，所述電壓偵測(cè)電路的可控開(kāi)關(guān)1的控制端vset連接至電壓比較器的輸出端，因此，可控開(kāi)關(guān)T5的柵極電壓為所述電壓調(diào)節(jié)器的輸出電壓，根據(jù)PMOS晶體管的導(dǎo)通特性，當(dāng)電壓調(diào)節(jié)器的輸出電壓小于第一電源的供電電壓VDD與可控開(kāi)關(guān)1的閾值電壓時(shí)，可控開(kāi)關(guān)1閉合(PM0S晶體管T5導(dǎo)通)，結(jié)合圖5和圖6，也就是說(shuō)，當(dāng)負(fù)載5在待機(jī)模式下，電壓調(diào)節(jié)器的輸出電壓降低到一定程度時(shí)(即滿(mǎn)足PMOS晶體管T5的導(dǎo)通條件時(shí))，可控開(kāi)關(guān)T5會(huì)導(dǎo)通，控制信號(hào)bleed升高，從而，輸出有效信號(hào)，由于控制信號(hào)bleed升高而使得電壓偵測(cè)電路輸出有效信號(hào)，因此，第二開(kāi)關(guān)65和 NMOS晶體管T8導(dǎo)通，補(bǔ)償電路64給第二分壓?jiǎn)卧?3充電，這樣，電壓調(diào)節(jié)器在負(fù)載5的待機(jī)模式下能輸出恒定值。隨著補(bǔ)償單元64對(duì)第二分壓?jiǎn)卧?3的補(bǔ)充，電壓調(diào)節(jié)器的輸出端vouti的輸出電壓會(huì)逐漸大于可控開(kāi)關(guān)T5的預(yù)設(shè)值和第一電源電壓之和而使得可控開(kāi)關(guān)T5關(guān)斷。在可控開(kāi)關(guān)關(guān)斷后，由于NMOS晶體管T6的柵極連接第二供電電源VDD，源極接地，因此，該NMOS晶體管T6處于常開(kāi)狀態(tài)，在可控開(kāi)關(guān)T5截止時(shí)，該NMOS晶體管T6將控制信號(hào)bleed下拉為接地信號(hào)，從而，輸出無(wú)效信號(hào)，此時(shí)，第二開(kāi)關(guān)65和NMOS晶體管T8 關(guān)斷，補(bǔ)償電路64不再給第二分壓?jiǎn)卧?3充電。從上述過(guò)程中可以看出，由于未設(shè)置偏置電流源，在電壓偵測(cè)電路工作過(guò)程中，沒(méi)有電流消耗，而且，應(yīng)用于存儲(chǔ)器時(shí)，在待機(jī)狀態(tài)(既不執(zhí)行讀操作，也不執(zhí)行寫(xiě)操作)無(wú)電流消耗，功耗低。這樣，可以延長(zhǎng)系統(tǒng)的待機(jī)時(shí)間，所以，本發(fā)明的電壓偵測(cè)電路能夠滿(mǎn)足低功耗的要求，適合于低功耗的應(yīng)用。上述實(shí)施例僅是本發(fā)明應(yīng)用于存儲(chǔ)器的實(shí)施例，本領(lǐng)域的技術(shù)人員應(yīng)該可以理解，根據(jù)實(shí)際情況可以調(diào)節(jié)第一供電電源的電壓值，這樣，本發(fā)明的電壓偵測(cè)電路可以用于其它領(lǐng)域。作為上述實(shí)施例的變化，所述設(shè)置單元2也可以為100 100M歐姆的電阻，比如阻值為IOOk歐姆。當(dāng)設(shè)置單元2為電阻時(shí)，偵測(cè)電路的工作原理與為NMOS晶體管T6類(lèi)似， 在此不再贅述。當(dāng)被偵測(cè)電路的輸出電壓較大，可能毀壞本發(fā)明的電壓偵測(cè)電路時(shí)，可以在控制端vset接入分壓?jiǎn)卧瑢?duì)所述被偵測(cè)電路的輸出電壓分壓后，將分壓而產(chǎn)生分壓電壓輸入至控制端vset，此時(shí)的電壓偵測(cè)電路就包括分壓?jiǎn)卧?、可控開(kāi)關(guān)1和設(shè)置單元2。當(dāng)然，分壓電壓的電壓值根據(jù)電壓偵測(cè)電路的性能設(shè)置。由于分壓電壓和被偵測(cè)電路的輸出電壓存在倍數(shù)關(guān)系，因此，接入分壓?jiǎn)卧粫?huì)影響對(duì)被偵測(cè)電路輸出電壓的偵測(cè)。請(qǐng)參閱圖7，圖7是本發(fā)明的電壓偵測(cè)電路包括分壓?jiǎn)卧?的第一實(shí)施例，在該實(shí)施例中，所述分壓?jiǎn)卧?包括第一電容C4和第二電容C5，分別具有第一極和第二極，第一電容C4的第一極與所述被偵測(cè)電路的輸出端vout2連接，所述第二電容C5的第一極與第一電容C4的第二極連接，所述第二電容C5的第二極接地，第一電容C4的第二極和第二電容 C5的第一極之間的節(jié)點(diǎn)為所述分壓?jiǎn)卧?的輸出端，輸出被偵測(cè)電路的輸出端vout2的電壓的分壓。采用上述第一電容C4和第二電容C5構(gòu)成上述分壓?jiǎn)卧?，由于電容不消耗電流， 這樣，偵測(cè)電路在工作過(guò)程中功耗也低。請(qǐng)參閱圖8，圖8是本發(fā)明電壓偵測(cè)電路包括分壓?jiǎn)卧?的第二實(shí)施例，在該實(shí)施例中，所述分壓?jiǎn)卧?包括第一晶體管T8和第二晶體管T9，分別具有第一極(例如源極)、 第二極(例如漏極)和控制極(例如柵極)，第一晶體管T8的第一極與被偵測(cè)電路的輸出端vout2連接，第一晶體管T8的控制極與第一晶體管T8的第二極連接，第二晶體管T9的第一極連接于第一晶體T8管的控制極，第二晶體管T9的控制極和第二晶體管T9的第二極接地，第一晶體管T8的第二極和第二晶體管T9的第一極之間的節(jié)點(diǎn)輸出被偵測(cè)電路的輸出端vout2的電壓的分壓。在圖8所述的分壓?jiǎn)卧?中，第一晶體管T8和第二晶體管T9相當(dāng)于電阻，分壓原理與電阻分壓網(wǎng)絡(luò)的分壓原理相同，在此不再贅述。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種電壓偵測(cè)電路，其特征在于，包括分壓?jiǎn)卧?，?duì)被偵測(cè)電路的輸出電壓進(jìn)行分壓而產(chǎn)生分壓電壓；可控開(kāi)關(guān)，具有控制端和輸出端，所述控制端輸入所述分壓電壓，所述輸出端輸出控制信號(hào)，所述可控開(kāi)關(guān)在所述分壓電壓小于預(yù)設(shè)電壓時(shí)導(dǎo)通，將所述輸出端的控制信號(hào)設(shè)置為有效信號(hào)；設(shè)置單元，輸入端與可控開(kāi)關(guān)的輸出端連接，在可控開(kāi)關(guān)關(guān)斷時(shí)將所述控制信號(hào)設(shè)置為無(wú)效信號(hào)。
2.如權(quán)利要求1所述的電壓偵測(cè)電路，其特征在于，所述可控開(kāi)關(guān)為PMOS晶體管， 該P(yáng)MOS晶體管的源極與第一供電電源連接，所述預(yù)設(shè)電壓為第一供電電源的供電電壓和 PMOS晶體管的閾值電壓之和，漏極為所述可控開(kāi)關(guān)的輸出端，柵極為所述可控開(kāi)關(guān)的控制端。
3.如權(quán)利要求1或2所述的電壓偵測(cè)電路，其特征在于，所述設(shè)置單元為NMOS晶體管， 該NMOS晶體管的柵極與第二供電電源連接，漏極連接可控開(kāi)關(guān)的輸出端，源極接地。
4.如權(quán)利要求1或2所述的電壓偵測(cè)電路，其特征在于，所述設(shè)置單元是阻值為100 100M歐姆的電阻。
5.如權(quán)利要求1所述的電壓偵測(cè)電路，其特征在于，所述分壓?jiǎn)卧ǖ谝浑娙莺偷诙娙荩谝浑娙莸牡谝粯O與被偵測(cè)電路的輸出端連接，所述第二電容的第一極與第一電容的第二極連接，所述第二電容的第二極接地，第一電容的第二極和第二電容的第一極之間的節(jié)點(diǎn)輸出所述分壓電壓。
6.如權(quán)利要求1所述的電壓偵測(cè)電路，其特征在于，所述分壓?jiǎn)卧ǖ谝痪w管和第二晶體管，第一晶體管的第一極與被偵測(cè)電路的輸出端連接，第一晶體管的控制極與第一晶體管的第二極連接，第二晶體管的第一極連接于第一晶體管的控制極，第二晶體管的控制極和第二晶體管的第二極接地，第一晶體管的第二極和第二晶體管的第一極之間的節(jié)點(diǎn)輸出所述分壓電壓。
7.如權(quán)利要求1所述的電壓偵測(cè)電路，其特征在于，所述有效信號(hào)為高電平信號(hào)，所述無(wú)效信號(hào)為接地信號(hào)。
全文摘要
一種電壓偵測(cè)電路包括分壓?jiǎn)卧?、可控開(kāi)關(guān)和設(shè)置單元，分壓?jiǎn)卧獙?duì)被偵測(cè)電路的輸出電壓進(jìn)行分壓而產(chǎn)生分壓電壓；可控開(kāi)關(guān)具有控制端和輸出端，所述控制端輸入所述分壓電壓，所述輸出端輸出控制信號(hào)，所述可控開(kāi)關(guān)在所述分壓電壓小于預(yù)設(shè)電壓時(shí)導(dǎo)通，將所述輸出端的控制信號(hào)設(shè)置為有效信號(hào)；設(shè)置單元的輸入端與可控開(kāi)關(guān)的輸出端連接，在可控開(kāi)關(guān)關(guān)斷時(shí)將所述控制信號(hào)設(shè)置為無(wú)效信號(hào)。本發(fā)明不包括偏置電流源，電壓偵測(cè)電路功耗低。
文檔編號(hào)G01R15/04GK102279303SQ20101020395
公開(kāi)日2011年12月14日 申請(qǐng)日期2010年6月9日 優(yōu)先權(quán)日2010年6月9日
發(fā)明者楊光軍 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司