專利名稱：一種探針測(cè)試線路及其設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路芯片測(cè)試領(lǐng)域，具體涉及一種探針測(cè)試線路及其設(shè)計(jì)方法。
背景技術(shù)：
電源穩(wěn)壓芯片目前廣泛運(yùn)用于各種消費(fèi)類電子器件中，有著輸出穩(wěn)定、體積小、性 價(jià)比高等優(yōu)點(diǎn)。在具體系統(tǒng)運(yùn)用中，電源穩(wěn)壓芯片可以輸出1.8v、2. 5v、3. 3v等標(biāo)準(zhǔn)電壓值 或定制電壓值，一般誤差不超過(guò)5 %。為了實(shí)現(xiàn)以上特定電壓穩(wěn)定、誤差小的目的，需要在芯 片晶圓級(jí)測(cè)試中對(duì)此類芯片進(jìn)行電壓修調(diào)，其修調(diào)方法和手段就是通過(guò)對(duì)芯片內(nèi)部的熔絲 組合熔斷來(lái)達(dá)到改變輸出電壓值。在實(shí)際晶圓級(jí)測(cè)試量產(chǎn)中，需要用到各類針對(duì)不同類型 芯片型號(hào)的探針卡板，每一種芯片型號(hào)和電壓版本都必須對(duì)應(yīng)制作唯一專用的探針卡測(cè)試 板，沒有固定同意的標(biāo)準(zhǔn)。目前在熔絲類晶片級(jí)測(cè)試的實(shí)際大規(guī)模量產(chǎn)測(cè)試中，需要針對(duì)每種特定芯片信號(hào) 制作專用測(cè)試PCB板或甚至手動(dòng)焊線及外圍。一般來(lái)說(shuō)，一張可以用來(lái)大規(guī)模量產(chǎn)的晶片 級(jí)針卡包括探針、測(cè)試外圍、測(cè)試機(jī)接口、熔絲熔斷電路等。這種針對(duì)每種型號(hào)制作專用測(cè) 試探針卡的做法，可以做到測(cè)試外圍和熔絲熔斷電路分開獨(dú)立，電氣效應(yīng)較好、測(cè)試精確等 優(yōu)點(diǎn)，但是在實(shí)際的大規(guī)模生產(chǎn)活動(dòng)中發(fā)現(xiàn)現(xiàn)有專用測(cè)試PCB板存在以下缺點(diǎn)首先，該專用探針卡的做法普遍開發(fā)周期較長(zhǎng)、開發(fā)費(fèi)用高，下面簡(jiǎn)要介紹一下測(cè) 試探針PCB的開發(fā)周期以及費(fèi)用，第一步，提供一張專用測(cè)試探針PCB板，進(jìn)行PCB軟件設(shè) 計(jì)，該開發(fā)時(shí)間大概為5天至7天，而且，對(duì)不同類型芯片型號(hào)需重新設(shè)計(jì)，費(fèi)用也重復(fù)投 入；第二步，PCB開模加工，該開發(fā)時(shí)間為10天至14天，和PCB軟件設(shè)計(jì)一樣，對(duì)不不同類 型芯片型號(hào)需重新設(shè)計(jì)，費(fèi)用也重復(fù)投入；第三步，PCB板裝針，開發(fā)時(shí)間為10天至14天； 第四步，焊接測(cè)試外圍，開發(fā)時(shí)間為3天至7天。整套開發(fā)周期為28天至42天，開發(fā)周期 長(zhǎng)，而且，每個(gè)步驟都不能省略，費(fèi)用昂貴。其次，由于是大規(guī)模量產(chǎn)測(cè)試，所以探針及測(cè)試外圍的磨損老化現(xiàn)象十分嚴(yán)重，當(dāng) 測(cè)試探針和測(cè)試外圍發(fā)生損壞時(shí)，使用現(xiàn)有專用測(cè)試PCB板只能一起報(bào)廢，而使用心得一 塊PCB投產(chǎn)，維護(hù)成本十分高昂。最后，熔絲熔斷電路故障，有其是其中的繼電器損壞在實(shí)際大規(guī)模測(cè)試生產(chǎn)中占 有很高的比例，當(dāng)發(fā)生以上故障時(shí)，因?yàn)樵袦y(cè)試探針及測(cè)試外圍依舊完好，為了不至于 整張測(cè)試探針卡報(bào)廢和節(jié)約成本的考慮，測(cè)試工程師往往會(huì)去手動(dòng)檢查并替換掉故障繼電 器，但由于專用測(cè)試探針PCB板往往線路復(fù)雜，難以短時(shí)間準(zhǔn)確定位，經(jīng)常發(fā)生延誤生產(chǎn)及 推遲交貨期的現(xiàn)象，綜上所述，現(xiàn)有的專用測(cè)試PCB板存在制作成本高、開發(fā)周期長(zhǎng)、維護(hù) 管理難等缺點(diǎn)。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)中存在的測(cè)試探針卡制作成本高、開發(fā)周期長(zhǎng)、維護(hù)管理難的 問(wèn)題，本發(fā)明提供一種能縮短開發(fā)周期且降低成本的探針測(cè)試電路及方法。
為了實(shí)現(xiàn)上述目的，本發(fā)明提出一種探針測(cè)試線路設(shè)計(jì)方法，包括熔絲探針焊盤 通過(guò)插件和熔絲熔斷電路相連；測(cè)試外圍焊盤通過(guò)插件和測(cè)試外圍電路相連，所述熔絲探 針焊盤位于所述測(cè)試外圍焊盤內(nèi)；在所述熔絲探針焊盤和所述測(cè)試外圍焊盤之間用電氣隔 離層相隔。可選的，所述插件為歐式插座?？蛇x的，所述熔絲探針焊盤和所述測(cè)試外圍焊盤均為環(huán)形?？蛇x的，所述熔絲探針焊盤的圓心和所述測(cè)試外圍焊盤的圓心在同一點(diǎn)上。為了實(shí)現(xiàn)上述目的，本發(fā)明還提出一種探針測(cè)試線路，包括測(cè)試外圍焊盤；測(cè)試 外圍電路，通過(guò)插件和所述測(cè)試外圍焊盤相連；熔絲探針焊盤，位于所述測(cè)試外圍焊盤內(nèi)； 熔絲熔斷電路，通過(guò)插件和所述熔絲探針焊盤相連；電氣隔離層，位于所述測(cè)試外圍焊盤和 所述熔絲探針焊盤之間?？蛇x的，所述插件為歐式插座?？蛇x的，所述熔絲探針焊盤和所述測(cè)試外圍焊盤均為環(huán)形?？蛇x的，所述熔絲探針焊盤的圓心和所述測(cè)試外圍焊盤的圓心在同一點(diǎn)上。本發(fā)明一種探針測(cè)試線路及其設(shè)計(jì)方法的有益效果主要表現(xiàn)在本發(fā)明提供的探 針測(cè)試線路及其設(shè)計(jì)方法由于使用了熔絲探針焊盤和測(cè)試外圍焊盤的內(nèi)外層焊盤設(shè)計(jì)，在 裝配測(cè)試探針時(shí)只需要針對(duì)熔絲熔斷電路中的不同型號(hào)芯片把相關(guān)芯片熔絲探針焊接在 熔絲探針焊盤中，把測(cè)試外圍電路中的芯片功能引腳焊接在測(cè)試外圍焊盤中，這樣產(chǎn)品開 發(fā)時(shí)無(wú)需每次都進(jìn)行軟件設(shè)計(jì)和開模加工，縮短了開發(fā)的周期，也降低了開發(fā)的費(fèi)用。


圖1為本發(fā)明一種探針測(cè)試線路及其設(shè)計(jì)方法的方法流程示意圖。圖2為本發(fā)明一種探針測(cè)試線路及其設(shè)計(jì)方法的探針測(cè)試線路結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說(shuō)明。首先，請(qǐng)參考圖1，圖1為本發(fā)明一種探針測(cè)試線路及其設(shè)計(jì)方法的方法流程示意 圖，從圖上可以看出，本發(fā)明探針測(cè)試線路設(shè)計(jì)方法包括以下步驟步驟20 熔絲探針焊盤通過(guò)插件和熔絲熔斷電路相連，所述插件為歐式插座，所 述熔絲探針焊盤為環(huán)形，在裝配測(cè)試探針時(shí)只需要針對(duì)熔絲熔斷電路中的不同型號(hào)芯片把 相關(guān)芯片熔絲探針焊接在熔絲探針焊盤中；步驟21 測(cè)試外圍焊盤通過(guò)插件和測(cè)試外圍電路相連，所述測(cè)試外圍焊盤為環(huán) 形，所述插件為歐式插座所述熔絲探針焊盤位于所述測(cè)試外圍焊盤內(nèi)，所述熔絲探針焊盤 的圓心和所述測(cè)試外圍焊盤的圓心在同一點(diǎn)上，在裝配測(cè)試探針時(shí)把測(cè)試外圍電路中的芯 片功能引腳焊接在測(cè)試外圍焊盤中；步驟22 在所述熔絲探針焊盤和所述測(cè)試外圍焊盤之間用電氣隔離層相隔，電氣 隔離層用以防止測(cè)試外圍電路與熔絲熔斷電路信號(hào)之間的干擾，使測(cè)試干擾降低到最小， 測(cè)試結(jié)果更加準(zhǔn)確，這樣也就有效地保留了原有專用測(cè)試探針PCB板的優(yōu)點(diǎn)。圖2為本發(fā)明一種探針測(cè)試線路及其設(shè)計(jì)方法的探針測(cè)試線路結(jié)構(gòu)示意圖，從圖上可以看到，測(cè)試外圍焊盤12 ；測(cè)試外圍電路(圖中未示)，通過(guò)插件和所述測(cè)試外圍焊盤 相連；熔絲探針焊盤10，位于所述測(cè)試外圍焊盤12內(nèi)，所述熔絲探針焊盤10和所述測(cè)試外 圍焊盤12均為環(huán)形，所述熔絲探針焊盤10的圓心和所述測(cè)試外圍焊盤12的圓心在同一點(diǎn) 上；熔絲熔斷電路(圖中未示)，通過(guò)插件和所述熔絲探針焊盤10相連；電氣隔離層11，位 于所述測(cè)試外圍焊盤12和所述熔絲探針焊盤10之間，所述插件為歐式插座，當(dāng)將測(cè)試外圍 電路和熔絲熔斷電路設(shè)計(jì)到一塊獨(dú)立的PCB板上作為子板，通過(guò)歐式插座與下面的母板相 連，當(dāng)發(fā)生故障時(shí)，只需替換上面的子板而不需要更換下面的母板，這樣可以快速替換掉故 障電路，快速恢復(fù)生產(chǎn)，同時(shí)也大大降低了因?yàn)槠骷p所需替換而帶來(lái)的維護(hù)成本。本 發(fā)明設(shè)計(jì)的優(yōu)點(diǎn)就在于可以快速故障定位、快速組件替換，只替換故障組件保留完好組件， 降低維護(hù)成本，由于針對(duì)不同型號(hào)的芯片，測(cè)試外圍一般都不相同，但熔絲熔斷電路幾乎是 完全相同的，模塊化設(shè)計(jì)可以使不同型號(hào)的芯片間的組件尤其是熔絲熔斷電路可以相互通 用、相互替換。本發(fā)明中依舊保留原有專用測(cè)試探針PCB板設(shè)計(jì)時(shí)采用的測(cè)試外圍電路與熔絲 熔斷電路分開的設(shè)計(jì)思路，并附加電氣隔離層11和內(nèi)外雙環(huán)焊盤(即熔絲探針焊盤10、測(cè) 試外圍焊盤12)設(shè)計(jì)，電氣隔離層11的使用，用以防止測(cè)試外圍電路與熔絲熔斷電路信號(hào) 之間的干擾，使得測(cè)試干擾降到最小，測(cè)試結(jié)果更為準(zhǔn)確。對(duì)應(yīng)于背景技術(shù)中的開發(fā)步驟和 周期，本發(fā)明的開發(fā)步驟和周期如下使用辦發(fā)明的探針測(cè)試線路及其設(shè)計(jì)方法可以省略 PCB軟件設(shè)計(jì)及PCB開模制作兩個(gè)步驟，同時(shí)由于本發(fā)明是通用板，可以給后續(xù)的工作如焊 接等減少極大的工作量，一張PCB板的開發(fā)步驟及開發(fā)周期只包括測(cè)試PCB裝針(10天至 14天)，焊接測(cè)試外圍及測(cè)試插座(1天至2天)，開發(fā)周期和成本大大降低。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技 術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因 此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
一種探針測(cè)試線路設(shè)計(jì)方法，其特征在于，包括熔絲探針焊盤通過(guò)插件和熔絲熔斷電路相連；測(cè)試外圍焊盤通過(guò)插件和測(cè)試外圍電路相連，所述熔絲探針焊盤位于所述測(cè)試外圍焊盤內(nèi)；在所述熔絲探針焊盤和所述測(cè)試外圍焊盤之間用電氣隔離層相隔。
2.根據(jù)權(quán)利要求1所述的探針測(cè)試線路設(shè)計(jì)方法，其特征在于所述插件為歐式插座。
3.根據(jù)權(quán)利要求1所述的探針測(cè)試線路設(shè)計(jì)方法，其特征在于所述熔絲探針焊盤和 所述測(cè)試外圍焊盤均為環(huán)形。
4.根據(jù)權(quán)利要求3所述的探針測(cè)試線路設(shè)計(jì)方法，其特征在于所述熔絲探針焊盤的 圓心和所述測(cè)試外圍焊盤的圓心在同一點(diǎn)上。
5.一種探針測(cè)試線路，其特征在于，包括 測(cè)試外圍焊盤；測(cè)試外圍電路，通過(guò)插件和所述測(cè)試外圍焊盤相連； 熔絲探針焊盤，位于所述測(cè)試外圍焊盤內(nèi)； 熔絲熔斷電路，通過(guò)插件和所述熔絲探針焊盤相連； 電氣隔離層，位于所述測(cè)試外圍焊盤和所述熔絲探針焊盤之間。
6.根據(jù)權(quán)利要求1所述的探針測(cè)試線路，其特征在于所述插件為歐式插座。
7.根據(jù)權(quán)利要求1所述的探針測(cè)試線路，其特征在于所述熔絲探針焊盤和所述測(cè)試 外圍焊盤均為環(huán)形。
8.根據(jù)權(quán)利要求7所述的探針測(cè)試線路，其特征在于所述熔絲探針焊盤的圓心和所 述測(cè)試外圍焊盤的圓心在同一點(diǎn)上。
全文摘要
本發(fā)明提出一種探針測(cè)試線路及其設(shè)計(jì)方法，所述方法包括熔絲探針焊盤通過(guò)插件和熔絲熔斷電路相連；測(cè)試外圍焊盤通過(guò)插件和測(cè)試外圍電路相連，所述熔絲探針焊盤位于所述測(cè)試外圍焊盤內(nèi)；在所述熔絲探針焊盤和所述測(cè)試外圍焊盤之間用電氣隔離層相隔。本發(fā)明提供的探針測(cè)試線路及其設(shè)計(jì)方法易于測(cè)試開發(fā)工程師的硬件、程序，易于在線產(chǎn)品工程師的生產(chǎn)維護(hù)，最大程度的縮短了開發(fā)周期，降低了成本。
文檔編號(hào)G01R31/28GK101907641SQ20101021649
公開日2010年12月8日 申請(qǐng)日期2010年6月30日 優(yōu)先權(quán)日2010年6月30日
發(fā)明者劉遠(yuǎn)華, 葉守銀, 張志勇, 徐惠, 施瑾, 牛勇, 祁建華, 趙達(dá)君 申請(qǐng)人:上海華嶺集成電路技術(shù)有限責(zé)任公司