專利名稱：一種具有靈活分配測試存取機(jī)制的soc測試調(diào)度方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測試領(lǐng)域，具體涉及片上系統(tǒng)SOC測試調(diào)度的方法。
背景技術(shù)：
隨著半導(dǎo)體工藝的進(jìn)步和集成電路設(shè)計(jì)能力的提高，各種功能的IP 核(IntellectualProperty，IP)組成系統(tǒng)被集成到一個(gè)芯片上成為系統(tǒng)芯片 (System-on-a-Chip, S0C)。由于SOC具有性能高、體積小、功耗低、研制周期短等優(yōu)勢，使 其近年來被越來越多地應(yīng)用于各種電子設(shè)備中。但是隨著SOC規(guī)模的擴(kuò)大和功能的完善， SOC的測試時(shí)間與測試成本成倍增加，測試問題已逐漸成為SOC發(fā)展的瓶頸。為了降低測 試費(fèi)用，盡可能減少測試時(shí)間，人們希望盡可能多地對SOC內(nèi)的IP核進(jìn)行并行測試。因此， SOC測試調(diào)度問題，即確定各個(gè)IP核的測試順序并為之分配相應(yīng)的測試總線寬度使總測試 時(shí)間最短，成為SOC系統(tǒng)級測試中亟待解決的問題。SOC的測試調(diào)度問題是個(gè)NP完全問題，近年來研究人員將此轉(zhuǎn)換為二維裝箱問 題，采用序列對(sequence pair，SP)、邊界限制格(bounded slicing grid，BSG)和 0-tree 等結(jié)構(gòu)表示方法，配合最佳擬合算法、模擬退火算法、以及遺傳算法等等優(yōu)化算法對其進(jìn)行 求解，但是上述方法在求解效率方面仍有不盡人意之處。究其原因，除了不同模型表示方法 和優(yōu)化算法的尋優(yōu)能力存在差異外，測試存取機(jī)制(Test Access Michanism, ΤΑΜ)的分配 方法，即將IP核分配一組連續(xù)測試總線從而抽象成一個(gè)寬度固定的小矩形這一思路比較 片面，因此本發(fā)明提出一種靈活TAM分配的方法，對二維裝箱問題進(jìn)行擴(kuò)展，采用易于表示 的B*-Tree結(jié)構(gòu)描述該問題，并采用一種新的優(yōu)化算法——基于概率密度函數(shù)的交叉熵方 法求解該問題，提高了搜索效率。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種具有靈活分配測試存取機(jī)制的SOC測試調(diào)度方法，能夠 使IP核測試存取機(jī)制的分配方式更加靈活，更好的實(shí)現(xiàn)IP核的并行測試，從而縮短測試時(shí) 間。它包括下述步驟一、根據(jù)BFD算法，找出待測SOC內(nèi)部各個(gè)IP核的潛在最優(yōu)化點(diǎn)；初始化CE方法 的更新樣本機(jī)制的參數(shù)t，Vtl ；二、根據(jù)更新樣本機(jī)制的參數(shù)Vh產(chǎn)生N個(gè)隨機(jī)樣本v_soc = (Xixi2n-Dlyixn)；其 中X為長度為2n-l的序列，表示一個(gè)纊-Tree 二叉樹結(jié)構(gòu)，代表抽象的矩形相對位置；y為 長度為η的序列，η代表參加處理的IP核數(shù)量，y(i)代表第i個(gè)IP核所占的TAM總線寬 度，1 < y(i) ^ Wmax, 1 ^ i ^ η ；三、利用B*-Tree 二叉樹結(jié)構(gòu)計(jì)算各個(gè)IP核的布局；四、選擇部分IP核進(jìn)行靈活的TAM總線分配；具體做法是根據(jù)y的值找出每個(gè) IP核抽象的矩形的高度和對應(yīng)，該矩形的高度對應(yīng)于TAM總線數(shù)量，矩形的長度對應(yīng)于測 試時(shí)間；再根據(jù)χ對應(yīng)的矩形的相對位置，在實(shí)際使用的TAM總線寬度不大于測試總線寬度Wmax的情況下，計(jì)算SOC的測試時(shí)間T，矩形的相對位置對應(yīng)于SOC的并行測試及測試順 序； 五、利用CE方法求解SOC內(nèi)部所有IP核的的總線分配和時(shí)間分配，直到滿足CE 收斂的條件，否則返回步驟二的開始處，更新樣本并進(jìn)行下一次循環(huán)；具體做法是將所有 的N個(gè)測試時(shí)間T進(jìn)行從小到大排序，計(jì)算其(I-P)分位數(shù)^= ㈩”用于更新參數(shù)ν ；t = t+1。
權(quán)利要求
一種具有靈活分配測試存取機(jī)制的SOC測試調(diào)度方法，其特征在于它包括下述步驟一、根據(jù)BFD算法，找出待測SOC內(nèi)部各個(gè)IP核的潛在最優(yōu)化點(diǎn)；初始化CE方法的更新樣本機(jī)制的參數(shù)t，v0；二、根據(jù)更新樣本機(jī)制的參數(shù)vt 1產(chǎn)生N個(gè)隨機(jī)樣本v_soc＝(x1×(2n 1)|y1×n)；其中x為長度為2n 1的序列，表示一個(gè)B* Tree二叉樹結(jié)構(gòu)，代表抽象的矩形相對位置；y為長度為n的序列，n代表參加處理的IP核數(shù)量，y(i)代表第i個(gè)IP核所占的TAM總線寬度，1≤y(i)≤Wmax，1≤i≤n；三、利用B* Tree二叉樹結(jié)構(gòu)計(jì)算各個(gè)IP核的布局；四、選擇部分IP核進(jìn)行靈活的TAM總線分配；具體做法是根據(jù)y的值找出每個(gè)IP核抽象的矩形的高度和對應(yīng)，該矩形的高度對應(yīng)于TAM總線數(shù)量，矩形的長度對應(yīng)于測試時(shí)間；再根據(jù)x對應(yīng)的矩形的相對位置，在實(shí)際使用的TAM總線寬度不大于測試總線寬度Wmax的情況下，計(jì)算SOC的測試時(shí)間T，矩形的相對位置對應(yīng)于SOC的并行測試及測試順序；五、利用CE方法求解SOC內(nèi)部所有IP核的的總線分配和時(shí)間分配，直到滿足CE收斂的條件，否則返回步驟二的開始處，更新樣本并進(jìn)行下一次循環(huán)；具體做法是將所有的N個(gè)測試時(shí)間T進(jìn)行從小到大排序，計(jì)算其(1 ρ)分位數(shù)用于更新參數(shù)v；t＝t+1； <mrow><msub> <mover><mi>v</mi><mo>^</mo> </mover> <mi>t</mi></msub><mrow> <mo>(</mo> <mi>i</mi> <mo>,</mo> <mi>j</mi> <mo>)</mo></mrow><mo>=</mo><mfrac> <mrow><munderover> <mi>&Sigma;</mi> <mrow><mi>k</mi><mo>=</mo><mn>1</mn> </mrow> <mi>N</mi></munderover><msub> <mi>I</mi> <mrow><mo>{</mo><mi>T</mi><mrow> <mo>(</mo> <mi>V</mi> <mo>_</mo> <mi>SO</mi> <msub><mi>C</mi><mi>k</mi> </msub> <mo>)</mo></mrow><mo>&GreaterEqual;</mo><msub> <mover><mi>&gamma;</mi><mo>^</mo> </mover> <mi>t</mi></msub><mo>}</mo> </mrow></msub><mi>I</mi><mrow> <mo>{</mo> <mi>V</mi> <mo>_</mo> <msub><mi>SOC</mi><mi>ij</mi> </msub> <mo>&Element;</mo> <mi>v</mi> <mo>_</mo> <msub><mi>soc</mi><mi>ij</mi> </msub> <mo>}</mo></mrow> </mrow> <mrow><munderover> <mi>&Sigma;</mi> <mrow><mi>i</mi><mo>=</mo><mn>1</mn> </mrow> <mi>N</mi></munderover><msub> <mi>I</mi> <mrow><mo>{</mo><mi>T</mi><mrow> <mo>(</mo> <mi>V</mi> <mo>_</mo> <mi>SO</mi> <msub><mi>C</mi><mi>k</mi> </msub> <mo>)</mo></mrow><mo>&GreaterEqual;</mo><msub> <mover><mi>&gamma;</mi><mo>^</mo> </mover> <mi>t</mi></msub><mo>}</mo> </mrow></msub> </mrow></mfrac><mo>-</mo><mo>-</mo><mo>-</mo><mrow> <mo>(</mo> <mn>11</mn> <mo>)</mo></mrow> </mrow>CE的參數(shù)設(shè)置如下允許誤差err＝0.005；最大迭代次數(shù)t_max＝100；算法滿足max(|vt vt 1|＜err)或者t＞t_max時(shí)結(jié)束。FDA0000035321500000011.tif
2.根據(jù)權(quán)利要求1所述的一種具有靈活分配測試存取機(jī)制的SOC測試調(diào)度方法，其特 征在于在第一步驟中，按照IP核的測試量從大到小排列，找出排序在前面且測試量規(guī)模占 SOC所有的IP核測試量的60% 80%的IP核；然后執(zhí)行步驟二和三，對這些IP核利用 B*-Tree 二叉樹結(jié)構(gòu)計(jì)算各個(gè)IP核的布局；計(jì)算上述測試調(diào)度結(jié)果帶來的空余空間，根據(jù) 空余空間的情況執(zhí)行步驟四，進(jìn)行TAM分配。
3.根據(jù)權(quán)利要求1所述的一種具有靈活分配測試存取機(jī)制的SOC測試調(diào)度方法，其特 征在于在第四步驟中，對選定的IP核分配的測試總線是離散的測試線。
全文摘要
一種具有靈活分配測試存取機(jī)制的SOC測試調(diào)度方法，本發(fā)明涉及集成電路測試領(lǐng)域，能夠使IP核測試存取機(jī)制的分配方式更加靈活，更好的實(shí)現(xiàn)IP核的并行測試，從而縮短測試時(shí)間。它包括下述步驟根據(jù)BFD算法，找出待測SOC內(nèi)部各個(gè)IP核的pareto-point；根據(jù)vt-1產(chǎn)生N個(gè)隨機(jī)樣本；利用B*-Tree二叉樹結(jié)構(gòu)計(jì)算各個(gè)IP核的布局；選擇部分IP核進(jìn)行靈活的TAM分配；利用CE方法求解各個(gè)IP核的的總線分配和時(shí)間分配，直到滿足CE收斂的條件。本發(fā)明用于SOC的測試。
文檔編號G01R31/28GK101995544SQ201010566520
公開日2011年3月30日 申請日期2010年11月30日 優(yōu)先權(quán)日2010年11月30日
發(fā)明者喬立巖, 付寧, 俞洋, 彭喜元, 趙光權(quán), 鄧立寶 申請人:哈爾濱工業(yè)大學(xué)