專利名稱：基于外部延時技術(shù)的等效采樣示波器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及示波器設(shè)計技術(shù)領(lǐng)域，尤其涉及一種基于外部延時技術(shù)的等效采 樣示波器。
背景技術(shù)：
示波器是一種將不可見的電信號轉(zhuǎn)化成可見圖像的電子測量儀器。示波器在工作 過程中需要對測量電信號進行A/D采樣，而在對高頻信號進行采樣的過程中，由于A/D轉(zhuǎn)化 芯片的采樣速度有限，往往通過等效采樣的方式實現(xiàn)低速采樣率采集高頻信號的功能，這 就是等效采樣示波器。等效采樣的實質(zhì)就是把待測量信號依次延時nAt (η = 0、1、2、3···) 后，對每一次延時進行一次采樣，然后根據(jù)采樣后的點回復(fù)出原波形，并顯示出來。目前的示波器往往使用FPGA芯片作為控制核心，并在FPGA內(nèi)部實現(xiàn)該Δ t的延 時。但由于FPGA本身工作頻率的限制(目前FPGA的工作頻率一般在200M左右)，該延時 最小只能達到5ns，對應(yīng)的等效采樣頻率也只能達到200M，而現(xiàn)在對于高速采樣率的示波 器要求越來越高，200M的采樣率已經(jīng)不能滿足要求。針對上述存在的技術(shù)問題，本實用新型設(shè)計了一套基于外部延時技術(shù)的等效采樣 示波器，延時時間短達1ns，等效采樣頻率高達1G，并且可以通過提高外部延時器的性能更 大程度的間斷延時時間，提高采樣頻率。

實用新型內(nèi)容本實用新型的目的是提供一種基于外部延時技術(shù)的等效采樣示波器，利用等效采 樣原理，結(jié)合嵌入式系統(tǒng)控制技術(shù)，針對高頻待測電信號進行采樣、測量和顯示，適用于人 們對電信號進行高速有效的測量分析。為達到上述目的，本實用新型采用如下的技術(shù)方案微控制系統(tǒng)、測量電路、外部延時模塊，所述微控制系統(tǒng)與測量電路直接電連接， 所述微控制系統(tǒng)同時連接外部延時模塊；所述微控制系統(tǒng)包括單片機、FPGA芯片、IXD液晶顯示器，單片機與FPGA芯片雙向 電相連，F(xiàn)PGA芯片同時連接IXD液晶顯示器；所述測量電路包括信號調(diào)理電路、A/D采樣器和整形電路；所述信號調(diào)理電路的 輸入端連接信號入口，信號調(diào)理電路的輸出端分兩路，一路連接A/D采樣器，一路連接整形 電路；A/D采樣器和整形電路分別與FPGA芯片電連接。所述外部延時模塊采用可編程定時芯片DS1023構(gòu)成。所述整形電路由放大電路和比較器電路組成，其中放大電路采用自動增益方式， 使用芯片AD603，比較器電路采用滯回比較方式，使用芯片TL3116。所述A/D采樣器采用高速采樣芯片MAX1425構(gòu)成，包括輸入隔離電路、濾波電路和 數(shù)據(jù)總線。本實用新型具有以下優(yōu)點和積極效果[0014]1)結(jié)構(gòu)簡單實用，使用方便，而且可以根據(jù)外部延時器的不同，進一步減短延時時 間提高等效采樣頻率；2)實現(xiàn)了快速，高效，高精度測量，提高了等效采樣的采樣速率，增強了示波器的 性能。

圖1是本實用新型提供的基于外部延時技術(shù)的等效采樣示波器的結(jié)構(gòu)框圖。圖2是本實用新型基于外部延時技術(shù)的等效采樣示波器中信號調(diào)理電路的電路 圖。圖3是本實用新型基于外部延時技術(shù)的等效采樣示波器中整形電路的電路圖。圖4是本實用新型基于外部延時技術(shù)的等效采樣示波器中A/D采樣器的電路圖。圖5是本實用新型基于外部延時技術(shù)的等效采樣示波器中外部延時模塊的電路 圖。
具體實施方式
下面以具體實施例結(jié)合附圖對本實用新型作進一步說明本實用新型提供的基于外部延時技術(shù)的等效采樣示波器，具體采用如下技術(shù)方 案，參見圖1，包括微控制系統(tǒng)(101、102、103)、測量電路(104、105、106)、外部延時模塊(107)，微控 制系統(tǒng)(101U02U03)控制整個示波器的工作，并且該微控制系統(tǒng)(101U02U03)與測量 電路(104、105、106)直接相連，微控制系統(tǒng)(101、102、103)同時連接外部延時模塊(107)；微控制系統(tǒng)(101、102、103)包括單片機(101)、FPGA芯片(102)、LCD液晶顯示器 (103)，單片機(101)與FPGA芯片(102)雙向電相連，F(xiàn)PGA芯片(102)同時連接LCD液晶 顯示器(103)；單片機(101)初始化整個系統(tǒng)，并且控制FPGA(102)中各個模塊的進程，通 過FPGA(102)控制IXD液晶顯示器(103)顯示探測波形；測量電路(104、105、106)包括信號調(diào)理電路(104)、A/D采樣器(105)和整形電路 (106)；信號調(diào)理電路(104)輸入端連接信號入口，信號調(diào)理電路(104)輸出端分兩路，一路 連接A/D采樣器(105)，一路連接整形電路(106) ；A/D采樣器(105)和整形電路(106)分 別與FPGA芯片(102)電連接；在上述的基于外部延時技術(shù)的等效采樣示波器中，外部延時模塊(107)采用可編 程定時芯片DS1023構(gòu)成；整形電路(106)由放大電路和比較器電路組成，其中放大電路采 用自動增益方式，使用芯片AD603，比較器電路采用滯回比較方式，使用芯片TL3116 ； A/D采 樣器(105)采用高速采樣芯片MAX1425構(gòu)成，包括輸入隔離電路、濾波電路和數(shù)據(jù)總線。下面進一步描述本實用新型提供的基于外部延時技術(shù)的等效采樣示波器的工作 原理示波器首先對輸入信號進行信號調(diào)理，通過檢測用戶選擇的測量檔位，有FPGA中 的控制程序控制信號調(diào)理電路進行相應(yīng)檔位的放大。如圖2所示，通過繼電器選擇各檔位 增益，繼電器由單片機控制。Ths3001的帶寬有420MHz，壓擺為6500V/us，適合做寬帶放大。第一片Ths3001和
4第二片Ths3001采用同相輸入實現(xiàn)阻抗匹配，Ths3001同相輸入阻抗為1. 5MΩ，所以如圖中 所示分別接入3ΜΩ的電阻Rl和R2實現(xiàn)兩路的IM Ω輸入阻抗。R3、R4、R5和R6構(gòu)成一個 衰減網(wǎng)絡(luò)。Ths7002能夠以6dB為步進實現(xiàn)_22dB 20dB衰減/增益控制，本系統(tǒng)只用到 其中三個增益控制，2dB、8dB和14dB,即增益分別為1. 25、2. 5和5倍。Ths7002還能將電壓 箝位在AD采樣的范圍內(nèi)，防止輸入大信號時垂直靈敏度檔位設(shè)置得不合適而將信號放大 得很大，遠遠超過AD采樣的范圍，這樣對ADC轉(zhuǎn)換芯片不利。本通道可以通過繼電器S3來選擇顯示為交流檔還是直流檔。因為涉及到直流檔， 因此必須消除通道中運放引入的失調(diào)電壓和偏置電壓等，因此在每一個運放的信號輸入引 腳接入調(diào)零電路，如通過調(diào)節(jié)圖中Rp調(diào)零。圖中的電阻是經(jīng)過精密測量后得到的數(shù)值，與 實際標稱值有點出入，這樣是為了得到精確的增益。圖中第四片ths3001實現(xiàn)一個加法器， 引腳2接入“DAC輸出”，是通過單片機控制DAC轉(zhuǎn)換器使信號疊加一個直流電壓，這樣可以 實現(xiàn)波形相對零電平上下移動，再通過ths7002放大與箝位，和第五片ths3001放大，這樣 可以截取波形每一部分使其被放大，能夠清楚的觀察每一部分波形，尤其是能方便的觀察 正弦波形的過零點處和波峰和波谷。然后將調(diào)理過多電信號進行比較整形處理。這部分核心器件采用超高速比較器 TL3116。輸入信號經(jīng)過可控增益放大器AD603構(gòu)成的自動增益電路，這樣保證信號進入 TL3116時都能達到合適幅度。如圖3，信號經(jīng)過經(jīng)過一個阻容網(wǎng)絡(luò)后進入AD603的輸入端， AD603的可控增益部分由三極管網(wǎng)絡(luò)搭建，并以AD603的輸出作為反饋，實現(xiàn)自動增益控 制。之后信號進入TL3116實現(xiàn)滯回比較，將輸入信號整形成方波信號。這個方波信號進入 FPGA，有兩個用途一是作為測頻模塊的輸入信號，以測試輸入信號的頻率；二是作為觸發(fā) 信號，供后面的等效采樣使用。同時將調(diào)理后的電信號直接進行A/D轉(zhuǎn)換，此過程為實時采樣，本系統(tǒng)A/D采樣芯 片采用MAX1425，一款高速采樣芯片，自帶有采樣保持功能，為等效采樣時提供了采樣保持。 如圖4，MAX1425為10位AD，最高采樣率為20MSa/s，但實際上控制它的最高采樣率為IMSa/ s，且只用高8位作為有效位，即垂直分辨率為8bits。MAX1425采樣電路如圖4。MAX1425 具有內(nèi)部電壓基準，輸入信號采用差分輸入，差分輸入電壓范圍為-2V到2V，峰峰值最大為 4V,而且可以采用直流耦合也可以交流耦合。本系統(tǒng)采用直流耦合，而且采用內(nèi)部基準，最 后MAX1425的輸入電壓范圍為0. 25V到4. 25V，峰峰值為4V。經(jīng)過A/D轉(zhuǎn)換后的數(shù)字信號 就進入到FPGA中進行相應(yīng)處理。再然后FPGA結(jié)合外部延時模塊控制和之前整形后的方波信號，控制A/D采樣器進 行等效采樣。如圖5，第一片延時芯片的輸出與第二片延時芯片的輸入相連，提供足夠的延 時以采集足夠的點數(shù)進行波形顯示。延時芯片采用DS1023。FPGA —旦檢測到觸發(fā)信號就 控制DS1023產(chǎn)生一個延時(DS1023 —個延時單元為Ins)，同時控制A/D采樣器進行一次采 樣。下一次檢測到觸發(fā)信號就控制DS1023產(chǎn)生兩個延時。如此進行下去，直到采集到足夠 的點數(shù)以供顯示，就完成了等效采樣的過程。最后，在單片機的控制下，F(xiàn)PGA對采樣數(shù)據(jù)進行處理，存儲，將相應(yīng)的數(shù)據(jù)通過 LCD液晶顯示器顯示出來，方便測量人員實時分析判別。
權(quán)利要求一種基于外部延時技術(shù)的等效采樣示波器，其特征在于，包括微控制系統(tǒng)(101、102、103)、測量電路(104、105、106)、外部延時模塊(107)，所述微控制系統(tǒng)(101、102、103)與測量電路(104、105、106)直接電連接，所述微控制系統(tǒng)(101、102、103)同時連接外部延時模塊(107)；所述微控制系統(tǒng)(101、102、103)包括單片機(101)、FPGA芯片(102)、LCD液晶顯示器(103)，單片機(101)與FPGA芯片(102)雙向電相連，F(xiàn)PGA芯片(102)同時連接LCD液晶顯示器(103)；所述測量電路(104、105、106)包括信號調(diào)理電路(104)、A/D采樣器(105)和整形電路(106)；所述信號調(diào)理電路(104)的輸入端連接信號入口，信號調(diào)理電路(104)的輸出端分兩路，一路連接A/D采樣器(105)，一路連接整形電路(106)；A/D采樣器(105)和整形電路(106)分別與FPGA芯片(102)電連接。
2.根據(jù)權(quán)利要求1所述的基于外部延時技術(shù)的等效采樣示波器，其特征在于 所述外部延時模塊(107)采用可編程定時芯片DS1023構(gòu)成。
3.根據(jù)權(quán)利要求1所述的基于外部延時技術(shù)的等效采樣示波器，其特征在于 所述整形電路(106)由放大電路和比較器電路組成，其中放大電路采用自動增益方式，使用芯片AD603，比較器電路采用滯回比較方式，使用芯片TL3116。
4.根據(jù)權(quán)利要求1、2、3中任一項所述的基于外部延時技術(shù)的等效采樣示波器，其特征 在于所述A/D采樣器(105)采用高速采樣芯片MAX1425構(gòu)成，包括輸入隔離電路、濾波電路 和數(shù)據(jù)總線。
專利摘要本實用新型涉及示波器設(shè)計技術(shù)領(lǐng)域，尤其涉及一種基于外部延時技術(shù)的等效采樣示波器。本實用新型包括微控制系統(tǒng)、測量電路、外部延時模塊，所述微控制系統(tǒng)與測量電路直接電連接，所述微控制系統(tǒng)同時連接外部延時模塊；所述微控制系統(tǒng)包括單片機、FPGA芯片、LCD液晶顯示器，單片機與FPGA芯片雙向電相連，F(xiàn)PGA芯片同時連接LCD液晶顯示器；所述測量電路包括信號調(diào)理電路、A/D采樣器和整形電路。本實用新型結(jié)構(gòu)簡單實用，使用方便，而且可以根據(jù)外部延時器的不同，進一步減短延時時間提高等效采樣頻率，實現(xiàn)了快速，高效，高精度測量，提高了等效采樣的采樣速率，增強了示波器的性能。
文檔編號G01R13/02GK201654096SQ201020166870
公開日2010年11月24日 申請日期2010年4月16日 優(yōu)先權(quán)日2010年4月16日
發(fā)明者劉思勤, 姜帥, 徐安瑩, 楊靜竹, 陶啟成 申請人:武漢大學(xué)