專利名稱：一種掃描鏈測試電路的制作方法
技術(shù)領(lǐng)域：
一種掃描鏈測試電路技術(shù)領(lǐng)域：
本實用新型涉及電路領(lǐng)域，特別是涉及一種掃描鏈測試電路。背景技術(shù)：
門控時鐘是現(xiàn)有集成電路中常用的降低功耗的方法，主要是通過對生成的時鐘與 門控信號進行“與”、“或”或者在必要時進行所存(latch)等技術(shù)使時鐘穩(wěn)定在某個狀態(tài)不 翻轉(zhuǎn)，降低這些時鐘所驅(qū)動的觸發(fā)器動態(tài)功耗的技術(shù)。掃描鏈測試技術(shù)是常用的對大規(guī)模集成電路進行測試的方法，通過將各個觸發(fā)器 串聯(lián)成串，通過控制各觸發(fā)器的狀態(tài)，實現(xiàn)對電路可觀測的測試方法和測試電路。在這種測 試下通過要求各個觸發(fā)器的時鐘直接從外部時鐘而來，不經(jīng)過門控單元的控制。如圖1所 示，其中圖(a)示出了一觸發(fā)器，所述觸發(fā)器的輸入端(D端)的來源有兩個，一個是DI (Data Input)，另一個是SI (Scan Input)，掃描鏈致能信號(Scan Enable，簡稱SE)對輸入DI和 SI進行選擇以作為觸發(fā)器的輸入端D的輸入。一般的，DI是功能輸入，這個在芯片外邊通 常是看不到的，SI可以通過外邊的激勵輸入進去。在標準含掃描鏈測試功能的寄存器單元 中，可以看出寄存器除了 CK(時鐘端)，還有三個輸入(DI/SI/SE)，這個功能已經(jīng)包含在標準 的寄存器單元里了，如圖(b)所示。圖(b)為標準的掃描鏈測試方法，先通過SI端把需要的 激勵輸入進去，然后切換到功能模式，然后再把功能模式的輸出通過SO端把結(jié)果輸出以進 行觀測?，F(xiàn)有技術(shù)中，時鐘生成單元通常不進行掃描鏈的測試，而是通過例如測試鎖相環(huán) 的時候進行的附加測試?，F(xiàn)有技術(shù)中，時鐘生成單元、門控單元與各觸發(fā)器的電路圖如圖2 所示，圖2為現(xiàn)有技術(shù)中的掃描鏈測試電路，其包括初始時鐘、鎖相環(huán)、時鐘生成單元、門控 邏輯、門控單元、觸發(fā)器。此時，掃描鏈致能信號SE通過對初始時鐘和測試使能的選擇來僅 作為功能觸發(fā)器的時鐘端的輸入，即只有功能觸發(fā)器可以正常使用掃描鏈進行測試，而圖 中的門控單元以及門控邏輯單元無法插入到掃描鏈中，檢測覆蓋率受到影響。因此有必要提出一種新的技術(shù)方案來解決上述問題。
實用新型內(nèi)容本部分的目的在于概述本實用新型的實施例的一些方面以及簡要介紹一些較佳 實施例。在本部分以及本申請的說明書摘要和實用新型名稱中可能會做些簡化或省略以避 免使本部分、說明書摘要和實用新型名稱的目的模糊，而這種簡化或省略不能用于限制本 實用新型的范圍。本實用新型的目的之一在于提供一種掃描鏈測試電路，其可以提高掃描鏈覆蓋 率，實現(xiàn)簡單且不影響正常的掃描鏈測試。根據(jù)本實用新型的，本實用新型提供一種掃描鏈測試電路，其包括用于輸入初始 時鐘的時鐘輸入端、鎖相環(huán)、時鐘生成單元、門控單元、第一選擇器、功能觸發(fā)器、門控邏輯 單元、第二選擇器和第三選擇器，其中所述第二選擇器利用測試使能選擇初始時鐘或所述 鎖相環(huán)輸出的時鐘以作為所述時鐘生成單元中觸發(fā)器的時鐘端輸入；所述第三選擇器利用 測試使能選擇初始時鐘或時鐘生成單元輸出的時鐘以作為所述門控邏輯單元中觸發(fā)器的
3時鐘端輸入。進一步的，其還包括有第四選擇器，其利用測試使能選擇所述門控邏輯單元中的 觸發(fā)器的輸出或外接電平作為所述門控單元的門控信號以保證各個門控單元打開，其中所 述外接電平為高電平或低電平中的一種。更進一步的，所述初始時鐘輸入給所述鎖相環(huán)，所述鎖相環(huán)與時鐘生成單元中的 觸發(fā)器的輸入端直接或間接相連，所述時鐘生成單元的輸出端與門控單元的輸入端相連， 所述門控單元的輸出端與第一選擇器的輸入端相連，所述第一選擇器的輸出端與功能觸發(fā) 器的時鐘端相連，所述門控邏輯單元中的觸發(fā)器的輸出端與各門控單元的輸入端相連。更進一步的，所述第一選擇器利用所述測試使能選擇初始時鐘或門控單元輸出的 信號以作為功能觸發(fā)器的時鐘端的輸入。更進一步的，所述時鐘生成單元、門控單元、第一選擇器、第二選擇器以及功能觸 發(fā)器的數(shù)目相同。進一步的，所述測試使能包括有效使能和無效使能。更進一步的，所述功能觸發(fā)器、時鐘生成單元中的觸發(fā)器和門控邏輯單元中的觸 發(fā)器為D觸發(fā)器或RS觸發(fā)器。與現(xiàn)有技術(shù)相比，本實用新型提供一種改進的掃描鏈測試電路，其對時鐘生成單 元中的觸發(fā)器和門控邏輯單元中的觸發(fā)器均加入一選擇器，所述選擇器可以通過測試使能 (即掃描鏈致能信號SE)對觸發(fā)器時鐘的兩個輸入進行選擇，從而將時鐘生成單元和門控 邏輯單元加入測試掃描鏈中，提高了掃描鏈的覆蓋率，且實現(xiàn)簡單，不影響正常的掃描鏈測
試ο
為了更清楚地說明本實用新型實施例的技術(shù)方案，下面將對實施例描述中所需要 使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施 例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖 獲得其它的附圖。其中圖1為具有選擇輸入功能的觸發(fā)器；圖2為現(xiàn)有技術(shù)中的掃描鏈測試電路；和圖3為實用新型中掃描鏈測試電路在一個實施例中的電路圖。
具體實施方式
本實用新型的詳細描述主要通過程序、步驟、邏輯塊、過程、電路或其他象征性的 描述來直接或間接地模擬本實用新型技術(shù)方案的運作。為透徹的理解本實用新型，在接下 來的描述中陳述了很多特定細節(jié)。而在沒有這些特定細節(jié)時，本實用新型則可能仍可實現(xiàn)。 所屬領(lǐng)域內(nèi)的技術(shù)人員使用此處的這些描述和陳述向所屬領(lǐng)域內(nèi)的其他技術(shù)人員有效的 介紹他們的工作本質(zhì)。換句話說，為避免混淆本實用新型的目的，由于熟知的方法和程序已 經(jīng)容易理解，因此它們并未被詳細描述。此處所稱的“一個實施例”或“實施例”是指可包含于本實用新型至少一個實現(xiàn)方 式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個實施例中”并非均指 同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。此外，表示一個 或多個實施例的方法、電路圖、流程圖或功能框圖中的模塊順序并非固定的指代任何特定順序，也不構(gòu)成對本實用新型的限制。本實用新型提供一種改進的掃描鏈測試電路，其對現(xiàn)有的掃描鏈中的時鐘生成單 元中的觸發(fā)器和門控邏輯單元中的觸發(fā)器均加入一選擇器，其可以通過測試使能(即掃描 鏈使能信號SE)對觸發(fā)器時鐘的兩個輸入進行選擇，從而將時鐘生成單元和門控邏輯單元 加入測試掃描鏈中。本實用新型是現(xiàn)有技術(shù)中(圖1中的掃描鏈測試電路)的改進，其具體 結(jié)構(gòu)參見圖3所示。圖3為實用新型中掃描鏈測試電路在一個實施例中的電路圖。所述掃描鏈測試電 路包括用于輸入初始時鐘的時鐘輸入單元、鎖相環(huán)、時鐘生成單元、門控邏輯單元、門控單 元、第一選擇器和功能觸發(fā)器。所述掃描鏈測試電路在具體實現(xiàn)時，所述時鐘生成單元有 多個，所述門控邏輯單元、第一選擇器、功能觸發(fā)器的數(shù)目均與所述時鐘生成單元的數(shù)目相 同。本實用新型中所述掃描鏈測試電路與圖1中相同的部分電路具體連接為所述時 鐘輸入單元輸入初始時鐘，并將所述初始時鐘輸送給所述鎖相環(huán)(即PLL)，所述鎖相環(huán)與 所述時鐘生成單元中的觸發(fā)器(未示出)的輸入端直接或間接相連，所述時鐘生成單元的輸 出端與所述門控單元的輸入端相連，所述門控單元的輸出端與所述第一選擇器的輸入端相 連，所述第一選擇器的輸出端與所述功能觸發(fā)器的時鐘輸入端相連；所述門控邏輯單元中 的觸發(fā)器的輸出端與所述門控單元的輸入端相連。其中所述第一選擇器利用所述測試使能 選擇所述初始時鐘或所述門控單元生成的信號作為第一選擇器的輸出，且其輸出作為所述 對應(yīng)功能觸發(fā)器的時鐘端的輸入信號。上述描述的相連可以是直接相連也可以是間接相連，在實際應(yīng)用中可根據(jù)具體電 路需要進行直接或間接相連。這里所述測試使能包括有效使能和無效使能，當(dāng)測試使能為有效使能時，則第一 選擇器中通過所述有效使能選擇所述門控單元輸出的時鐘以作為所述功能觸發(fā)器的時鐘 輸入，否則選擇所述初始時鐘作為所述功能觸發(fā)器的時鐘輸入，此時電路處于正常的工作 狀態(tài)。由此可知，上述掃描鏈測試電路保證了所述各個功能觸發(fā)器進入掃描鏈。這種結(jié) 構(gòu)對時鐘生成單元和門控邏輯單元并沒有進行測試。而在實際應(yīng)用中，對時鐘生成單元和 門控邏輯單元的測試也是相當(dāng)重要的，所以本實用新型對其缺陷進行如下改進。與圖1中示出的掃描鏈測試電路相比，本實用新型中的掃描鏈測試電路做了進一 步的改進，其改進之處具體為在鎖相環(huán)和每個時鐘生成單元之間均加入了一個第二選擇器，所述第二選擇器的 輸入分別為初始時鐘、鎖相環(huán)輸出的時鐘、測試使能，所述測試使能選擇初始時鐘或鎖相 環(huán)輸出的時鐘以作為第二選擇器的輸出，并進一步作為所述時鐘生成單元中觸發(fā)器的時鐘 端的輸入信號。由于所述第二選擇器根據(jù)測試使能選擇初始時鐘和所述鎖相環(huán)生成的時鐘中的 一個時鐘以作為時鐘生成單元中的觸發(fā)器的時鐘端的輸入信號，因此保證時鐘生成單元進 入測試掃描鏈中。同樣，這里的第二選擇器在測試使能為有效使能時則選擇所述鎖相環(huán)輸出的時鐘 作為所述時鐘生成單元中的觸發(fā)器的時鐘輸入，否則選擇所述初始時鐘作為所述時鐘生成單元中的觸發(fā)器的時鐘輸入。同時，本實用新型中的掃描鏈測試電路對所述門控邏輯單元的觸發(fā)器加入一第三 選擇器，所述第三選擇器的三個輸入端分別為初始時鐘、時鐘生成單元生成的時鐘、測試使 能，其中所述測試使能選擇所述初始時鐘或所述時鐘生成單元生成的時鐘來作為所述第三 選擇器的輸出，并進一步作為所述門控邏輯單元的觸發(fā)器的時鐘端的輸入信號，從而保證 所述門控邏輯單元也進入了測試掃描鏈中。這里的所述第三選擇器在測試使能為有效使能時則選擇時鐘生成單元輸出的時 鐘作為所述門控邏輯單元中的觸發(fā)器的時鐘輸入，否則選擇初始時鐘作為所述門控邏輯單 元中的觸發(fā)器的時鐘輸入。在所述門控邏輯單元中的觸發(fā)器和所述門控單元之間加入一第四選擇器，所述第 四選擇器的輸入端分別為所述門控邏輯單元中的觸發(fā)器的輸出、外接電平(如高電平1或 低電平0)、測試使能，所述測試使能選擇所述門控邏輯單元的觸發(fā)器的輸出或外接電平。這 樣，由于門控邏輯單元也進入了掃描鏈，測試使能對門控邏輯單元的觸發(fā)器的輸入和輸出 帶來影響，從而進一步影響所述門控單元的門控信號(即門控單元的控制信號)，若控制信 號錯誤，會導(dǎo)致所述門控單元被錯誤鎖定，進而導(dǎo)致門控單元無法在測試時讓時鐘自由通 過，因此所有門控單元的門控信號在測試時通過測試使能端口輸出的有效使能進行控制， 讓各個門控單元打開以保證以影響正常的掃描鏈測試。當(dāng)所述第四選擇器為與門時，可以將所述外接電平置為1，當(dāng)?shù)谒倪x擇器為或門 時，可以將所述外接電平置為0或1，當(dāng)然，所述第四選擇器還可以為其他器件，但只需要保 證輸入的外接信號能夠使得第四選擇器輸出的信號(即門控信號)可以始終在測試使能有 效時保證控制門控單元即可。本實用新型就現(xiàn)有技術(shù)進一步提出通過測試使能對所述時鐘生成單元中的觸發(fā) 器以及所述門控邏輯單元中的觸發(fā)器的時鐘端進行控制，當(dāng)然，在實際應(yīng)用中，同樣也可以 根據(jù)需要對所述時鐘生成單元中的觸發(fā)器以及所述門控邏輯單元的觸發(fā)器的其他輸入端 (如輸入端D等)進行控制。在具體應(yīng)用中，所述觸發(fā)器可以為D觸發(fā)器，也可以為RS觸發(fā)器，也可以為其它類 型的觸發(fā)器或器件。綜上所述，本實用新型通過在時鐘生成單元中的觸發(fā)器和門控邏輯單元中的觸發(fā) 器均對應(yīng)的加入了一選擇器，其可以通過測試使能對觸發(fā)器時鐘的兩個輸入進行選擇，從 而將時鐘生成單元和門控邏輯單元加入測試掃描鏈中，實現(xiàn)簡單，且在不影響正常的掃描 鏈測試的情況下提高了掃描鏈覆蓋率。上述說明已經(jīng)充分揭露了本實用新型的具體實施方式
。需要指出的是，熟悉該領(lǐng) 域的技術(shù)人員對本實用新型的具體實施方式
所做的任何改動均不脫離本實用新型的權(quán)利 要求書的范圍。相應(yīng)地，本實用新型的權(quán)利要求的范圍也并不僅僅局限于前述具體實施方 式。
權(quán)利要求1.一種掃描鏈測試電路，其包括用于輸入初始時鐘的時鐘輸入端、鎖相環(huán)、時鐘生成單 元、門控單元、第一選擇器、功能觸發(fā)器、門控邏輯單元，其特征在于其還包括有第二選擇 器和第三選擇器，所述第二選擇器利用測試使能選擇初始時鐘或所述鎖相環(huán)輸出的時鐘以作為所述時 鐘生成單元中觸發(fā)器的時鐘端輸入；所述第三選擇器利用測試使能選擇初始時鐘或時鐘生成單元輸出的時鐘以作為所述 門控邏輯單元中觸發(fā)器的時鐘端輸入。
2.根據(jù)權(quán)利要求1所述的掃描鏈測試電路，其特征在于其還包括有第四選擇器，其利 用測試使能選擇所述門控邏輯單元中的觸發(fā)器的輸出或外接電平作為所述門控單元的門 控信號以保證各個門控單元打開，其中所述外接電平為高電平或低電平中的一種。
3.根據(jù)權(quán)利要求2所述的掃描鏈測試電路，其特征在于所述初始時鐘輸入給所述鎖 相環(huán)，所述鎖相環(huán)與時鐘生成單元中的觸發(fā)器的輸入端直接或間接相連，所述時鐘生成單 元的輸出端與門控單元的輸入端相連，所述門控單元的輸出端與第一選擇器的輸入端相 連，所述第一選擇器的輸出端與功能觸發(fā)器的時鐘端相連，所述門控邏輯單元中的觸發(fā)器 的輸出端與各門控單元的輸入端相連。
4.根據(jù)權(quán)利要求3所述的掃描鏈測試電路，其特征在于所述第一選擇器利用所述測 試使能選擇初始時鐘或門控單元輸出的信號以作為功能觸發(fā)器的時鐘端的輸入。
5.根據(jù)權(quán)利要求3所述的掃描鏈測試電路，其特征在于所述時鐘生成單元、門控單 元、第一選擇器、第二選擇器以及功能觸發(fā)器的數(shù)目相同。
6.根據(jù)權(quán)利要求1所述的掃描鏈測試電路，其特征在于所述測試使能包括有效使能 和無效使能。
7.根據(jù)權(quán)利要求1-6中任一項所述的掃描鏈測試的電路，其特征在于所述功能觸發(fā) 器、時鐘生成單元中的觸發(fā)器和門控邏輯單元中的觸發(fā)器為D觸發(fā)器、RS觸發(fā)器或其它器 件。
專利摘要本實用新型提供一種掃描鏈測試電路，其包括用于輸入初始時鐘的時鐘輸入端、鎖相環(huán)、時鐘生成單元、門控單元、第一選擇器、功能觸發(fā)器、門控邏輯單元、第二選擇器和第三選擇器，其中所述第二選擇器利用測試使能選擇初始時鐘或所述鎖相環(huán)輸出的時鐘以作為所述時鐘生成單元中觸發(fā)器的時鐘端輸入；所述第三選擇器利用測試使能選擇初始時鐘或時鐘生成單元輸出的時鐘以作為所述門控邏輯單元中觸發(fā)器的時鐘端輸入。
文檔編號G01R31/28GK201867469SQ20102061039
公開日2011年6月15日 申請日期2010年11月16日 優(yōu)先權(quán)日2010年11月16日
發(fā)明者董欣, 鄒楊 申請人:無錫中星微電子有限公司