專利名稱：用于信號(hào)轉(zhuǎn)換器的源同步測(cè)試的裝置和方法
用于信號(hào)轉(zhuǎn)換器的源同步測(cè)試的裝置和方法說明書本發(fā)明的實(shí)施例涉及自動(dòng)測(cè)試設(shè)備(ATE)，并且更具體地涉及用于對(duì)例如模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器(DAC)的信號(hào)轉(zhuǎn)換器進(jìn)行源同步自動(dòng)測(cè)試的概念。隨著ADC或DAC的轉(zhuǎn)換頻率的提高，用生產(chǎn)規(guī)模量來評(píng)估這些信號(hào)轉(zhuǎn)換器的性能的問題變得越來越困難。一個(gè)困難源自測(cè)試信號(hào)轉(zhuǎn)換器的傳統(tǒng)模式，這些傳統(tǒng)模式在高頻時(shí)往往反映的是作為待測(cè)試設(shè)備(DUT)的信號(hào)轉(zhuǎn)換器和測(cè)試硬件的組合性能，而不是DUT自身的性能。 當(dāng)在GHz (千兆赫茲)頻率范圍內(nèi)測(cè)試高速的高性能ADC和DAC時(shí)，對(duì)傳統(tǒng)ATE上的性能的限制因素越來越多地由激勵(lì)和轉(zhuǎn)換(采樣)時(shí)鐘信號(hào)中的抖動(dòng)決定。抖動(dòng)是周期性信號(hào)的時(shí)間波動(dòng)，通常是相對(duì)于參考時(shí)鐘源的時(shí)間波動(dòng)。抖動(dòng)可以用諸如連續(xù)脈沖的頻率或周期性信號(hào)的相位之類的特性來觀察。然而，就ATE的性能而言，一般的假設(shè)是限制效應(yīng)是由轉(zhuǎn)換時(shí)鐘自身的抖動(dòng)造成的。因此，很多的成本和研發(fā)精力通常被放在提供超低抖動(dòng)時(shí)鐘上，例如通過研發(fā)包括高精鎖相環(huán)(PLL)結(jié)構(gòu)的低抖動(dòng)時(shí)鐘發(fā)生器。ATE系統(tǒng)通常利用所謂的任意波形發(fā)生器(AWG)作為用于測(cè)試諸如ADC或DAC之類的DUT的非常靈活的激勵(lì)信號(hào)源。雖然其它實(shí)現(xiàn)方式也是可以構(gòu)想的，但是ー些AWG是利用諸如所謂的直接信號(hào)合成(DDS)之類的數(shù)字信號(hào)處理技術(shù)來合成波形。這里，任意2周期的激勵(lì)信號(hào)的周期的幅度值作為所謂的查找表(LUT)被存儲(chǔ)在諸如只讀存儲(chǔ)器(ROM)之類的計(jì)算機(jī)存儲(chǔ)器中。這樣的好處是盡可能多的幅度值按盡可能好的幅度分辨率被存儲(chǔ)。直接數(shù)字合成器利用所謂的相位累加器數(shù)值計(jì)算在轉(zhuǎn)換時(shí)鐘信號(hào)的每個(gè)時(shí)鐘周期中的周期性信號(hào)的數(shù)字相位(P，并利用查找表確定相關(guān)聯(lián)的數(shù)字幅度值。最后，由DAC根據(jù)數(shù)字幅度值生成模擬輸出信號(hào)。所謂的調(diào)諧字構(gòu)成相位累加器的相位増量Aq>。即，在時(shí)鐘周期n中，相位累加器的相イ被增加相位增量A(p，即<p[n]=<p[n-l]+A(p。累加器的數(shù)字相位字由特定數(shù)目的位構(gòu)成每當(dāng)相位累加器溢出時(shí)，周期性信號(hào)的整個(gè)周期被生成。因此，相位累加器的相位増量Atp和直接數(shù)字合成器的轉(zhuǎn)換時(shí)鐘頻率定義了由AWG或DDS生成的正弦模擬激勵(lì)信號(hào)的輸出頻率fSTIM。即，AffG生成用于DUT的模擬激勵(lì)信號(hào)所使用的數(shù)據(jù)通常是正弦波的理想等距離采樣點(diǎn)，其中取決于相位増量，轉(zhuǎn)換時(shí)鐘頻率可以低干、等于或高于所生成的輸出或激勵(lì)頻率fSTIM。但是，當(dāng)轉(zhuǎn)換時(shí)鐘包含抖動(dòng)時(shí)，樣本被輸出時(shí)具有相對(duì)于所希望的時(shí)間點(diǎn)的偏移。然而，當(dāng)DUT利用穩(wěn)定的采樣時(shí)鐘對(duì)AWG輸出信號(hào)(激勵(lì)信號(hào))采樣時(shí)，經(jīng)采樣的DUT輸入信號(hào)看上去是經(jīng)過相位調(diào)制的。在抖動(dòng)是頻率為ち的正弦抖動(dòng)的情況下，經(jīng)采樣的信號(hào)在其波譜中顯示在頻率fSTIM±m(xù)*も處和由n階Bessel函數(shù)Jn(X)給定的幅度的旁瓣，其中m*Tjpp*fSTIM并且Tjpp表示正弦抖動(dòng)的兩個(gè)連續(xù)峰值之間的時(shí)間。作為示例，圖I示出了針對(duì)具有頻率fSTIM=100MHz的所生成的符號(hào)波測(cè)試或激勵(lì)信號(hào)的波譜，所述信號(hào)包含30ps (皮秒)正弦峰值到峰值抖動(dòng)(f>2MHZ)。由于相位調(diào)制深度很小，占主導(dǎo)的激勵(lì)是決定信噪比(SNR)的在fSTIM±fV處的第一旁瓣。其幅度可以從第一階的Bessel函數(shù)J1 (X)得出，對(duì)于較小幅度X的情況，J1(X)可以用J1 (X) x/2。因而，SNR可以被表示為SNR[dB] =-20 Iog10 (Ji r/2 Tjpp fSTIM)，(I)其中是正弦抖動(dòng)的兩個(gè)連續(xù)峰值之間的時(shí)間。圖2示出了穩(wěn)定的fSTIM=100MHzADC輸入信號(hào)相對(duì)于被注入ADC的采樣時(shí)鐘中的正弦峰值到峰值抖動(dòng)的用等式(I)表示的關(guān)系。因?yàn)獒槍?duì)當(dāng)今最新水平的ADC(例如針對(duì)200Msps的16位ADC，Msps=每秒鐘兆個(gè)樣本)的指定SNR在70dBc的范圍內(nèi)，對(duì)于輸入激勵(lì)或測(cè)試信號(hào)與采樣時(shí)鐘之間的抖動(dòng)的限制在2ps峰值到峰值的范圍內(nèi)。在ATE中生成具有低于2ps峰值到峰值抖動(dòng)的低抖動(dòng)時(shí)鐘是具有挑戰(zhàn)性的。然而，將這種低抖動(dòng)時(shí)鐘分配到龐大且復(fù)雜的片上系統(tǒng)(SoC) ATE中的很多個(gè)時(shí)鐘單元以及DUT中并保持如此低的抖動(dòng)是更具有挑戰(zhàn)性的。通常，當(dāng)ADC或DAC要在測(cè)試SoC設(shè)備中被測(cè)試時(shí)，激勵(lì)信號(hào)在混合信號(hào)信道中被生成，所述混合信號(hào)信道從利用PLL與廣泛分布的主 時(shí)鐘同步的時(shí)鐘板得到其AWG轉(zhuǎn)換時(shí)鐘。相比之下，被用作DUT ADC的轉(zhuǎn)換時(shí)鐘的時(shí)鐘是利用獨(dú)立定時(shí)發(fā)生器從數(shù)字信道中生成的，所述獨(dú)立定時(shí)發(fā)生器的時(shí)鐘來自于同樣利用自己的PLL與主時(shí)鐘同步的不同時(shí)鐘板。這些傳統(tǒng)的測(cè)試概念在圖3A和圖3B中被示出。圖3A示出了 ATE系統(tǒng)30，該系統(tǒng)包括AWG 31、待測(cè)試的ADC 33和主時(shí)鐘發(fā)生器35。一般來說,AWG 31包括生成模擬測(cè)試或激勵(lì)信號(hào)的第一混合信號(hào)測(cè)試卡。第二測(cè)試卡或負(fù)載板包括待測(cè)試的ADC 33。通常，為DUT ADC 33提供時(shí)鐘的數(shù)字信道37和包含AWG31的測(cè)試卡基于由主時(shí)鐘發(fā)生器35提供的公共參考時(shí)鐘或主時(shí)鐘分別生成它們自己的內(nèi)部時(shí)鐘信號(hào)。即，模擬激勵(lì)信號(hào)例如通過直接信號(hào)合成在混合信號(hào)信道中被生成，所述混合信號(hào)信道從利用PLL 39與主時(shí)鐘發(fā)生器35所提供的廣泛分布的主時(shí)鐘同步的第一時(shí)鐘板得到其AWG轉(zhuǎn)換時(shí)鐘。然而，DUT33利用通過數(shù)字信道37提供的時(shí)鐘對(duì)模擬激勵(lì)信號(hào)進(jìn)行采樣。因而，AWG 31的轉(zhuǎn)換時(shí)鐘源自于第一時(shí)鐘域，而DUT ADC 33的轉(zhuǎn)換時(shí)鐘源自于不同于第一時(shí)鐘域的第二時(shí)鐘域。由于數(shù)字信道37采用基于本地延遲線的位級(jí)別定時(shí)，所以第一和第二時(shí)鐘域之間的一定量的高頻抖動(dòng)可能是難以避免的。因?yàn)槎秳?dòng)，激勵(lì)設(shè)備31和待測(cè)試設(shè)備33不以源同步的方式進(jìn)行操作。在圖3B中，數(shù)模轉(zhuǎn)換器31和數(shù)字轉(zhuǎn)換器(即，ADC 33)的角色被反轉(zhuǎn)，這意味著在圖3B中所圖示的測(cè)試裝置中，DAC 31是在基于通過數(shù)字信道47提供的主時(shí)鐘35的內(nèi)部轉(zhuǎn)換時(shí)鐘下工作的待測(cè)試設(shè)備(DUT)。同樣，DUT DAC 31和ADC 33的轉(zhuǎn)換時(shí)鐘源自于物理上不同的時(shí)鐘域，這兩個(gè)時(shí)鐘域分別利用不同的PLL由主時(shí)鐘35得到轉(zhuǎn)換時(shí)鐘?；谏鲜鲇糜跍y(cè)試ADC和/或DAC的傳統(tǒng)測(cè)試概念，本發(fā)明的目的在于提供ー種改進(jìn)的測(cè)試概念，能夠減少甚至消除激勵(lì)設(shè)備和DUT時(shí)鐘之間的抖動(dòng)。這個(gè)目的通過根據(jù)權(quán)利要求I所述的自動(dòng)測(cè)試器、根據(jù)權(quán)利要求11所述的自動(dòng)測(cè)試系統(tǒng)和根據(jù)權(quán)利要求15所述的自動(dòng)測(cè)試方法來實(shí)現(xiàn)。如上所述，在測(cè)試混合信號(hào)設(shè)備中的信號(hào)轉(zhuǎn)換器時(shí)，ATE中的信號(hào)轉(zhuǎn)換器和DUT中的信號(hào)轉(zhuǎn)換器總是形成其自己的針對(duì)抖動(dòng)的時(shí)鐘域，因?yàn)锳TE和DAC在測(cè)試期間始終是成對(duì)出現(xiàn)的。包括DAC的AWG被用于測(cè)試ADC，并且數(shù)字轉(zhuǎn)換器(即，ADC)被用于測(cè)試DAC。在到ADC和DAC的數(shù)字接ロ處的數(shù)據(jù)在建立和保持時(shí)間上具有一定的余量，所以它們不會(huì)受少量抖動(dòng)的影響并且可以用抖動(dòng)清除較差的測(cè)試器時(shí)鐘來傳送。而激勵(lì)或測(cè)試信號(hào)和轉(zhuǎn)換時(shí)鐘之間的抖動(dòng)是對(duì)于性能而言真正關(guān)鍵的。
本發(fā)明發(fā)現(xiàn)只有ADC轉(zhuǎn)換時(shí)鐘信號(hào)和由DAC提供的激勵(lì)信號(hào)之間的相對(duì)抖動(dòng)是實(shí)質(zhì)性的。即，當(dāng)考慮到相關(guān)抖動(dòng)是激勵(lì)信號(hào)與(用于采樣或合成)激勵(lì)信號(hào)的轉(zhuǎn)換時(shí)鐘信號(hào)之間的相對(duì)現(xiàn)象時(shí)，針對(duì)低抖動(dòng)時(shí)鐘的成本和研發(fā)投入可以被最小化。當(dāng)混合信號(hào)信道向AWG提供利用內(nèi)部采樣或轉(zhuǎn)換時(shí)鐘信號(hào)的信號(hào)激勵(lì)并且該內(nèi)部采樣或轉(zhuǎn)換時(shí)鐘信號(hào)或者該時(shí)鐘信號(hào)的一部分或倍乘信號(hào)被直接轉(zhuǎn)發(fā)給ADC時(shí)，如果信號(hào)激勵(lì)和轉(zhuǎn)換時(shí)鐘信號(hào)兩者具有從AWG到ADC的相同傳輸延遲，則兩者之間的抖動(dòng)是最小的。在本發(fā)明的上下文中直接轉(zhuǎn)發(fā)是指在沒有相對(duì)于模擬激勵(lì)的(例如通過數(shù)字延遲元件進(jìn)行的)任何定時(shí)格式化的情況下轉(zhuǎn)發(fā)信號(hào)，這在通過數(shù)字信道轉(zhuǎn)發(fā)信號(hào)時(shí)是常見的情況。在這種情況下，ADC看不到相對(duì)于常用采樣時(shí)鐘中所包含的外部參考可見的任意量的抖動(dòng)。除此之外，當(dāng)AWG或DAC轉(zhuǎn)換時(shí)鐘信號(hào)和ADC轉(zhuǎn)換時(shí)鐘信號(hào)都是通過屬于同一物理時(shí)鐘域的公共時(shí)鐘信號(hào)生成的并且其中由AWG或DAC轉(zhuǎn)換時(shí)鐘信號(hào)得到的激勵(lì)信號(hào)和ADC轉(zhuǎn)換時(shí)鐘信號(hào)又都被直接轉(zhuǎn)發(fā)給DUT ADC吋，也可以實(shí)現(xiàn)低抖動(dòng)。本發(fā)明的實(shí)施例提供了ー種包括第一信號(hào)轉(zhuǎn)換器(AWG或DAC)的自動(dòng)測(cè)試器，所 述第一信號(hào)轉(zhuǎn)換器用于利用轉(zhuǎn)換時(shí)鐘信號(hào)將信號(hào)從數(shù)字信號(hào)域轉(zhuǎn)換到模擬信號(hào)域以得到模擬激勵(lì)信號(hào)。此外，該自動(dòng)測(cè)試器包括第一信號(hào)路徑，用于將模擬激勵(lì)信號(hào)從第一信號(hào)轉(zhuǎn)換器轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器(ADC或數(shù)字轉(zhuǎn)換器)，所述第二信號(hào)轉(zhuǎn)換器被適配為將模擬激勵(lì)信號(hào)從模擬信號(hào)域轉(zhuǎn)換回?cái)?shù)字信號(hào)域。自動(dòng)測(cè)試器目前還包括第二信號(hào)路徑，用于將轉(zhuǎn)換時(shí)鐘信號(hào)或者由轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)從第一信號(hào)轉(zhuǎn)換器轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器，以使得響應(yīng)于轉(zhuǎn)換時(shí)鐘信號(hào)的時(shí)鐘周期的模擬激勵(lì)信號(hào)經(jīng)由第一信號(hào)路徑的傳輸延遲與所述時(shí)鐘周期的轉(zhuǎn)換時(shí)鐘信號(hào)經(jīng)由第二信號(hào)路徑的傳輸延遲之間的差值在預(yù)定的容限范圍內(nèi)，從而使得模擬激勵(lì)信號(hào)與被轉(zhuǎn)發(fā)的轉(zhuǎn)換時(shí)鐘信號(hào)或者由該轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)之間的相對(duì)抖動(dòng)被保持為最小值。根據(jù)另ー些實(shí)施例,ー種ATE系統(tǒng)被提供,該系統(tǒng)包括第一信號(hào)轉(zhuǎn)換器和第二信號(hào)轉(zhuǎn)換器，所述第一信號(hào)轉(zhuǎn)換器用于利用轉(zhuǎn)換時(shí)鐘信號(hào)將信號(hào)從數(shù)字信號(hào)域轉(zhuǎn)換到模擬信號(hào)域以得到模擬激勵(lì)信號(hào)，所述第二信號(hào)轉(zhuǎn)換器被適配為將模擬激勵(lì)信號(hào)從模擬信號(hào)域轉(zhuǎn)換回?cái)?shù)字信號(hào)域。該ATE系統(tǒng)包括在第一和第二信號(hào)轉(zhuǎn)換器之間的第一信號(hào)路徑以及第一和第二信號(hào)轉(zhuǎn)換器之間的第二信號(hào)路徑，所述第一信號(hào)路徑用于將模擬激勵(lì)信號(hào)從第一信號(hào)轉(zhuǎn)換器轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器(ADC或數(shù)字轉(zhuǎn)換器)，所述第二信號(hào)路徑用于將轉(zhuǎn)換時(shí)鐘信號(hào)或者由轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)從第一信號(hào)轉(zhuǎn)換器轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器。第一和/或第二信號(hào)路徑被配置，以使得響應(yīng)于轉(zhuǎn)換時(shí)鐘信號(hào)的時(shí)鐘周期的模擬激勵(lì)信號(hào)經(jīng)由第一信號(hào)路徑的傳輸延遲與所述時(shí)鐘周期的轉(zhuǎn)換時(shí)鐘信號(hào)經(jīng)由第二信號(hào)路徑的傳輸延遲之間的差值在預(yù)定的容限范圍內(nèi)，從而使得模擬激勵(lì)信號(hào)與被轉(zhuǎn)發(fā)的轉(zhuǎn)換時(shí)鐘信號(hào)或者由該轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)之間的相對(duì)抖動(dòng)被保持為最小值。根據(jù)另ー些實(shí)施例，還提供了ー種用于自動(dòng)測(cè)試的方法和用于執(zhí)行該方法的計(jì)算機(jī)程序。根據(jù)實(shí)施例，經(jīng)由第一信號(hào)路徑的模擬激勵(lì)信號(hào)的傳輸延遲與經(jīng)由第二信號(hào)路徑的轉(zhuǎn)換時(shí)鐘信號(hào)的傳輸延遲之間的差值A(chǔ)t為 A t 彡(2 l(TdB 7 20) / (JI fSTIM)，(2)其中dB是在激勵(lì)信號(hào)頻率fSTIM處的目標(biāo)SNR。根據(jù)優(yōu)選實(shí)施例，對(duì)于70dBc的目標(biāo)SNR和fSTIM=100MHz，差值A(chǔ) t小于2ps并且優(yōu)選地小于lps。作為附加或者選擇，經(jīng)由第一信號(hào)路徑的模擬激勵(lì)信號(hào)的傳輸延遲與經(jīng)由第二信號(hào)路徑的轉(zhuǎn)換時(shí)鐘信號(hào)的傳輸延遲之間的差值A(chǔ)t小于抖動(dòng)的周期時(shí)間的一半。這意味著經(jīng)由第一信號(hào)路徑和第二信號(hào)路徑的傳輸延遲應(yīng)當(dāng)優(yōu)選地為基本上是相同的。即，由第一信號(hào)路徑(例如由物理路徑長(zhǎng)度和附加數(shù)字或模擬電路)引入的傳輸延遲也必須通過第二信號(hào)路徑被引入到被轉(zhuǎn)發(fā)的轉(zhuǎn)換時(shí)鐘信號(hào)中(在小于抖動(dòng)的周期時(shí)間的一半的精度內(nèi))。根據(jù)ー些實(shí)施例，用于生成從轉(zhuǎn)換時(shí)鐘信號(hào)衍生出的另一信號(hào)的裝置在第二信號(hào)路徑中被預(yù)見。從轉(zhuǎn)換時(shí)鐘信號(hào)衍生出的另一信號(hào)可以是用于第二信號(hào)轉(zhuǎn)換器的衍生時(shí)鐘信號(hào)。用于生成衍生時(shí)鐘信號(hào)的裝置可以是如第一信號(hào)轉(zhuǎn)換器之類的信號(hào)轉(zhuǎn)換器，例如AWG或DAC。用于生成所述另一信號(hào)的裝置和第一信號(hào)轉(zhuǎn)換器兩者用源自ー個(gè)物理時(shí)鐘域的轉(zhuǎn)換時(shí)鐘信號(hào)來提供時(shí)鐘。即，第一信號(hào)轉(zhuǎn)換器的時(shí)鐘信號(hào)和用于生成所述另一信號(hào)的裝置的時(shí)鐘信號(hào)通過相同的時(shí)鐘合成模塊(例如PLL)被生成。模擬激勵(lì)信號(hào)利用第一信號(hào)路徑從第一信號(hào)轉(zhuǎn)換器被轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器。衍生時(shí)鐘信號(hào)利用第二信號(hào)路徑從用于生成信號(hào)的裝置被轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器，其中用于生成信號(hào)的裝置屬于與第一信號(hào)轉(zhuǎn)換器相同的物理時(shí)鐘域。因而，用于生成信號(hào)的裝置和第一信號(hào)轉(zhuǎn)換器可以位于同一混合信號(hào)測(cè) 試卡上。將用于混合信號(hào)測(cè)試的傳統(tǒng)ATE體系結(jié)構(gòu)變?yōu)槔帽晦D(zhuǎn)發(fā)的轉(zhuǎn)換時(shí)鐘的創(chuàng)新的源同步體系結(jié)構(gòu)看上去是有前景的。滿足當(dāng)今最新技術(shù)測(cè)試要求的成本和投入看上去比提供超低抖動(dòng)中心時(shí)鐘的方案要少得多，所述中心時(shí)鐘需要在不增加抖動(dòng)的情況下被分配在龐大且復(fù)雜的測(cè)試系統(tǒng)中。要在混合信號(hào)模塊中提供用于被轉(zhuǎn)發(fā)的轉(zhuǎn)換時(shí)鐘信號(hào)的至少ー個(gè)附加彈簧針(pogo pin)的可能的麻煩對(duì)于如下產(chǎn)品而言似乎是合理的，所述產(chǎn)品的目標(biāo)在于以有競(jìng)爭(zhēng)カ的價(jià)格水平又在高信道密度的限制下測(cè)試高速高性能轉(zhuǎn)換器。這里彈簧針是在電子領(lǐng)域中用于建立兩個(gè)印刷電路板之間的連接(通常是臨時(shí)連接)的器件。彈簧針通常采用包含兩個(gè)鋒利的彈簧加載的針的細(xì)圓柱體的形式，彈簧針的每一端的尖頭保證與兩個(gè)電路接觸，從而將兩個(gè)電路連接起來。本發(fā)明的實(shí)施例將在下面參考附圖
進(jìn)行詳細(xì)描述，在附圖中圖I示出了存在正弦抖動(dòng)的情況下被采樣激勵(lì)信號(hào)的示例性波譜；圖2不出了存在正弦米樣時(shí)鐘抖動(dòng)的情況下針對(duì)穩(wěn)定輸入信號(hào)的SNR的圖形表示；圖3A示出了用于ADC測(cè)試的傳統(tǒng)體系結(jié)構(gòu)；圖3B示出了用于DAC測(cè)試的傳統(tǒng)體系結(jié)構(gòu)；圖4示出了根據(jù)本發(fā)明實(shí)施例的自動(dòng)測(cè)試器的示意性框圖；圖5示意性地示出了轉(zhuǎn)換時(shí)鐘信號(hào)的脈沖和所得到的激勵(lì)信號(hào)隨時(shí)間的變化；圖6A示出了根據(jù)本發(fā)明實(shí)施例的從第一信號(hào)轉(zhuǎn)換器到第二信號(hào)轉(zhuǎn)換器的第一信號(hào)路徑中的第一電路和第二信號(hào)路徑中的第二電路；圖6B示出了根據(jù)本發(fā)明實(shí)施例的用于DAC測(cè)試的源同步體系結(jié)構(gòu)；圖7A示出了根據(jù)本發(fā)明實(shí)施例的用于ADC測(cè)試的源同步體系結(jié)構(gòu)；圖7B示出了根據(jù)本發(fā)明另ー實(shí)施例的用于DAC測(cè)試的源同步體系結(jié)構(gòu)；圖7C示出了根據(jù)本發(fā)明另ー實(shí)施例的用于ADC測(cè)試的源同步體系結(jié)構(gòu)；以及
圖8示出了當(dāng)按給定延遲轉(zhuǎn)發(fā)轉(zhuǎn)換時(shí)鐘信號(hào)時(shí)由于抖動(dòng)累加所導(dǎo)致的信噪比。圖4示出了根據(jù)本發(fā)明實(shí)施例的自動(dòng)測(cè)試器40的示意性框圖。自動(dòng)測(cè)試器40包括第一信號(hào)轉(zhuǎn)換器41，用于利用轉(zhuǎn)換時(shí)鐘信號(hào)CLK將信號(hào)從數(shù)字信號(hào)域轉(zhuǎn)換到模擬信號(hào)域以得到模擬激勵(lì)信號(hào)STIM。第一信號(hào)路徑42被提供用于將模擬激勵(lì)信號(hào)STIM從第一信號(hào)轉(zhuǎn)換器41轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器43，該第二信號(hào)轉(zhuǎn)換器43被適配為將模擬激勵(lì)信號(hào)STIM從模擬信號(hào)域轉(zhuǎn)換回?cái)?shù)字信號(hào)域。此外，第二信號(hào)路徑44被提供用于將轉(zhuǎn)換時(shí)鐘信號(hào)CLK (或由轉(zhuǎn)換時(shí)鐘信號(hào)CLK得到的信號(hào)CLK’ )從第一信號(hào)轉(zhuǎn)換器41轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器43，以使得響應(yīng)于轉(zhuǎn)換時(shí)鐘信號(hào)CLK的時(shí)鐘周期的模擬激勵(lì)信號(hào)經(jīng)由第一信號(hào)路徑42的傳輸延遲與所述時(shí)鐘周期的轉(zhuǎn)換時(shí)鐘信號(hào)經(jīng)由第二信號(hào)路徑44的傳輸延遲之間的差值△ t在預(yù)定的容限范圍內(nèi)，從而使得模擬激勵(lì)信號(hào)STIM與被轉(zhuǎn)發(fā)的轉(zhuǎn)換時(shí)鐘信號(hào)CLK (或者由該轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)CLK’ )之間的相對(duì)抖動(dòng)被保持為最小值。
換言之，模擬激勵(lì)信號(hào)ST頂和被用于生成模擬激勵(lì)信號(hào)(如在介紹部分中所描述的)的轉(zhuǎn)換時(shí)鐘信號(hào)CLK可以都從第一信號(hào)轉(zhuǎn)換器41 (可以包括AWG或DAC)被直接轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器43 (可以包括ADC或數(shù)字轉(zhuǎn)換器)。因而，模擬激勵(lì)信號(hào)STIM和轉(zhuǎn)換時(shí)鐘信號(hào)CLK (或CLK’)應(yīng)當(dāng)都經(jīng)歷了從第一到第二信號(hào)轉(zhuǎn)換器的相同的傳輸延遲。S卩，被第一信號(hào)轉(zhuǎn)換器41用于生成模擬激勵(lì)信號(hào)STIM的時(shí)鐘信號(hào)CLK被直接轉(zhuǎn)發(fā)給第二信號(hào)轉(zhuǎn)換器43，該第二信號(hào)轉(zhuǎn)換器43被適配為利用被轉(zhuǎn)發(fā)的時(shí)鐘信號(hào)CLK (CLK’ )將模擬激勵(lì)信號(hào)STIM轉(zhuǎn)換回?cái)?shù)字域。根據(jù)環(huán)境，轉(zhuǎn)換時(shí)鐘信號(hào)CLK的頻率fM也可以在經(jīng)由第二信號(hào)路徑轉(zhuǎn)發(fā)轉(zhuǎn)換時(shí)鐘信號(hào)CLK之前或期間被降低或提高。這在轉(zhuǎn)換時(shí)鐘頻率高于或低于激勵(lì)頻率fSTIM的情況下可能是必要的。在這種情況下，經(jīng)修改的轉(zhuǎn)換時(shí)鐘信號(hào)CLK’到達(dá)第二信號(hào)轉(zhuǎn)換器43。經(jīng)修改的轉(zhuǎn)換時(shí)鐘信號(hào)CLK’也可以由另一信號(hào)轉(zhuǎn)換器(AWG或DAC)信道生成，所述另一信號(hào)轉(zhuǎn)換器信道由與第一信號(hào)轉(zhuǎn)換器41 (AWG或DAC)相同的時(shí)鐘域驅(qū)動(dòng)。這意味著轉(zhuǎn)換時(shí)鐘信號(hào)CLK和經(jīng)修改的轉(zhuǎn)換時(shí)鐘信號(hào)CLK’由同一測(cè)試卡上的相同時(shí)鐘合成模塊生成。將參考圖6B和圖7C對(duì)此進(jìn)行說明。根據(jù)本發(fā)明的實(shí)施例，信號(hào)路徑42和44被配置以使得模擬激勵(lì)信號(hào)STIM經(jīng)由第一信號(hào)路徑42的傳輸延遲和轉(zhuǎn)換時(shí)鐘信號(hào)CLK經(jīng)由第二信號(hào)路徑44的傳輸延遲之間的差值A(chǔ)t小于抖動(dòng)的周期時(shí)間。這將參考圖5進(jìn)行說明。圖5示意性地示出了轉(zhuǎn)換時(shí)鐘信號(hào)CLK的脈沖隨時(shí)間的變化和所得到的(模擬)激勵(lì)信號(hào)STIM隨時(shí)間的變化。如在介紹部分中所描述的，轉(zhuǎn)換時(shí)鐘信號(hào)CLK可以被用于生成DDS或AWG的數(shù)字相位字和激勵(lì)信號(hào)STIM的相應(yīng)的數(shù)字和模擬幅度值。因而，轉(zhuǎn)換時(shí)鐘信號(hào)CLK的每個(gè)時(shí)鐘周期包括轉(zhuǎn)換時(shí)鐘信號(hào)CLK的時(shí)鐘脈沖51。時(shí)鐘周期的這個(gè)時(shí)鐘脈沖51又進(jìn)而導(dǎo)致模擬激勵(lì)信號(hào)STIM的相應(yīng)的幅度值53。由于分別在第二和第一信號(hào)路徑44，42上的傳輸而引入的轉(zhuǎn)換時(shí)鐘信號(hào)CLK與模擬激勵(lì)信號(hào)STIM之間的抖動(dòng)不應(yīng)當(dāng)超過預(yù)定的容限范圍，該容限范圍在圖5中用標(biāo)號(hào)55表示。如上所述，預(yù)定的容限范圍55可以小于轉(zhuǎn)換時(shí)鐘信號(hào)CLK的一個(gè)時(shí)鐘周期Tc^的持續(xù)時(shí)間，或者至少小于抖動(dòng)的周期時(shí)間的一半。根據(jù)另ー實(shí)施例，模擬激勵(lì)信號(hào)ST頂經(jīng)由第一信號(hào)路徑42的傳輸延遲與轉(zhuǎn)換時(shí)鐘信號(hào)CLK經(jīng)由第二信號(hào)路徑44的傳輸延遲之間的關(guān)系是在0. 999到I. 001的范圍內(nèi)，這意味著兩個(gè)傳輸延遲基本相等(例如，在小于抖動(dòng)的周期時(shí)間的一半以內(nèi))。根據(jù)實(shí)施例，第一和/或第二信號(hào)路徑42，44是第一和第二信號(hào)轉(zhuǎn)換器41，43之間的簡(jiǎn)單電纜連接。但是，第一和/或第二信號(hào)路徑42，44也可以包括模擬和/或數(shù)字電路，例如用于提高或降低時(shí)鐘頻率的倍頻器或分頻器。第一和/或第二信號(hào)路徑42，44也可以包括模擬和/或數(shù)字濾波器，如圖6A中所示。圖6A示意性地示出了用于對(duì)模擬激勵(lì)信號(hào)STIM進(jìn)行濾波的第一信號(hào)路徑42中的第一濾波器61,所述模擬激勵(lì)信號(hào)例如由任意波形發(fā)生器提供的信號(hào)。該第一濾波器61引起對(duì)激勵(lì)信號(hào)STM的第一時(shí)間延遲Atfilt，lt)第二信號(hào)路徑44可以可選地包括用于對(duì) 轉(zhuǎn)換時(shí)鐘信號(hào)CLK進(jìn)行濾波的第二濾波器63 (例如可以包括比第一濾波器61小的延遲)。因此，經(jīng)濾波的模擬激勵(lì)信號(hào)STIM的抖動(dòng)可能落后于經(jīng)濾波的或者未經(jīng)濾波的轉(zhuǎn)換時(shí)鐘信號(hào)CLK的抖動(dòng)。這在第一濾波器61的延遲接近抖動(dòng)的調(diào)制周期的一半的情況下(假設(shè)抖動(dòng)是至少近似周期性的)可能會(huì)產(chǎn)生問題。此外，應(yīng)當(dāng)注意轉(zhuǎn)換時(shí)鐘信號(hào)通常包括比模擬激勵(lì)信號(hào)更高的頻率，使得用于對(duì)模擬激勵(lì)信號(hào)進(jìn)行濾波的濾波器(例如，第一濾波器61)通常包括比用于對(duì)轉(zhuǎn)換時(shí)鐘信號(hào)進(jìn)行濾波的(可選)濾波器更低的帶寬和更高的延遲。然而，已發(fā)現(xiàn)這種創(chuàng)新的概念還可應(yīng)用于真實(shí)世界的環(huán)境中，即使濾波器(例如第一濾波器61)被用于對(duì)模擬激勵(lì)信號(hào)進(jìn)行濾波。這是緣于如下事實(shí)，即抖動(dòng)的調(diào)制帶寬通常(在很多真實(shí)系統(tǒng)中)是幾兆赫茲級(jí)別的，使得抖動(dòng)的調(diào)制周期通常大于I微秒，而第一濾波器的延遲通常(在很多技術(shù)應(yīng)用中)遠(yuǎn)小于(例如至少小10倍或者小100倍)I微秒(或者更一般地是遠(yuǎn)小于抖動(dòng)的調(diào)制周期)。例如，在一些實(shí)施例中，模擬激勵(lì)信號(hào)和轉(zhuǎn)換時(shí)鐘信號(hào)的抖動(dòng)邊帶可以包括不超過IMHz或者不超過3MHz的帶寬，而第一濾波器的典型延遲可以是IOns或更小，在一些情況下甚至是Ins或更小。因此，重要的發(fā)現(xiàn)是通過從同一時(shí)鐘信號(hào)衍生出模擬激勵(lì)信號(hào)STIM和轉(zhuǎn)換時(shí)鐘信號(hào)CLK兩者而實(shí)現(xiàn)有效抖動(dòng)的減少的創(chuàng)新性概念可以被成功地使用，即使在存在用于對(duì)模擬激勵(lì)信號(hào)STIM進(jìn)行濾波的濾波器的情況下。因此，即使第一濾波器61包括延遲，如果第一濾波器的延遲遠(yuǎn)小于抖動(dòng)周期時(shí)間，第二濾波器63可以被省略，使得測(cè)試安排可以用相對(duì)較低的成本來設(shè)計(jì)。還發(fā)現(xiàn)如果第一濾波器的延遲時(shí)間是抖動(dòng)調(diào)制周期時(shí)間的一半的量級(jí)，則第一濾波器將僅對(duì)抖動(dòng)消除性能有非常不利的影響，因?yàn)榻?jīng)濾波的模擬激勵(lì)信號(hào)STIM的抖動(dòng)與經(jīng)濾波或未經(jīng)濾波的轉(zhuǎn)換時(shí)鐘信號(hào)CLK有180度的相位偏差，使得有效抖動(dòng)將更大。然而，在一些情況下，第一和第二濾波器的性能可以被適配。假設(shè)在第一和第二濾波器61，63之前和之后的信號(hào)路徑42，44的傳輸延遲是相等的,第一和第二濾波器61，63可以在ー些實(shí)施例中被分別配置為導(dǎo)致到相應(yīng)的信號(hào)STIM，CLK的基本相同的時(shí)間延遲。即，如果第一濾波器61(可以是低通濾波器)對(duì)激勵(lì)信號(hào)STM引入時(shí)間延遲A 則第二濾波器63 (可以是全通濾波器)向時(shí)鐘信號(hào)CLK引入相同的時(shí)間延遲，即Atfil^=AtfiltY標(biāo)號(hào)61和63也可以被用于其它數(shù)字或模擬電路元件，例如緩沖器-放大器、倍頻器和/或分頻器。在任何情況下，包括電路元件61，63的信號(hào)路徑42，44所引入的總體時(shí)間延遲可以被選擇為基本相等。這樣的實(shí)施例是有用的，即使在抖動(dòng)的調(diào)制周期具有與第一濾波器的延遲時(shí)間相同的量級(jí)的情況下亦是如此，因?yàn)槟M激勵(lì)信號(hào)STIM的抖動(dòng)和轉(zhuǎn)換時(shí)鐘信號(hào)CLK的抖動(dòng)之間的180度相位偏移(或者更一般的較大相位偏移)被避免了。
圖6B示出了由通過與第一信號(hào)轉(zhuǎn)換器41 (AWG或DAC)相同的轉(zhuǎn)換時(shí)鐘信號(hào)CLK驅(qū)動(dòng)的頻率或時(shí)鐘分頻器63生成的修改后的轉(zhuǎn)換時(shí)鐘信號(hào)CLK’。轉(zhuǎn)換時(shí)鐘信號(hào)CLK經(jīng)由時(shí)鐘合成模塊39 (例如PLL)與主時(shí)鐘發(fā)生器35所提供的廣泛分布的主時(shí)鐘相同歩。作為回報(bào)，這意味著轉(zhuǎn)換時(shí)鐘信號(hào)CLK和經(jīng)修改的轉(zhuǎn)換時(shí)鐘信號(hào)CLK’由同一測(cè)試卡上的相同時(shí)鐘合成模塊39生成。即，轉(zhuǎn)換時(shí)鐘信號(hào)CLK和經(jīng)修改的轉(zhuǎn)換時(shí)鐘信號(hào)CLK’屬于相同的時(shí)鐘域。當(dāng)?shù)谝恍盘?hào)轉(zhuǎn)換器41 (AWG或DAC)輸出具有定時(shí)偏移的樣本并且DUT所包括的第二信號(hào)轉(zhuǎn)換器(ADC或數(shù)字轉(zhuǎn)換器)43利用相同的定時(shí)偏移對(duì)激勵(lì)信號(hào)STIM進(jìn)行采樣時(shí)，將為正確的樣本索引分配正確的樣本值，因此正確的波形被重新構(gòu)建。對(duì)于用數(shù)字轉(zhuǎn)換器采樣的DUT中的DAC輸出信號(hào)而言是相同的情況。換言之，如果兩側(cè)的采樣或轉(zhuǎn)換時(shí)鐘的抖動(dòng)是相同的，則將不影響測(cè)試裝置的性能。這意味著與將中心時(shí)鐘分配給AWG或數(shù)字轉(zhuǎn)換器以及數(shù)字信道兩者且數(shù)字信道 進(jìn)而生成用于DUT的采樣時(shí)鐘的傳統(tǒng)ATE體系結(jié)構(gòu)(如圖3A和圖3B所示)相比，可以期待來自混合信號(hào)模塊的更高的性能，所述混合信號(hào)模塊將AWG / DAC的采樣或轉(zhuǎn)換時(shí)鐘轉(zhuǎn)發(fā)給待測(cè)試ADC并且/或者將待測(cè)試DAC的被轉(zhuǎn)發(fā)的采樣或轉(zhuǎn)換時(shí)鐘用于數(shù)字轉(zhuǎn)換器。根據(jù)本發(fā)明實(shí)施例(如圖7A和圖7B所示)的在測(cè)試裝置中轉(zhuǎn)發(fā)轉(zhuǎn)換時(shí)鐘信號(hào)的概念確保了激勵(lì)設(shè)備41和ADC或數(shù)字轉(zhuǎn)換器43的源同步操作，所述激勵(lì)設(shè)備41和ADC或數(shù)字轉(zhuǎn)換器43可以都分別作為待測(cè)試設(shè)備。從圖7A和圖7B中可以看出，第一信號(hào)轉(zhuǎn)換器41可以包括用于外部時(shí)鐘信號(hào)CLK6xt的輸入。在這種情況下，自動(dòng)測(cè)試器可以被配置為利用鎖相環(huán)(未示出)從外部時(shí)鐘信號(hào)CLKext得到用于第一信號(hào)轉(zhuǎn)換器41以及用于第二信號(hào)轉(zhuǎn)換器43的轉(zhuǎn)換時(shí)鐘信號(hào)CLK。在另ー種情況下，在第一信號(hào)轉(zhuǎn)換器41的輸入端的外部時(shí)鐘信號(hào)CLKext可以從第一信號(hào)轉(zhuǎn)換器41被路由到第二信號(hào)轉(zhuǎn)換器43以確保激勵(lì)信號(hào)STIM與在第一信號(hào)轉(zhuǎn)換器41處用于生成激勵(lì)信號(hào)ST頂?shù)耐獠繒r(shí)鐘信號(hào)CLKext之間的相對(duì)抖動(dòng)盡可能地小。這是盡可能遲地分出外部主時(shí)鐘信號(hào)CLKrait以得到低抖動(dòng)的極端情況。圖7C示出了由通過與第一信號(hào)轉(zhuǎn)換器41 (AffG或DAC)相同的轉(zhuǎn)換時(shí)鐘信號(hào)CLK驅(qū)動(dòng)的另一信號(hào)轉(zhuǎn)換器71 (AffG或DAC)生成的修改后的轉(zhuǎn)換時(shí)鐘信號(hào)CLK’。因而，另一信號(hào)轉(zhuǎn)換器71是與第一信號(hào)轉(zhuǎn)換器41 (AffG或DAC)相同類型的。轉(zhuǎn)換時(shí)鐘信號(hào)CLK經(jīng)由時(shí)鐘合成模塊39 (例如PLL)與主時(shí)鐘發(fā)生器35所提供的廣泛分布的主時(shí)鐘相同歩。作為回報(bào)，這意味著轉(zhuǎn)換時(shí)鐘信號(hào)CLK和經(jīng)修改的轉(zhuǎn)換時(shí)鐘信號(hào)CLK’由同一測(cè)試卡上的相同時(shí)鐘合成模塊39生成。即，轉(zhuǎn)換時(shí)鐘信號(hào)CLK和經(jīng)修改的轉(zhuǎn)換時(shí)鐘信號(hào)CLK’屬于相同的時(shí)鐘域。當(dāng)然，根據(jù)本發(fā)明的所提出的體系結(jié)構(gòu)的限制是測(cè)試或激勵(lì)信號(hào)STIM與被轉(zhuǎn)發(fā)的采樣或轉(zhuǎn)換時(shí)鐘信號(hào)CLK之間的傳輸延遲差值A(chǔ)t。當(dāng)激勵(lì)信號(hào)STM與采樣時(shí)鐘CLK之間有相當(dāng)大的延遲時(shí)，如下假設(shè)不再成立，該假設(shè)即以給定的定時(shí)偏移從第一信號(hào)轉(zhuǎn)換器41得到輸出的樣本在其以相同的定時(shí)偏移被第二信號(hào)轉(zhuǎn)換器43米樣時(shí)被分配給正確的米樣索引。很明顯，延遲越大，在樣本出現(xiàn)在ADC的輸入端的時(shí)刻與進(jìn)行采樣的時(shí)鐘信號(hào)CLK的相應(yīng)邊沿之間可能累積更多的抖動(dòng)。為了評(píng)估這個(gè)限制，進(jìn)行了考慮到可能的延遲的仿真。圖8中所示的仿真結(jié)果假設(shè)測(cè)試或激勵(lì)信號(hào)頻率fSTIM為IOOMHz，并且正弦抖動(dòng)為30ps且抖動(dòng)頻率fj為14MHz?？梢钥闯觯瑴y(cè)試或激勵(lì)信號(hào)STIM與被轉(zhuǎn)發(fā)的采樣時(shí)鐘CLK之間的延遲不應(yīng)當(dāng)大于Ins以不超過70dBc的SNR的要求。然而，傳輸延遲相差I(lǐng)ns意味著用FR4 (4級(jí)耐燃)PCB材料的O. 15米的傳輸線長(zhǎng)度。在這個(gè)范圍內(nèi)的信號(hào)路徑長(zhǎng)度匹配應(yīng)該是很容易實(shí)現(xiàn)的。將用于混合信號(hào)測(cè)試的ATE體系結(jié)構(gòu)變?yōu)槔帽晦D(zhuǎn)發(fā)的采樣或轉(zhuǎn)換時(shí)鐘CLK的源同步體系結(jié)構(gòu)的創(chuàng)新性提案看上去是有前景的。滿足當(dāng)今最新技術(shù)測(cè)試要求的成本和投入看上去比為傳統(tǒng)測(cè)試裝置提供低抖動(dòng)主時(shí)鐘的方案要少得多，所述主時(shí)鐘需要在不增加抖動(dòng)的情況下被分配給龐大且復(fù)雜的測(cè)試系統(tǒng)。在混合信號(hào)模塊中提供用于被轉(zhuǎn)發(fā)時(shí)鐘信號(hào)的附加彈簧針的問題對(duì)于如下產(chǎn)品而言似乎是合理的，所述產(chǎn)品的目標(biāo)在于以有競(jìng)爭(zhēng)力的價(jià)格水平又在高信道密度的限制下測(cè)試高速高性能轉(zhuǎn)換器。雖然已參考自動(dòng)測(cè)試裝置對(duì)本發(fā)明的一些方面進(jìn)行了描述，但是應(yīng)當(dāng)理解這些方面也作為對(duì)相應(yīng)的測(cè)試方法的描述，以使得自動(dòng)測(cè)試器的模塊或元件也被理解為本發(fā)明的測(cè)試方法的相應(yīng)步驟或者步驟的特征。因而，本發(fā)明的實(shí)施例還提供一種測(cè)試方法，該方法包括利用第一信號(hào)轉(zhuǎn)換器41中的轉(zhuǎn)換時(shí)鐘信號(hào)CLK將信號(hào)從數(shù)字信號(hào)域轉(zhuǎn)換到模擬信 號(hào)域以得到模擬激勵(lì)信號(hào)STIM ;將模擬激勵(lì)信號(hào)STIM經(jīng)由第一信號(hào)路徑42從第一信號(hào)轉(zhuǎn)換器41轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器43，所述第二信號(hào)轉(zhuǎn)換器被適配為將模擬激勵(lì)信號(hào)STIM從模擬信號(hào)域轉(zhuǎn)換回?cái)?shù)字信號(hào)域；以及將轉(zhuǎn)換時(shí)鐘信號(hào)CLK或由所述轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)CLK’經(jīng)由第一和所述第二信號(hào)轉(zhuǎn)換器之間的第二信號(hào)路徑44從第一信號(hào)轉(zhuǎn)換器41轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器43，以使得響應(yīng)于轉(zhuǎn)換時(shí)鐘信號(hào)CLK的時(shí)鐘周期的模擬激勵(lì)信號(hào)經(jīng)由第一信號(hào)路徑的傳輸延遲與所述時(shí)鐘周期的轉(zhuǎn)換時(shí)鐘信號(hào)經(jīng)由第二信號(hào)路徑的傳輸延遲之間的差值在預(yù)定的容限范圍內(nèi)，從而使得模擬激勵(lì)信號(hào)(STIM)與被轉(zhuǎn)發(fā)的轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)或者由該轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)之間的相對(duì)抖動(dòng)被保持為最小值。因此，已結(jié)合方法的步驟進(jìn)行描述的方面也作為對(duì)相應(yīng)裝置的相應(yīng)模塊或細(xì)節(jié)或特征的描述。根據(jù)情況，本發(fā)明的實(shí)施例可以用硬件或軟件來實(shí)現(xiàn)。這種實(shí)現(xiàn)可以在可以與可編程計(jì)算機(jī)系統(tǒng)合作的數(shù)字存儲(chǔ)介質(zhì)上完成，尤其是具有電可讀控制信號(hào)的磁盤、CD或DVD，使得相應(yīng)的方法被執(zhí)行?？偟貋碚f，本發(fā)明還包括具有存儲(chǔ)在機(jī)器可讀載體上的計(jì)算機(jī)程序代碼的計(jì)算機(jī)程序產(chǎn)品，所述計(jì)算機(jī)程序代碼用于當(dāng)計(jì)算機(jī)程序產(chǎn)品在計(jì)算機(jī)或微控制器上運(yùn)行時(shí)執(zhí)行本發(fā)明的方法。換言之，本發(fā)明可以被實(shí)現(xiàn)為具有程序代碼的計(jì)算機(jī)程序，所述程序代碼用于當(dāng)計(jì)算機(jī)程序在計(jì)算機(jī)或微控制器上運(yùn)行時(shí)執(zhí)行所述方法和測(cè)試。
權(quán)利要求
1.一種自動(dòng)測(cè)試器(40),包括 第一信號(hào)轉(zhuǎn)換器(41)，用于利用轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)將信號(hào)從數(shù)字信號(hào)域轉(zhuǎn)換到模擬信號(hào)域以獲得模擬激勵(lì)信號(hào)(STIM)； 第一信號(hào)路徑(42)，用于將所述模擬激勵(lì)信號(hào)(STIM)從所述第一信號(hào)轉(zhuǎn)換器(41)轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器(43)，所述第二信號(hào)轉(zhuǎn)換器被適配為將所述模擬激勵(lì)信號(hào)(STIM)從所述模擬信號(hào)域轉(zhuǎn)換回所述數(shù)字信號(hào)域；以及 第二信號(hào)路徑(44)，用于將所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)或由所述轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)(CLK’)從所述第一信號(hào)轉(zhuǎn)換器(41)轉(zhuǎn)發(fā)到所述第二信號(hào)轉(zhuǎn)換器(43)， 以使得響應(yīng)于所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)的時(shí)鐘周期的模擬激勵(lì)信號(hào)(SHM)經(jīng)由所述第一信號(hào)路徑(42)的傳輸延遲與所述時(shí)鐘周期的所述轉(zhuǎn)換時(shí)鐘信號(hào)經(jīng)由所述第二信號(hào)路徑(44)的傳輸延遲之間的差值(At)在預(yù)定的容限范圍內(nèi)。
2.根據(jù)權(quán)利要求I所述的混合信號(hào)測(cè)試器，其中所述模擬激勵(lì)信號(hào)(STIM)經(jīng)由所述第一信號(hào)路徑(42)的傳輸延遲與所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)經(jīng)由所述第二信號(hào)路徑(44)的傳輸延遲之間的差值(At)小于所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)的一個(gè)時(shí)鐘周期的持續(xù)時(shí)間(Tey。)。
3.根據(jù)權(quán)利要求I或2所述的混合信號(hào)測(cè)試器，其中所述模擬激勵(lì)信號(hào)(SHM)經(jīng)由所述第一信號(hào)路徑(42)的傳輸延遲與所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)經(jīng)由所述第二信號(hào)路徑(44)的傳輸延遲之間的比值在O. 999到I. 001的范圍內(nèi)。
4.根據(jù)前述權(quán)利要求中的一個(gè)權(quán)利要求所述的混合信號(hào)測(cè)試器，其中所述模擬激勵(lì)信號(hào)(SHM)經(jīng)由所述第一信號(hào)路徑(42)的傳輸延遲與所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)經(jīng)由所述第ニ信號(hào)路徑(44)的傳輸延遲之間的差值(At)小于(2 · 10_7°dB/2°)バπ · fSTIM)，其中fSTIM是所述模擬激勵(lì)信號(hào)(STIM)的頻率。
5.根據(jù)前述權(quán)利要求中的一個(gè)權(quán)利要求所述的混合信號(hào)測(cè)試器，還包括 用于生成由所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)得到的另ー時(shí)鐘信號(hào)(CLK’)的裝置(63;71)，其中用于生成所述另ー時(shí)鐘信號(hào)(CLK’)的裝置(63;71)和所述第一信號(hào)轉(zhuǎn)換器都以所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)為時(shí)鐘，并且其中所述第二信號(hào)路徑(44)被適配為將所述另ー時(shí)鐘信號(hào)(CLK’)轉(zhuǎn)發(fā)給所述第二信號(hào)轉(zhuǎn)換器(43)。
6.根據(jù)前述權(quán)利要求中的一個(gè)權(quán)利要求所述的混合信號(hào)測(cè)試器，其中所述第一信號(hào)路徑(42)包括用于對(duì)所述模擬激勵(lì)信號(hào)(STIM)濾波的第一濾波器(61)，其中所述第一濾波器(61)造成對(duì)所述模擬激勵(lì)信號(hào)的第一時(shí)間延遲(Atfiui),并且其中所述第二信號(hào)路徑(44)包括用于對(duì)所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)濾波的第二濾波器(63)，其中所述第二濾波器實(shí)質(zhì)上造成對(duì)所述轉(zhuǎn)換時(shí)鐘信號(hào)的第一時(shí)間延遲。
7.根據(jù)權(quán)利要求6所述的混合信號(hào)測(cè)試器，其中所述第一濾波器(61)是低通濾波器并且其中所述第二濾波器(63)是全通濾波器。
8.根據(jù)前述權(quán)利要求中的一個(gè)權(quán)利要求所述的混合信號(hào)測(cè)試器，包括用于外部時(shí)鐘信號(hào)(CLKrart)的輸入，其中所述混合信號(hào)測(cè)試器被配置為利用鎖相環(huán)由所述外部時(shí)鐘信號(hào)得到用于所述第一信號(hào)轉(zhuǎn)換器(41)的所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)。
9.根據(jù)前述權(quán)利要求中的一個(gè)權(quán)利要求所述的混合信號(hào)測(cè)試器，其中所述第一或第二信號(hào)路徑(42;44)是模擬信道或混合信號(hào)信道。
10.根據(jù)前述權(quán)利要求中的一個(gè)權(quán)利要求所述的混合信號(hào)測(cè)試器，其中所述第一和第ニ信號(hào)路徑(42;44)具有相等的路徑長(zhǎng)度。
11.根據(jù)前述權(quán)利要求中的一個(gè)權(quán)利要求所述的混合信號(hào)測(cè)試器，其中所述第一和所述第二信號(hào)路徑(42;44)被配置為直接將所述模擬激勵(lì)信號(hào)(STIM)和所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)或由所述轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)從所述第一信號(hào)轉(zhuǎn)換器(41)轉(zhuǎn)發(fā)到所述第二信號(hào)轉(zhuǎn)換器(43)。
12.—種自動(dòng)測(cè)試系統(tǒng),包括 第一信號(hào)轉(zhuǎn)換器(41)，用于利用轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)將信號(hào)從數(shù)字信號(hào)域轉(zhuǎn)換到模擬信號(hào)域以獲得模擬激勵(lì)信號(hào)(STIM)； 第二信號(hào)轉(zhuǎn)換器(43)，所述第二信號(hào)轉(zhuǎn)換器被適配為將所述模擬激勵(lì)信號(hào)(STIM)從所述模擬信號(hào)域轉(zhuǎn)換回所述數(shù)字信號(hào)域； 在所述第一和所述第二信號(hào)轉(zhuǎn)換器(41 ;43)之間的第一信號(hào)路徑(42)，用于將所述模 擬激勵(lì)信號(hào)(STIM)從所述第一信號(hào)轉(zhuǎn)換器(41)轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器(43);以及 在所述第一和所述第二信號(hào)轉(zhuǎn)換器(41 ;43)之間的第二信號(hào)路徑(44)，用于將所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)或由所述轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)(CLK’)從所述第一信號(hào)轉(zhuǎn)換器(41)轉(zhuǎn)發(fā)到所述第二信號(hào)轉(zhuǎn)換器(43 )， 其中所述第一或所述第二信號(hào)路徑(42;44)被配置以使得響應(yīng)于所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)的時(shí)鐘周期的模擬激勵(lì)信號(hào)經(jīng)由所述第一信號(hào)路徑(42)的傳輸延遲與所述時(shí)鐘周期的所述轉(zhuǎn)換時(shí)鐘信號(hào)經(jīng)由所述第二信號(hào)路徑(44)的傳輸延遲之間的差值(At)在預(yù)定的容限范圍內(nèi)。
13.根據(jù)權(quán)利要求12所述的自動(dòng)測(cè)試系統(tǒng)，其中所述第一信號(hào)轉(zhuǎn)換器(41)包括數(shù)模轉(zhuǎn)換器，該數(shù)模轉(zhuǎn)換器用于在所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)的每個(gè)時(shí)鐘周期中將信號(hào)從所述數(shù)字域轉(zhuǎn)換到所述模擬域以得到作為所述激勵(lì)信號(hào)(STIM)的模擬正弦信號(hào)，并且其中所述第二信號(hào)轉(zhuǎn)換器(43)包括模數(shù)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器用于在所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)或由所述轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)(CLK’ )的每個(gè)時(shí)鐘周期中將所述激勵(lì)信號(hào)(STIM)從所述模擬域轉(zhuǎn)換回所述數(shù)字域。
14.根據(jù)權(quán)利要求12或13中的一個(gè)權(quán)利要求所述的自動(dòng)測(cè)試系統(tǒng)，其中所述第一信號(hào)轉(zhuǎn)換器(41)是待測(cè)試設(shè)備。
15.根據(jù)權(quán)利要求12或13中的一個(gè)權(quán)利要求所述的自動(dòng)測(cè)試系統(tǒng)，其中所述第二信號(hào)轉(zhuǎn)換器(43)是待測(cè)試設(shè)備。
16.—種混合信號(hào)測(cè)試方法,該方法包括 利用第一信號(hào)轉(zhuǎn)換器(41)中的轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)將信號(hào)從數(shù)字信號(hào)域轉(zhuǎn)換到模擬信號(hào)域以得到模擬激勵(lì)信號(hào)(STIM)； 將所述模擬激勵(lì)信號(hào)(SHM)經(jīng)由所述第一和第二信號(hào)轉(zhuǎn)換器(41;43)之間的第一信號(hào)路徑(42)從所述第一信號(hào)轉(zhuǎn)換器(41)轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器(43)，所述第二信號(hào)轉(zhuǎn)換器被適配為將所述模擬激勵(lì)信號(hào)(STIM)從所述模擬信號(hào)域轉(zhuǎn)換回所述數(shù)字信號(hào)域；以及將所述轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)或由所述轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)(CLK’)經(jīng)由所述第一和所述第二信號(hào)轉(zhuǎn)換器(41;43)之間的第二信號(hào)路徑從所述第一信號(hào)轉(zhuǎn)換器(41)轉(zhuǎn)發(fā)到所述第二信號(hào)轉(zhuǎn)換器(43)， 以使得響應(yīng)于所述轉(zhuǎn)換時(shí)鐘信號(hào)的時(shí)鐘周期的模擬激勵(lì)信號(hào)經(jīng)由所述第一信號(hào)路徑的傳輸延遲與所述時(shí)鐘周期的所述轉(zhuǎn)換時(shí)鐘信號(hào)經(jīng)由所述第二信號(hào)路徑的傳輸延遲之間的差值在預(yù)定的容限范圍內(nèi)。
17.一種計(jì)算機(jī)程序，用于當(dāng)所述計(jì)算機(jī)程序在計(jì)算機(jī)或微控制器上運(yùn)行時(shí)，執(zhí)行根據(jù)權(quán)利要求16所述的方法。
全文摘要
本發(fā)明公開了在自動(dòng)測(cè)試器(40)中，包括第一信號(hào)轉(zhuǎn)換器(41)，用于利用轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)將信號(hào)從數(shù)字信號(hào)域轉(zhuǎn)換到模擬信號(hào)域以獲得模擬激勵(lì)信號(hào)(STIM)；第一信號(hào)路徑(42)，用于將模擬激勵(lì)信號(hào)(STIM)從第一信號(hào)轉(zhuǎn)換器(41)轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器(43)，所述第二信號(hào)轉(zhuǎn)換器被適配為將模擬激勵(lì)信號(hào)(STIM)從模擬信號(hào)域轉(zhuǎn)換回?cái)?shù)字信號(hào)域；以及第二信號(hào)路徑(44)，用于將轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)或由轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)從第一信號(hào)轉(zhuǎn)換器(41)轉(zhuǎn)發(fā)到第二信號(hào)轉(zhuǎn)換器(43)，以使得響應(yīng)于轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)的時(shí)鐘周期的模擬激勵(lì)信號(hào)(STIM)經(jīng)由第一信號(hào)路徑(42)的傳輸延遲與所述時(shí)鐘周期的轉(zhuǎn)換時(shí)鐘信號(hào)經(jīng)由第二信號(hào)路徑(44)的傳輸延遲之間的差值(Δt)在預(yù)定的容限范圍內(nèi)，從而使得模擬激勵(lì)信號(hào)(STIM)與被轉(zhuǎn)發(fā)的轉(zhuǎn)換時(shí)鐘信號(hào)(CLK)或者由該轉(zhuǎn)換時(shí)鐘信號(hào)得到的信號(hào)之間的相對(duì)抖動(dòng)被保持為最小值。
文檔編號(hào)G01R31/00GK102859880SQ201080066079
公開日2013年1月2日 申請(qǐng)日期2010年4月9日 優(yōu)先權(quán)日2010年4月9日
發(fā)明者伯恩德·拉奎 申請(qǐng)人:愛德萬測(cè)試(新加坡)私人有限公司