專利名稱：半導體壓力傳感器的制作方法
技術領域：
本發(fā)明涉及半導體壓力傳感器。
背景技術：
現有的壓力傳感器用半導體基板是按照以下步驟制造的。首先，在包括單晶硅基板的第一半導體基板的一面?zhèn)刃纬深A定厚度的氧化膜，去除氧化膜的一部分，來形成孔方向與氧化膜的厚度方向一致的貫通孔。接著，在第一半導體基板形成具有與貫通孔的內周面成為一個面的內周面的凹部。接著，將包括單晶硅基板的第二半導體基板以覆蓋露出在氧化膜的表面的貫通孔的方式通過氧化膜與第一半導體基板相接合。另外，減薄第二半導體基板的厚度，在與凹部相對的第二半導體基板的部位形成膜片，而且，通過在膜片的表面形成應變檢測元件，從而制造現有的壓力傳感器用半導體基板(例如，參照專利文獻1)?，F有技術文獻[專利文獻]專利文獻1 日本專利第4214567號說明書

發(fā)明內容
在現有的壓力傳感器用半導體基板中，形成于第一半導體基板的凹部的開口邊緣部的位置、與形成于氧化膜的貫通孔的邊緣部的位置一致。此處，氧化膜中產生有殘留應力，但是因對氧化膜作用的殘留應力而引起的應力的大小在貫通孔的邊緣部是不連續(xù)的。 另外，若從外部向膜片施加壓力，膜片彎曲，則在凹部的開口邊緣部產生大的應力。如現有的壓力傳感器用半導體基板那樣，若凹部的開口邊緣部的位置與貫通孔的邊緣部的位置一致，則在膜片彎曲時膜片中產生的應力會與以貫通孔的邊緣部為邊界而成為不連續(xù)的應力相重疊。因此，在從外部向膜片施加壓力時的膜片的破壞耐壓顯著下降。本發(fā)明是為了解決上述問題而完成的，其目的在于提供一種半導體壓力傳感器， 該半導體壓力傳感器能夠提高膜片的破壞耐壓。本發(fā)明的半導體壓力傳感器包括第一半導體基板，該第一半導體基板形成有在厚度方向上的一個表面開口的凹部；第二半導體基板，該第二半導體基板配置為與第一半導體基板的一個表面相對；以及第一絕緣膜，該第一絕緣膜介于第一半導體基板和第二半導體基板之間，形成有連通凹部與第二半導體基板之間的貫通孔，若從與貫通孔及凹部的開口相對的一側來看，貫通孔的邊緣部的至少一部分位于凹部的開口邊緣部的內側。根據本發(fā)明的半導體壓力傳感器，從與形成于第一絕緣膜的貫通孔及形成于第一半導體基板的凹部的開口相對的一側來看，貫通孔的邊緣部的至少一部分位于凹部的開口邊緣部的內側。由此，由于凹部的開口邊緣部與貫通孔的邊緣部分開配置，因此在第二半導體基板彎曲時在第二半導體基板中產生的應力，與以貫通孔的邊緣部為邊界而成為不連續(xù)的應力不重疊，能夠提高在從外部向與凹部相對的第二半導體基板的部位施加壓力時的第二半導體基板的破壞耐壓。


圖1是本發(fā)明的實施方式1的半導體壓力傳感器的剖視圖。圖2是說明本發(fā)明的實施方式1的半導體壓力傳感器的制造方法的準備工序的圖。圖3是說明本發(fā)明的實施方式1的半導體壓力傳感器的制造方法的絕緣膜、凹部形成工序的圖。圖4是說明本發(fā)明的實施方式1的半導體壓力傳感器的制造方法的基板連結工序的圖。圖5是說明本發(fā)明的實施方式1的半導體壓力傳感器的制造方法的膜片形成工序的圖。圖6是說明本發(fā)明的實施方式1的半導體壓力傳感器的制造方法的應變檢測元件形成、后處理工序的圖。圖7是本發(fā)明的實施方式1的半導體壓力傳感器的主要部分放大剖視圖。圖8是表示本發(fā)明的實施方式1的半導體壓力傳感器的破壞耐壓和(第一氧化硅膜的延伸量)/(第一氧化硅膜的厚度)的關系的圖。圖9是本發(fā)明的實施方式2的半導體壓力傳感器的剖視圖。圖10是本發(fā)明的實施方式3的半導體壓力傳感器的剖視圖。圖11是說明本發(fā)明的實施方式3的半導體壓力傳感器的連結基板氧化處理工序的圖。圖12是說明本發(fā)明的實施方式3的半導體壓力傳感器的制造方法的膜片形成工序的圖。圖13是說明本發(fā)明的實施方式3的半導體壓力傳感器的制造方法的應變檢測元件形成、后處理工序的圖。圖14是本發(fā)明的實施方式4的半導體壓力傳感器的剖視圖。圖15是說明本發(fā)明的實施方式4的半導體壓力傳感器的制造方法的絕緣膜、凹部形成工序的圖。圖16是說明本發(fā)明的實施方式4的半導體壓力傳感器的制造方法的氧化膜選擇去除工序的圖。圖17是說明本發(fā)明的實施方式4的半導體壓力傳感器的制造方法的基板連結工序的圖。圖18是說明本發(fā)明的實施方式4的半導體壓力傳感器的制造方法的膜片形成工序的圖。圖19是說明本發(fā)明的實施方式4的半導體壓力傳感器的制造方法的應變檢測元件形成、后處理工序的圖。圖20是本發(fā)明的實施方式5的半導體壓力傳感器的剖視圖。圖21是本發(fā)明的實施方式6的半導體壓力傳感器的剖視圖。圖22是本發(fā)明的實施方式7的帶半導體壓力傳感器的內燃機裝置的框結構圖。
4
標號說明IA IF半導體壓力傳感器2 凹部3第一半導體基板4第二半導體基板5貫通孔6第一氧化硅膜(第一絕緣膜)15第二氧化硅膜(第二絕緣膜)
16第三氧化硅膜(第三絕緣膜)18第四氧化硅膜(第三絕緣膜)17限位器25內燃機26進氣通路
具體實施例方式以下，參照附圖，說明用于實施本發(fā)明的最佳方式。實施方式1圖1是本發(fā)明的實施方式1的半導體壓力傳感器的剖視圖。在圖1中，半導體壓力傳感器IA包括第一半導體基板3，該第一半導體基板3形成有在厚度方向上的一個表面開口的凹部2 ；第二半導體基板4，該第二半導體基板4配置為一個表面朝向與凹部2相反一側，另一個表面朝向凹部2 ；作為第一絕緣膜的第一氧化硅膜6，該作為第一絕緣膜的第一氧化硅膜6介于第一半導體基板3和第二半導體基板4之間，形成有連通凹部2和第二半導體基板4的貫通孔5 ；以及應變檢測元件7，該應變檢測元件7設置于第二半導體基板4的一個表面?zhèn)取Ａ硗?，盡管未圖示，半導體壓力傳感器IA包括用于向應變檢測元件7供電、將應變檢測元件7輸出的電信號取出到外部的布線、電極；以及用于保護上述布線、電極的保護膜等。各第一半導體基板3和第二半導體基板4使用單晶硅基板，將如上述那樣在單晶硅基板之間包括氧化硅膜的結構一般稱為SOI (Silicon OnInsulator 絕緣體上硅結構)。對于凹部2，以使其在深度方向上與第一半導體基板3的厚度方向一致的方式形成，將其與深度方向正交的截面的外形制作為正方形。另外，第一氧化硅膜6的厚度方向與第一半導體基板3及第二半導體基板4的厚度方向一致，貫通孔5的孔方向與第一氧化硅膜6的厚度方向一致。然后，從與貫通孔5及凹部2的開口相對的一側來看，貫通孔5的邊緣部的全部區(qū)域位于凹部2的開口邊緣部的內側，貫通孔5與凹部2的開口邊緣部之間的距離成為預定值。即，第一氧化硅膜6從凹部2的開口邊緣部延伸出預定的長度。另外，基準壓力室8是由構成凹部2和貫通孔5的壁面、及覆蓋了貫通孔5的開口的第二半導體基板4的壁面所包圍的空間形成。另外，與凹部2相對的第二半導體基板4 的區(qū)域構成膜片9。即，將第二半導體基板4內的膜片9與其他區(qū)域的邊界由與凹部2的開口邊緣部相對的第二半導體基板4的框來定義。此外，膜片9的外周邊緣部的一部分隔著第一氧化硅膜6與凹部2相對。另外，應變檢測元件7在朝向與凹部2相反一側的膜片9的一個表面相互分開而形成有多個。若從外部向膜片9施加壓力，則膜片9彎曲，主要是膜片9的邊界側的部位產生變形。應變檢測元件7具有以下結構即，包括根據膜片9的變形量而電阻發(fā)生變化的電阻元件，輸出對應于電阻的變化的電信號。S卩，膜片9由于根據基準壓力室8與外部的壓力的壓差而彎曲，因此半導體壓力傳感器IA檢測出對應于施加到膜片9的一個表面(與凹部2相反一側的面)的壓力與基準壓力室8的壓差的壓力。此外，在基準壓力室8內的壓力為真空的情況下，可測定施加到膜片9的壓力作為絕對壓力。根據采用上述結構的半導體壓力傳感器1A，從與貫通孔5及凹部2的開口相對的一側來看，貫通孔5的邊緣部的全部區(qū)域位于凹部2的開口邊緣部的內側。此處，在第一氧化硅膜6中產生殘留應力，因第一氧化硅膜6的殘留應力而引起的應力的大小在貫通孔5 的邊緣部是不連續(xù)變化的。在半導體壓力傳感器IA中，由于凹部2的開口邊緣部和貫通孔 5的邊緣部分開配置，因此，在因從外部施加到膜片9的壓力與基準壓力室8內的壓力之差而引起膜片9彎曲時在膜片9中產生的應力，與以貫通孔5的邊緣部為邊界而成為不連續(xù)產生的第一氧化硅膜6的應力不重疊。由此，由于能抑制向膜片9的局部應力集中，膜片9 的破壞耐壓增大，因此，對于膜片9的損壞能防范于未然。接著，說明半導體壓力傳感器IA的制造方法。圖2是說明本發(fā)明的實施方式1的半導體壓力傳感器的制造方法的準備工序的圖，圖3是說明本發(fā)明的實施方式1的半導體壓力傳感器的制造方法的絕緣膜、凹部形成工序的圖，圖4是說明本發(fā)明的實施方式1的半導體壓力傳感器的制造方法的基板連結工序的圖，圖5是說明本發(fā)明的實施方式1的半導體壓力傳感器的制造方法的膜片形成工序的圖，圖6是說明本發(fā)明的實施方式1的半導體壓力傳感器的制造方法的應變檢測元件形成、 后處理工序的圖。在準備工序中，如圖2所示，準備第一半導體基底材料基板10及第二半導體基底材料基板11。第一半導體基底材料基板10及第二半導體基底材料基板11是面方向為100的單晶硅基板。第一半導體基底材料基板10的導電類型及電阻率沒有特別的限定，例如最好第一半導體基底材料基板10具有P型導電類型、且具有1 10 Ω · cm左右的電阻率。作為第二半導體基底材料基板11，最好其導電類型為N型，具有1 10Ω · cm左右的電阻率。在絕緣膜、凹部形成工序中，如圖3所示，利用熱氧化法使第一半導體基底材料基板10的表面氧化。由此，第一半導體基底材料基板10成為包括第一半導體基板3、和在第一半導體基板3的表面的全部區(qū)域構成的第一氧化硅膜6的半導體/絕緣膜基板12。第一氧化硅膜6的厚度優(yōu)選為0. 1 μ m以上，更優(yōu)選為0. 2 3. 0 μ m。通過將第一氧化硅膜6 的厚度設為0. 2 3. 0 μ m，從而水分更易被第一氧化硅膜6的表面吸收。接著，利用照相制版技術和等離子刻蝕技術去除在第一半導體基板3的厚度方向上的一個表面?zhèn)鹊牡谝谎趸枘?的預定部位，形成具有正方形的內部形狀的貫通孔5。而且，通過貫通孔5向第一半導體基板3實施刻蝕，在第一半導體基板3的一個表面形成開口的凹部2。為了形成凹部2，采用所謂的波希法(Bosch Process)，該波希法是通過交替將全氟環(huán)丁烷氣體和六氟化硫氣體導入刻蝕對象區(qū)域，從而可進行對第一半導體基板3的厚度方向上的刻蝕。通過調整第一半導體基板3的刻蝕條件，從而可使凹部2的內部形狀的一邊比第一氧化硅膜6的貫通孔5的一邊要大1 5 μ m左右。此外，為了形成凹部2，并不限于采用波希法，也能采用利用氫氧化鉀、氫氧化四甲銨等堿性液的濕法刻蝕。在基板連結工序中，如圖4所示，第二半導體基底材料基板11以覆蓋貫通孔5、通過第一氧化硅膜6與第一半導體基板3相對的方式，利用以下說明的直接接合法，來連結半導體/絕緣膜基板12和第二半導體基底材料基板11。在半導體/絕緣膜基板12和第二半導體基底材料基板11的連結操作中，首先，以容積比4 1的比例來混合98 %的濃度的硫酸和30 %的濃度的過氧化氫水，準備加熱至 130°C的混合溶液，利用該混合溶液對半導體/絕緣膜基板12實施大約10分鐘洗凈處理， 之后，用純水洗凈。由此，使半導體/絕緣膜基板12的表面親水化。接著，在室溫下，以使第二半導體基底材料基板11覆蓋貫通孔5的方式使半導體 /絕緣膜基板12和第二半導體基底材料基板11相互緊貼進行預固定。半導體/絕緣膜基板12和第二半導體基底材料基板11的預固定可以在大氣壓 真空的壓力環(huán)境下進行，但在將后續(xù)工序中形成的基準壓力室8設為真空的情況下，最好在真空中進行預固定。然而，對預固定后的半導體/絕緣膜基板12和第二半導體基底材料基板11實施退火處理，使半導體/絕緣膜基板12和第二半導體基底材料基板11接合。由此，由凹部2 和貫通孔5的壁面、及覆蓋了貫通孔5的開口的第二半導體基底材料基板11的壁面所包圍的空間形成基準壓力室8。為使半導體/絕緣膜基板12和第二半導體基底材料基板11牢固地接合，退火的條件是最好在1000 1200°C的溫度范圍內進行，另外，處理時間優(yōu)選為2小時以上，更優(yōu)選為6小時以上。另外，為了進行半導體/絕緣膜基板12和第二半導體基底材料基板11的表面氧化，最好是在導入氧氣、水蒸氣的環(huán)境下進行退火處理。此外，圖示中省略了利用退火處理形成的氧化膜。在膜片形成工序中，如圖5所示，使用磨削、化學機械研磨等技術使第二半導體基底材料基板11減薄至預定的厚度。第二半導體基板4由減薄厚度后的第二半導體基底材料基板11構成。另外，膜片9由與凹部2的開口相對的第二半導體基板4的區(qū)域形成。由于第二半導體基底材料基板11的磨削、研磨是在大氣壓環(huán)境下進行的，因此， 在基準壓力室8為真空的情況下，第二半導體基底材料基板11的厚度越薄，則成為膜片9 的形成對象的第二半導體基底材料基板11的部位(以下，設為膜片形成區(qū)域)越彎曲，所形成的膜片9的厚度可能具有偏差。膜片9的減薄厚度的界限是由該膜片9的厚度的偏差、膜片9的彎曲量決定的。膜片9的厚度的偏差及膜片9的彎曲量最好為Iym以下。盡管也取決于半導體壓力傳感器 IA測定的壓力范圍，但是例如在將半導體壓力傳感器IA用于測定0 1個大氣壓的壓力的范圍的情況下，若膜片9的外部形狀是一邊為500 μ m的正方形，厚度為20 μ m,則能使膜片 9的厚度的偏差、彎曲量為1 μ m以下。在應變檢測元件形成后處理工序中，首先，如圖6所示那樣，如以下說明那樣將應變檢測元件7形成在膜片9的預定的位置。例如，最好通過將硼等P型的雜質注入N型的第二半導體基板4并使其擴散，來將應變檢測元件7形成在第二半導體基板4上。此外，由于用可見光凹部2是不可見的，因此不易判別膜片9的邊界。因此，將包含IOOOnm以上的波長的白色光照射到第一半導體基板3、第一氧化硅膜6、及第二半導體基板4，利用紅外線攝像機拍攝透射過的光或反射的光，從而能夠確認膜片9的邊界。由此，能夠將應變檢測元件7形成在膜片9的中央部、或在當從外部向膜片9施加的壓力作用于使膜片9彎曲的方向時的變形量最大的膜片9的外周邊緣部側的區(qū)域的正確的位置。然后，雖未圖示，在形成用于向應變檢測元件7供電、將從應變檢測元件7輸出的電信號取出到外部的布線、電極、及用于保護上述布線、電極的保護膜等之后，將形成一體化的第一半導體基板3、第一氧化硅膜6、及第二半導體基板4切割為預定的形狀。而且，根據需要去除第一半導體基板3的另一個表面?zhèn)鹊牡谝谎趸枘?，從而半導體壓力傳感器 IA的制造結束。由于通過實驗確認了采用上述結構的半導體壓力傳感器IA的效果，因此以下對其內容進行具體說明。圖7是本發(fā)明的實施方式1的半導體壓力傳感器的主要部分放大剖視圖，圖8是表示本發(fā)明的實施方式1的半導體壓力傳感器的破壞耐壓和(第一氧化硅膜的延伸量)/ (第一氧化硅膜的厚度)的關系的圖。如圖7所示，將半導體壓力傳感器IA的凹部2的開口邊緣部起到第一氧化硅膜6 的貫通孔5的邊緣部的距離、換言之將從凹部2的開口邊緣部起的第一氧化硅膜6的延伸量設為X，將第一氧化硅膜6的厚度設為T。另外，盡管未圖示，但準備了以下說明的比較用半導體壓力傳感器。作為比較用半導體壓力傳感器，準備了 從與貫通孔5及凹部2的開口相對的一側來看，貫通孔5的邊緣部與凹部2的開口邊緣部一致的半導體壓力傳感器，及貫通孔5的邊緣部位于凹部2的開口邊緣部的外側的半導體壓力傳感器。為了方便說明，以下，將從比較用半導體壓力傳感器的凹部2的開口邊緣部起到貫通孔5的邊緣部的距離設為-X。然后，將X/T作為參數，測定了半導體壓力傳感器IA及比較用半導體壓力傳感器的膜片9的破壞耐壓。準備了 X/F為0、約-20、及-40的比較用半導體壓力傳感器，準備了 X/F為20、40、 60、80、及100的半導體壓力傳感器1A。破壞耐壓根據膜片9的尺寸和厚度、及第一氧化硅膜6的厚度而變化。此外，所謂膜片9的尺寸，是指與膜片9的厚度方向垂直的截面的外部形狀的尺寸。對于各半導體壓力傳感器，都按照各X/T的值來準備多個不同條件的膜片9的尺寸和厚度、及第一氧化硅膜6的厚度。此時，對于各半導體壓力傳感器，都使用膜片9的外部形狀的一邊在200 2000 μ m的范圍內、膜片9的厚度在5 50 μ m的范圍內、第一氧化硅膜6的厚度T在0. 1 5. 0 μ m的范圍內的半導體壓力傳感器。破壞耐壓的測定結果如圖8所示。在圖8中，由各半導體壓力傳感器測定的破壞耐壓的值示出了將以X/T為0的比較用半導體壓力傳感器的破壞耐壓的值進行標準化之后的值作為相對值。此外，以 圖示出以X/T為相同值的多個半導體壓力傳感器測定的破壞耐壓的值的平均值。X/T為0的比較用半導體壓力傳感器的破壞耐壓最小，半導體壓力傳感器IA及比較用半導體壓力傳感器都隨著X/T的絕對值的增大而破壞耐壓連續(xù)地增大。然后，X/T為0 的比較用半導體壓力傳感器的破壞耐壓的值為半導體壓力傳感器IA的膜片9的破壞耐壓的最大值的大致一半的值。與X/T = 0的比較用半導體壓力傳感器的破壞耐壓進行比較，半導體壓力傳感器 IA的破壞耐壓在X/T的值成為15左右時成為1. 5倍，在X/T = 50附近達到兩倍。另外，若 X/T超過50，則伴隨著X/T的增大，半導體壓力傳感器IA的破壞耐壓的增加趨向飽和。之所以半導體壓力傳感器IA的破壞耐壓與X/T的值無關而比X/T為0的比較用半導體壓力傳感器的破壞耐壓要大，可以認為是由于在從外部向膜片9施加壓力而膜片9 彎曲時在膜片9中所產生的應力、與以貫通孔5的邊緣部為邊界而成為不連續(xù)那樣產生的第一氧化硅膜6的應力不重疊。然后，在X/T為50以上時，與X/T的值無關而測定出大致一定的破壞耐壓，這可以認為是由于大幅抑制了向膜片9的局部的應力集中，因此在測定結果中表現了在避免了向膜片9的局部的應力集中的條件下原本可發(fā)揮的膜片9的破壞耐壓的值。另外，之所以隨著半導體壓力傳感器IA的X/T接近0而破壞耐壓降低，可以認為是由于貫通孔5的邊緣部、在和與凹部2的開口邊緣部相對的膜片9的外邊緣部一致時，在從外部向膜片9施加壓力時產生的應力最容易集中到膜片9的邊界側的部位。另一方面，即使是X/T < 0的比較用半導體壓力傳感器，但若與X/T = 0的比較用半導體壓力傳感器相比，膜片9的破壞耐壓也增大。然而，若假定第一半導體基板3及第二半導體基板4的外部形狀為一定，則X/T的絕對值越是大于0，則第一半導體基板3及第二半導體基板4的隔著第一氧化硅膜6的接合面積越減少。因此，從確保第一半導體基板3及第二半導體基板4之間的隔著第一氧化硅膜6的接合強度、即確?；鶞蕢毫κ?的氣密性的觀點，最好不使X/T < 0。另外，在確保第一半導體基板3及第二半導體基板4之間的一定的接合面積的情況下，由于第一半導體基板3及第二半導體基板4的外部形狀尺寸變大，因此仍然最好不使 X/T < 0。若對上述進行總結，通過使X/T > 0，從而能獲得不減少第一半導體基板3及第二半導體基板4之間的接合面積、而提高膜片9的破壞耐壓的效果。另外，在X/T > 50的區(qū)域中，隨著X/T的增大而增大的膜片9的破壞耐壓飽和。另外，在X/T > 50的情況下，在絕緣膜、凹部形成工序中的刻蝕時間需要較長時間，難以將第一氧化硅膜6形成為所希望的尺寸。因此，最好將半導體壓力傳感器IA的X/T設定在0 < X/T < 50的范圍。此外，在本實施方式1中，從與貫通孔5及凹部2的開口相對的一側來看，貫通孔5 的邊緣部的所有區(qū)域位于凹部2的開口邊緣部的內側，對貫通孔5的邊緣部全部區(qū)域位于
9從凹部2的開口邊緣部起分開預定的距離X的位置的情況進行了說明，但只要貫通孔5的邊緣部的至少一部分位于凹部2的開口邊緣部的內側，則能獲得提高膜片9的破壞耐壓的效果。另外，對第一半導體基板3及第二半導體基板4為單晶硅基板的情況進行了說明， 但第一半導體基板3及第二半導體基板4并不限于單晶硅基板，也可以使用碳化硅基板等。 另外，對第一絕緣膜為第一氧化硅膜6的情況進行了說明，但并不限于第一氧化硅膜6，也可以使用碳化硅絕緣膜等。另外，對膜片9的截面形狀及貫通孔5的內部形狀為正方形的情況進行了說明，但是即使是圓形等其他形狀，也能獲得與上述相同的效果。實施方式2圖9是本發(fā)明的實施方式2的半導體壓力傳感器的剖視圖。此外，在圖9中，對于與上述實施方式1相同或相當的部分附加相同標號，省略其說明。在圖9中，半導體壓力傳感器IB將作為第二絕緣膜的第二氧化硅膜15設置在第二半導體基板4的凹部側的面，上述作為第二絕緣膜的第二氧化硅膜15覆蓋第二半導體基板4和形成于第一氧化硅膜6的貫通孔5。即，第二氧化硅膜15以配置在膜片9和凹部2 之間的方式設置在第二半導體基板4的第一氧化硅膜6 —側的面。半導體壓力傳感器IB的其他結構與半導體壓力傳感器IA相同。以下說明半導體壓力傳感器IB的制造方法。半導體壓力傳感器IB的制造方法與半導體壓力傳感器IA的制造方法的不同之處在于，在實施基板連結工序之前，實施第二半導體基底材料基板氧化工序。第二半導體基底材料基板氧化工序是以在第二半導體基底材料基板11的表面的全部領域形成第二氧化硅膜15的方式對第二半導體基底材料基板11進行氧化處理。以下，為了說明方便，將進行了氧化處理的第二半導體基底材料基板11作為第二半導體基底材料基板11進行說明。在基板連結工序中，以使第二半導體基底材料基板11的一個表面?zhèn)认蛑c第一氧化硅膜6相反一側、第二半導體基底材料基板11的另一個表面配置在第一氧化硅膜6 — 側上的方式，來配置形成有第二氧化硅膜15的第二半導體基底材料基板11。由此，以覆蓋第一氧化硅膜6的貫通孔5的方式設置第二氧化硅膜15。以下，按照與半導體壓力傳感器IA的制造方法相同的步驟，能夠制造半導體壓力傳感器IB。根據實施方式2，第二氧化硅膜15以配置在膜片9和凹部2之間的方式設置在第二半導體基板4的第一半導體基板3 —側的面。第二氧化硅膜15也與第一氧化硅膜6相同地產生有殘留應力，由于以第一氧化硅膜6與第二氧化硅膜15相接的方式進行配置，因此，能大幅降低因第一氧化硅膜6的殘留應力引起的應力在貫通孔5的邊緣部的不連續(xù)性。 由于能大幅減輕在貫通孔5的邊緣部的應力的不連續(xù)性，因此在膜片9因從外部向膜片9 施加的應力與基準壓力室8內的壓力之差而彎曲時，能將產生在膜片9中的應力抑制為僅因膜片9的彎曲而引起的應力。由此，能進一步提高膜片9的破壞耐壓。此外，在實施方式2中，對第二絕緣膜為第二氧化硅膜15的情況進行了說明，但并不限于第二氧化硅膜15，也可以使用碳化硅絕緣膜等。實施方式3圖10是本發(fā)明的實施方式3的半導體壓力傳感器的剖視圖。此外，在圖10中，對于與上述實施方式1相同或相當的部分附加相同標號，省略其說明。在圖10中，半導體壓力傳感器IC的作為第三絕緣膜的第三氧化硅膜16形成于基準壓力室8的表面，換言之，形成于構成凹部2和貫通孔5的壁面、及覆蓋貫通孔5的開口的第二半導體基板4的壁面的全部區(qū)域。半導體壓力傳感器IC的其他結構與半導體壓力傳感器IA相同。根據采用上述結構的半導體壓力傳感器1C，在構成凹部2和貫通孔5的壁面、及覆蓋貫通孔5的開口的第二半導體基板4的壁面的全部區(qū)域形成第三氧化硅膜16。通過將第三氧化硅膜16形成于凹部2的表面層，從而在向膜片9施加壓力時，應力集中的區(qū)域從隔著第一氧化硅膜6的第一半導體基板3及第二半導體基板4的接合界面偏移。此處，對于隔著第一氧化硅膜6的第一半導體基板3及第二半導體基板4的接合界面，因第一半導體基板3及第二半導體基板4的硅的晶格常數不匹配而產生殘留應力。在上述這樣的第一半導體基板3和第二半導體基板4的接合界面，若因向膜片9施加壓力而引起較大的應力集中，則可能產生于第二半導體基板4的裂紋會向膜片9推進，與膜片9的破壞相關。在半導體壓力傳感器IC中，在向膜片9施加壓力時，由于應力集中的區(qū)域從隔著第一氧化硅膜6的第一半導體基板3及第二半導體基板4的接合界面偏移，因此能防止產生于第二半導體基板的裂紋推進，防止膜片9被破壞。即，能提高膜片9的破壞耐壓。以下說明半導體壓力傳感器IC的制造方法。圖11是說明本發(fā)明的實施方式3的半導體壓力傳感器的連結基板氧化處理工序的圖，圖12是說明本發(fā)明的實施方式3的半導體壓力傳感器的制造方法的膜片形成工序的圖，圖13是說明本發(fā)明的實施方式3的半導體壓力傳感器的制造方法的應變檢測元件形成、后處理工序的圖。此外，在圖11 圖13中，對于與上述實施方式1相同或相當的部分附加相同標號，省略其說明。半導體壓力傳感器IC的制造方法包括準備工序、絕緣膜·凹部形成工序、基板連結工序、連結基板氧化處理工序、膜片形成工序、及應變檢測元件形成·后處理工序。準備工序、及絕緣膜 凹部形成工序與半導體壓力傳感器IA的制造方法的準備工序、及絕緣膜·凹部形成工序相同。在基板連結工序中，在預固定半導體/絕緣膜基板12 和第二半導體基底材料基板11之間，預先將半導體/絕緣膜基板12配置在含有水蒸氣的環(huán)境下，使凹部2的內壁面含有水分。在接下來進行的連結基板氧化處理工序中，如圖11所示，在高溫下對半導體/絕緣膜基板12和第二半導體基底材料基板11進行退火處理。由此，利用凹部2的內壁面所含有的水分，使凹部2和貫通孔5的壁面、及覆蓋貫通孔5的開口的第二半導體基板4的壁面氧化，來形成第三氧化硅膜16，在第三氧化硅膜16的內側所構成的空間成為基準壓力室 8。
以下，如圖12及圖13所示，與半導體壓力傳感器IA的制造方法相同，通過實施膜片形成工序、及應變檢測元件形成·后處理工序，從而能夠獲得半導體壓力傳感器1C。此處，也可以考慮在基板連結工序前，預先在半導體/絕緣膜基板12的凹部2及貫通孔5的內壁面構成相當于第三氧化硅膜16的氧化膜。然而，若預先在凹部2的表面形成氧化膜，則可能會產生以下情況即，因氧化膜中產生的應力而在第一半導體基板3中產生變形量，或因在凹部2的開口邊緣部附近的第一半導體基板3的應力不均勻、而在第一半導體基板3和第二半導體基板4之間產生接合不良。另外，利用退火處理，在使第二半導體基底材料基板11和在凹部2形成有氧化膜的半導體/絕緣膜基板12進行接合時，在半導體/絕緣膜基板12的凹部2 —側的端部附近的部位、和與該部位相對的第二半導體基底材料基板11的部位的氧化膜的生長速度不同。 因而，半導體/絕緣膜基板12的凹部2 —側的端部附近的部位隆起，第二半導體基底材料基板11僅與該部分接觸，而不與半導體/絕緣膜基板12的其他的表面接觸，可能會導致發(fā)生半導體/絕緣膜基板12和第二半導體基底材料基板11的接合不良。根據半導體壓力傳感器IC的制造方法，由于預先固定半導體/絕緣膜基板12和第二半導體基底材料基板11，之后形成第三氧化硅膜16，因此，能夠避免該問題。實施方式4圖14是本發(fā)明的實施方式4的半導體壓力傳感器的剖視圖。此外，在圖14中，對于與上述實施方式1相同或相當的部分附加相同標號，省略其說明。在圖14中，與半導體壓力傳感器IA的不同之處在于，半導體壓力傳感器ID具有與第一半導體基板3形成為一體、設置于基準壓力室8內的限位器17。限位器17突出設置在與膜片9的中心相對的凹部2的底部。此處，將半導體壓力傳感器ID測定的壓力的范圍設為Pl P2。然后，在半導體壓力傳感器ID的周圍的氣壓為Pl時，在限位器17的突出端和膜片9之間形成預定的間隙，且在半導體壓力傳感器ID的周圍的氣壓為P2、膜片9彎曲時，限位器17的突出端不與膜片9接觸且盡量與膜片9接近。根據采用以上結構的半導體壓力傳感器1D，在以比測定壓力的范圍的最大值P2 要大的預定的壓力(外力)使膜片9彎曲預定量時，限位器17與膜片9相抵接。由此，即使從外部向膜片9施加未預期到的過大壓力時，膜片9彎曲比預定量要大的量，但是由于受限位器17的限制，也能夠盡力防止膜片9被破壞。接著，說明半導體壓力傳感器ID的制造方法。圖15是說明本發(fā)明的實施方式4的半導體壓力傳感器的制造方法的絕緣膜·凹部形成工序的圖，圖16是說明本發(fā)明的實施方式4的半導體壓力傳感器的制造方法的氧化膜選擇去除工序的圖，圖17是說明本發(fā)明的實施方式4的半導體壓力傳感器的制造方法的基板連結工序的圖，圖18是說明本發(fā)明的實施方式4的半導體壓力傳感器的制造方法的膜片形成工序的圖，圖19是說明本發(fā)明的實施方式4的半導體壓力傳感器的制造方法的應變檢測元件形成·后處理工序的圖。此外，在圖15 圖19中，對于與上述實施方式1相同或相當的部分附加相同標號，省略其說明。
半導體壓力傳感器ID的制造方法包括準備工序、絕緣膜·凹部形成工序、基板連結工序、膜片形成工序、及應變檢測元件形成·后處理工序。準備工序與半導體壓力傳感器IA的制造方法的準備工序相同。在絕緣膜·凹部形成工序中，利用與半導體壓力傳感器IA相同的方法，在第一氧化硅膜6形成貫通孔5，但如圖15所示，呈島狀地殘留有位于形成貫通孔5的區(qū)域的中央的第一氧化硅膜6的預定部位。接著，隔著貫通孔5對第一半導體基板3實施刻蝕，形成凹部 2。由此，在凹部2內形成有限位器17，該限位器17突出設置于凹部2的底部，在突出端具有第三氧化硅膜16的一部分。在氧化膜選擇去除工序中，如圖16所示，利用干法刻蝕等選擇性地去除僅形成于限位器17的突出端的第三氧化硅膜16的部位。此外，也可使用離子銑削等方法選擇性地去除形成于限位器的突出端的第三氧化硅膜16的部位。此時，不僅去除第三氧化硅膜16，還從限位器17的突出端朝向底端去除預定的區(qū)域。另外，使限位器17的突出端面形成為粗面。在接下來進行的基板連結工序中，如圖17所示，與半導體壓力傳感器IA的制造方法的基板連結工序相同，以第二半導體基底材料基板11覆蓋貫通孔5、隔著第一氧化硅膜6 與第一半導體基板3相對的方式來預固定半導體/絕緣膜基板12和第二半導體基底材料基板11。此時，在限位器17的突出端和第二半導體基底材料基板11之間形成有預定的間隙。以下，如圖18及圖19所示，與半導體壓力傳感器IA的制造方法相同，通過實施膜片形成工序、及應變檢測元件形成·后處理工序，從而半導體壓力傳感器ID的制造結束。根據以上的半導體壓力傳感器ID的制造方法，在膜片形成工序中，如上所述，通過對第二半導體基底材料基板11進行磨削、化學機械研磨等來減薄厚度，并形成膜片9。例如，在基準壓力室8為真空的情況下，隨著第二半導體基底材料基板11減薄厚度，第二半導體基底材料基板11的膜片形成區(qū)域彎曲。在將所形成的膜片9用于微小的壓力檢測用的情況下，需要使膜片9的厚度特別薄。因此，在未設置限位器17的情況下，若第二半導體基底材料基板11的厚度接近所希望的膜片9的厚度，則因磨削時的負荷，第二半導體基底材料基板11的膜片形成區(qū)域發(fā)生較大的彎曲。由此，所形成的膜片9的厚度可能具有較大的偏差。另外，在向膜片9施加超過預期的過大的壓力時，若不對膜片9的位移進行限制，則膜片9可能發(fā)生較大彎曲而破壞。另外，如半導體壓力傳感器ID的制造方法那樣，通過在膜片形成工序之前設置限位器17，從而即使在第二半導體基底材料基板11進行磨削時、第二半導體基底材料基板11 的膜片形成區(qū)域發(fā)生較大的彎曲，也能與限位器17抵接從而防止較大的彎曲。由此，能夠抑制所形成的膜片9的厚度的偏差。而且，即使向膜片9施加過大的壓力，由于也能抑制膜片9的彎曲，因此，能夠防止膜片9被破壞。另外，通過使限位器17的突出端面形成為粗面，從而在半導體壓力傳感器ID完成后，在膜片9與限位器17相抵接時，能夠防止限位器17與膜片9緊貼而不能分離。此外，根據本實施方式4，對所形成的限位器17的數量為一個的情況進行了說明， 但是所形成的限位器17的數量不限于一個，根據膜片9的尺寸、厚度等，來適當地設定限位器17的形成數及限位器17在基準壓力室8內的配置位置，從而也有時能夠抑制在膜片形成工序中的膜片9的厚度的偏差，或者能夠提高破壞耐壓。實施方式5.圖20是本發(fā)明的實施方式5的半導體壓力傳感器的剖視圖。此外，在圖20中，對于與上述實施方式3相同或相當的部分附加相同標號，省略其說明。在圖20中，半導體壓力傳感器IE在包含限位器17的表面的基準壓力室8的表面的所有區(qū)域中包括作為第三絕緣膜的第四氧化硅膜18。其他結構與半導體壓力傳感器IC 的結構相同。此外，半導體壓力傳感器IE的制造方法是在半導體壓力傳感器ID的制造方法中， 在基板連結工序和膜片形成工序之間追加與半導體壓力傳感器IC的制造方法的連結基板氧化處理工序相同的工序而構成的。根據采用上述結構的半導體壓力傳感器1E，能根據第一氧化硅膜6的厚度進一步減小由第四氧化硅膜18覆蓋的限位器17的前端和膜片9之間的間隙。此處，對于半導體壓力傳感器1E，在被施加所測定的壓力范圍的最大值P2的環(huán)境下而膜片9彎曲時，膜片9不太會從貫通孔5向凹部2的底部側突出。對于半導體壓力傳感器1E，即使在施加壓力范圍的最大值P2的環(huán)境下而膜片9彎曲時，通過將限位器17的突出端插入貫通孔5內，而使其不與膜片9接觸，從而能夠獲得以下的效果。S卩，在膜片形成工序中，由于能夠進一步抑制對第二半導體基底材料基板11進行磨削時的膜片形成區(qū)域的彎曲，因此能夠進一步減小膜片9的厚度的偏差。另外，在膜片9 因從外部被按壓過大的壓力而彎曲時，由于能夠進一步防止膜片9發(fā)生較大的彎曲，因此能夠進一步提高破壞耐壓。實施方式6.圖21是本發(fā)明的實施方式6的半導體壓力傳感器的剖視圖。此外，在圖21中，對于與上述實施方式1相同或相當的部分附加相同標號，省略其說明。在圖21中，半導體壓力傳感器IF形成有連通凹部2的底部和第一半導體基板3 的另一個表面的連通孔20。其他結構與半導體壓力傳感器IA的結構相同。接著，說明半導體壓力傳感器IF的制造方法。半導體壓力傳感器IF的制造方法與第一半導體壓力傳感器IA的制造方法的不同之處在于，在絕緣膜·凹部形成工序之后，追加有連通孔形成工序。在連通孔形成工序中，利用照相制版技術和等離子刻蝕技術去除半導體/絕緣膜基板12的另一個表面?zhèn)鹊牡谝谎趸枘?，與絕緣膜 凹部形成工序的凹部形成方法相同， 利用波希法形成連通凹部2的底部與第一半導體基板3的另一個面的連通孔20。由于通過使用波希法來形成連通孔20，從而能使連通孔20的孔方向與第一半導體基板3的厚度方向一致來對第一半導體基板3進行刻蝕，因此能夠減小連通孔20的開口，能夠確保利用例如芯片焊接材料將第一半導體基板3的另一表面固定于外殼等用的區(qū)域。采用以上結構的半導體壓力傳感器IF構成測定第一半導體基板3 —側的壓力、和第二半導體基板4 一側的壓力之差的壓差傳感器。即，例如在所劃分的兩個空間中，配置膜片9使其露出到一個空間，配置連通孔20的開口使其露出到另一個空間，從而可將半導體壓力傳感器IF用作為能夠測定所劃分的空間的壓力差的壓差傳感器。實施方式7.圖22是本發(fā)明的實施方式7的帶半導體壓力傳感器的內燃機裝置的框結構圖。在圖22中，帶半導體壓力傳感器的內燃機裝置M包括內燃機25，該內燃機25包括進氣通路沈及排氣路徑27 ；以及半導體壓力傳感器1A，該半導體壓力傳感器IA安裝于內燃機25，可測定內燃機25的進氣通路沈的壓力。即，將半導體壓力傳感器IA的膜片9的一個表面配置于進氣通路沈內。在內燃機25中，進氣通路沈的壓力的測定范圍大多數情況下最高為5個大氣壓左右，若發(fā)生回火，則進氣通路沈內的壓力異常增大。因此，膜片9要求有相對于進氣通路沈的壓力的測定范圍的5倍到10倍以上的破壞耐壓。 對于半導體壓力傳感器1A，膜片9的破壞耐壓提高，通過將膜片9的厚度增厚到一定程度，從而能夠將半導體壓力傳感器IA用作為內燃機25的進氣通路沈內的壓力測定。
此外，在本實施方式7中，對將半導體壓力傳感器IA安裝在內燃機25、來構成帶半導體壓力傳感器的內燃機裝置M的情況進行了說明，但是也可以安裝半導體壓力傳感器 IB IF中的任一個，來代替半導體壓力傳感器1A。
1權利要求
1.一種半導體壓力傳感器，其特征在于，包括第一半導體基板，該第一半導體基板形成有開口在厚度方向的一個表面上的凹部； 第二半導體基板，該第二半導體基板配置為與第一半導體基板的一個表面相對；以及第一絕緣膜，該第一絕緣膜介于所述第一半導體基板和所述第二半導體基板之間，形成有連通所述凹部與所述第二半導體基板之間的貫通孔，若從與所述貫通孔及所述凹部的開口相對的一側來看，所述貫通孔的邊緣部的至少一部分位于所述凹部的開口邊緣部的內側。
2.如權利要求1所述的半導體壓力傳感器，其特征在于，所述貫通孔的邊緣部的全部區(qū)域位于所述凹部的開口邊緣部的內側。
3.如權利要求2所述的半導體壓力傳感器，其特征在于，所述貫通孔的邊緣部的全部區(qū)域位于從所述凹部的開口邊緣部起分開預定的距離X 的位置，在將所述第一絕緣膜的厚度設為τ時，滿足0 < X/T < 50。
4.如權利要求1至3的任一項所述的半導體壓力傳感器，其特征在于，在所述第二半導體基板和所述第一絕緣膜之間，具有覆蓋所述貫通孔的開口的第二絕緣膜。
5.如權利要求1至3的任一項所述的半導體壓力傳感器，其特征在于，在構成所述凹部和所述貫通孔的壁面、及覆蓋所述貫通孔的開口的所述第二半導體基板的壁面的所有區(qū)域形成有第三絕緣膜。
6.如權利要求1至3的任一項所述的半導體壓力傳感器，其特征在于，在由構成所述凹部和所述貫通孔的壁面、及覆蓋所述貫通孔的開口的所述第二半導體基板的壁面所包圍的空間中，設置有限位器，在施加使得與所述凹部相對的所述第二半導體基板的部位向著所述凹部側彎曲預定量以上的外力時，該限位器與所述第二半導體基板相抵接來限制所述第二半導體基板的彎曲。
7.如權利要求1至3的任一項所述的半導體壓力傳感器，其特征在于，在所述第一半導體基板形成連通所述凹部與所述第一半導體基板的另一表面的連通孔。
8.如權利要求1至3的任一項所述的半導體壓力傳感器，其特征在于，在與所述凹部相對的所述第二半導體基板的部位構成為可檢測出與從所述凹部相反一側施加的壓力相對應的壓力值，將施加所述壓力的所述第二半導體基板的表面配置在內燃機的進氣通路內。
全文摘要
本發(fā)明的目的在于獲得一種能夠提高膜片的破壞耐壓的半導體壓力傳感器。包括第一半導體基板(3)，該第一半導體基板(3)形成有在厚度方向上的一個表面開口的凹部(2)；第二半導體基板(4)，該第二半導體基板(4)配置為與第一半導體基板(3)的一個表面相對；以及第一氧化硅膜(6)，該第一氧化硅膜(6)介于第一半導體基板(3)和第二半導體基板(4)之間，形成有連通凹部(2)與第二半導體基板(4)之間的貫通孔(5)，若從與貫通孔(5)及凹部(2)的開口相對的一側來看，貫通孔(5)的邊緣部的至少一部分位于凹部(2)的開口邊緣部的內側。
文檔編號G01L9/04GK102243125SQ20111000849
公開日2011年11月16日 申請日期2011年1月6日 優(yōu)先權日2010年5月13日
發(fā)明者出尾晉一, 吉川英治 申請人:三菱電機株式會社