專利名稱：智能探針卡架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試晶片上集成電路(IC)時(shí)所使用的測(cè)試系統(tǒng)的探針卡結(jié)構(gòu)。 更具體地講，本發(fā)明涉及一種具有智能單板特征的探針卡結(jié)構(gòu)，該結(jié)構(gòu)能使探針卡分配一 條從測(cè)試系統(tǒng)控制器到多個(gè)測(cè)試探針的單通道從而連接到晶片上的IC。
背景技術(shù)：
當(dāng)測(cè)試晶片上的IC時(shí)，同時(shí)測(cè)試盡可能多的器件在成本方面是有利的，這會(huì)減少 每個(gè)晶片所用的測(cè)試時(shí)間。測(cè)試系統(tǒng)控制器不斷改進(jìn)，以便增大通道的數(shù)目和可以同時(shí)測(cè) 試的器件的數(shù)目。然而，測(cè)試系統(tǒng)控制器的測(cè)試通道不斷增多對(duì)于該測(cè)試系統(tǒng)而言是一個(gè) 顯著的成本因素，因?yàn)樘结樋ň哂袕?fù)雜的路由線路以用來容納多個(gè)平行的測(cè)試通道。因此， 期望能提供一種整體的探針卡架構(gòu)，它可以在不要求增多測(cè)試系統(tǒng)控制器通道且不增大探 針卡路由復(fù)雜性的情況下增大測(cè)試并行性。在測(cè)試系統(tǒng)控制器資源有限的情況下，在探針卡中將來自測(cè)試系統(tǒng)控制器的一個(gè) 信號(hào)扇出到多個(gè)傳輸線路可能是值得期望的，因?yàn)橐粋€(gè)新測(cè)試系統(tǒng)控制器的成本通常會(huì)超 過探針卡路由復(fù)雜性所增加的成本。測(cè)試系統(tǒng)控制器所具有的資源能夠測(cè)試晶片上固定數(shù) 目的待測(cè)器件(DUT)。隨著技術(shù)的進(jìn)步，單個(gè)晶片上可制造出更多的DUT。為了省去新增測(cè) 試系統(tǒng)控制器的成本，要么測(cè)試系統(tǒng)對(duì)晶片執(zhí)行多次測(cè)試，要么在探針卡中將通常提供給 單個(gè)DUT的測(cè)試信號(hào)扇出到多個(gè)DUT。對(duì)于測(cè)試中的炙燒而言后一種做法更值得嘗試，其中 在晶片的加熱期間探針卡對(duì)晶片的多次測(cè)試有時(shí)候是不好實(shí)現(xiàn)的。此外，對(duì)晶片作更少次 數(shù)的測(cè)試減小了破壞晶片的可能性，并且更少次數(shù)的測(cè)試限制了測(cè)試系統(tǒng)中探針的磨損， 其中替換探針可能很貴。然而，在測(cè)試系統(tǒng)控制器和DUT之間的探針卡中扇出多個(gè)測(cè)試信號(hào)不僅會(huì)增大 系統(tǒng)的復(fù)雜性，還會(huì)導(dǎo)致測(cè)試結(jié)構(gòu)不精確。為了更好地確保測(cè)試不出故障，可以在探針卡 上增設(shè)一些電路，以便使扇出線路之一出現(xiàn)故障時(shí)其影響達(dá)到最小。對(duì)于具有探針卡扇出 的測(cè)試系統(tǒng)而言，扇出線路上所連接的組件中若出現(xiàn)故障，則會(huì)使所扇出的多個(gè)測(cè)試系統(tǒng) 通道上全部器件所用的測(cè)試信號(hào)嚴(yán)重衰減。申請(qǐng)?zhí)枮?，603，323且標(biāo)題為“Closed-Grid Bus Architecture For WaferInterconnect Structure，，的美國(guó)專禾丨J描述了一禾中角軍決方 案，該方案通過在通道線路分支點(diǎn)和探針之間設(shè)置隔離電阻器來減小出故障的組件所引起 的衰減，該專利引用在此作為參考。申請(qǐng)?zhí)枮?0/693，133且標(biāo)題為“Isolation Buffers WithControlled Equal Time Delays”的美國(guó)專利中提供了另一種解決方案，該方案描述了 一種在通道線路分支點(diǎn)和探針之間使用了隔離緩沖器的系統(tǒng)，其中所包括的電路可確保每 一個(gè)隔離緩沖器都提供相同的延遲。然而，如在本發(fā)明的產(chǎn)生過程中所認(rèn)識(shí)到的那樣，所增 加的電路會(huì)對(duì)測(cè)試帶來不利的影響，可能會(huì)出現(xiàn)其它問題。
因?yàn)闇y(cè)試系統(tǒng)控制器系統(tǒng)的成本使人期望它們可以用很久，所以期望探針卡還能 夠具有擴(kuò)展的測(cè)試系統(tǒng)功能，以便增加舊測(cè)試系統(tǒng)的使用壽命。探針卡充當(dāng)測(cè)試系統(tǒng)控制 器和晶片之間的接口，它通常比測(cè)試系統(tǒng)控制器要便宜許多并且其替換周期往往因探針卡 上探針的磨損而比測(cè)試系統(tǒng)控制器短許多。圖1示出了用探針卡測(cè)試半導(dǎo)體晶片上多個(gè)DUT的測(cè)試系統(tǒng)的方框圖。該測(cè)試系 統(tǒng)包括通過通信線纜6連接到測(cè)試頭8的測(cè)試系統(tǒng)控制器4或通用計(jì)算機(jī)。該測(cè)試系統(tǒng)還 包括探測(cè)器10，探測(cè)器10由用于安裝待測(cè)晶片14的工作臺(tái)12構(gòu)成，該工作臺(tái)12是可移動(dòng) 的以便用探針卡18上的探針16來接觸晶片14。該探測(cè)器10包括探針卡18，探針卡18支 撐用來接觸晶片14上所形成的多個(gè)DUT的探針16。在該測(cè)試系統(tǒng)中，測(cè)試數(shù)據(jù)由測(cè)試系統(tǒng)控制器4產(chǎn)生，并且通過通信線纜6、測(cè)試 頭8、探針卡18、探針16最終傳輸?shù)骄?4上的多個(gè)DUT。然后，測(cè)試結(jié)果從晶片上的多 個(gè)DUT中往回通過探針卡18到達(dá)測(cè)試頭8，以便往回傳輸?shù)綔y(cè)試系統(tǒng)控制器4。一旦測(cè)試 完成，該晶片就被切成多個(gè)分離的DUT。測(cè)試系統(tǒng)控制器4所提供的測(cè)試數(shù)據(jù)被分到線纜6中所設(shè)置的多個(gè)單獨(dú)的測(cè)試通 道并且在測(cè)試頭8中被分離，這樣每一個(gè)通道連接到一個(gè)單獨(dú)的探針。由柔性線纜連接器 M將測(cè)試頭8中的多個(gè)通道鏈接到探針卡18。然后，探針卡18將每一個(gè)通道鏈接到一個(gè) 單獨(dú)的探針16。圖2示出了典型的探針卡18中各組件的橫截面圖。探針卡18被配置成為直接接 觸晶片的彈簧探針16提供電通路和機(jī)械支撐。通過印刷電路板(PCB) 30、中介層32和空間 轉(zhuǎn)換器34，提供了探針卡電通路。通過通常連接在PCB30外圍的柔性線纜連接器M，提供了 來自測(cè)試頭8的測(cè)試數(shù)據(jù)。在PCB30中，通道傳輸線路40將來自連接器M的信號(hào)水平地 分配到PCB30上的多個(gè)接觸焊點(diǎn)，以便與空間轉(zhuǎn)換器34上多個(gè)焊點(diǎn)的路由節(jié)距相匹配。中 介層32包括基片42，基片42在其兩側(cè)面上有彈簧探針電觸頭44。中介層32使PCB30上 多個(gè)單獨(dú)的焊點(diǎn)電連接到空間轉(zhuǎn)換器34上用于形成基板柵格陣列(LGA)的多個(gè)焊點(diǎn)?？?間轉(zhuǎn)換器34的基片45中的多條路徑46分配(或“空間轉(zhuǎn)換”)從LGA到彈簧探針16(這 些探針按某一陣列配置)的多個(gè)連接?？臻g轉(zhuǎn)換器基片45通常由多層陶瓷或有機(jī)基層壓 物構(gòu)成。帶有嵌入式電路、探針和LGA的空間轉(zhuǎn)換器基片45被稱為探測(cè)頭。背板50、托架(探測(cè)頭托架)52、支架(探測(cè)頭加勁支架)54、板彈簧56和調(diào)平銷 62為各電子組件提供了機(jī)械支撐。背板50被置于PCB30的一側(cè)之上，而托架52被置于另 一側(cè)之上并且通過螺絲59附著于其上。板彈簧56通過螺絲58附著于托架52上。板彈簧 56延伸到以可移動(dòng)的方式將支架M固定到托架52的內(nèi)壁以里。然后，支架M包括水平 延長(zhǎng)部分60，用于將空間轉(zhuǎn)換器34支撐在其內(nèi)壁以里。支架M圍繞著探測(cè)頭并對(duì)托架52 保持一個(gè)精密的公差，使得橫向移動(dòng)很有限。調(diào)平銷62完成對(duì)電子元件的機(jī)械支撐，并且提供空間轉(zhuǎn)換器34的調(diào)平。調(diào)節(jié)調(diào) 平銷62，使得黃銅球66與空間轉(zhuǎn)換器34有點(diǎn)接觸。球體66接觸空間轉(zhuǎn)換器34的LGA的 外圍，以保持與電子元件的隔離。通過使用前進(jìn)式螺絲或調(diào)平銷62來精確調(diào)節(jié)這些球體， 可實(shí)現(xiàn)使基片調(diào)成水平。穿過背板50和PCB30中的多個(gè)支持物，旋入調(diào)平銷62。調(diào)平銷螺 絲62的移動(dòng)由板彈簧56頂著，所以使球體66保持與空間轉(zhuǎn)換器34的接觸。圖3示出了圖2所示探針卡各組件的分解裝配圖。圖3示出了用兩個(gè)螺絲59連接背板50、PCB 30和托架52的情況。設(shè)置了四個(gè)穿過背板50和PCB 30的調(diào)平螺絲62， 用來接觸在空間轉(zhuǎn)換器基片34的角落附近的四個(gè)球體66。支架M直接置于空間轉(zhuǎn)換器基 片34上，支架M安裝在托架52內(nèi)部。板彈簧56通過螺絲58附著于托架52上。示出兩 個(gè)螺絲58用作參照，其它螺絲(未示出)置于整個(gè)外圍，用來附著多個(gè)板彈簧。圖4示出了 PCB 30相反一側(cè)的透視圖，它示出了連接器M排列在其四周的情況。 在圖3中，PCB 30的連接器M面朝下，所以未示出。在典型的探針卡中，連接器M (通常 是零插拔力(ZIF)連接器)提供了位于探針卡外圍的柔性線纜連接，并且被配置成與測(cè)試 頭上常以相同方式排列的那些連接器配對(duì)。盡管所示的是ZIF連接器，但是也可以使用其 它連接器類型，比如彈簧針、非ZIF柔性線纜連接器、導(dǎo)電性彈性體突塊、模壓而成的彈簧 元件等。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，探針卡具有許多單板特征，能夠?qū)⒁粋€(gè)測(cè)試通道信號(hào)扇出到多個(gè) DUT,同時(shí)限制了扇出對(duì)測(cè)試結(jié)果造成非預(yù)期的效果。這些單板探針卡特征還能夠增強(qiáng)測(cè)試 系統(tǒng)控制器的功能，有效地延長(zhǎng)一些測(cè)試系統(tǒng)控制器的壽命，在無需購(gòu)買更現(xiàn)代的測(cè)試系 統(tǒng)控制器的情況下提供更先進(jìn)的功能。根據(jù)本發(fā)明的探針卡能夠在測(cè)試不受影響的情況下 實(shí)現(xiàn)重要的扇出，這樣探針卡可以與有限通道測(cè)試系統(tǒng)控制器一起使用，對(duì)晶片實(shí)施“一次 測(cè)試型”測(cè)試，“一次測(cè)試”在測(cè)試炙燒期間是特別令人期望的。探針卡的單板特征包括下列中的一個(gè)或多個(gè)(a) DUT信號(hào)隔離，這是通過將電阻 器與每一個(gè)DUT輸入串行放置而設(shè)置成的，從而隔離了出故障的DUT，在上文提到的美國(guó)專 利6，603，323中對(duì)此有過描述；(b)DUT電源隔離，這是由與每一個(gè)DUT電源引腳串聯(lián)的開 關(guān)、限流器或調(diào)節(jié)器來提供的，以便隔離來自出故障的DUT的電源供給，從而允許單個(gè)測(cè)試 系統(tǒng)控制器電源給多個(gè)DUT供能；(c)自測(cè)，這是通過使用單板微控制器或FPGA和相關(guān)的 多路復(fù)用器和D/A轉(zhuǎn)換器而提供的，對(duì)于扇出的測(cè)試系統(tǒng)控制器資源而言有必要進(jìn)行單板 自測(cè)，因?yàn)闇y(cè)試系統(tǒng)控制器整體性檢查可能不再有效；(d)層疊的或垂直定向的子卡，它們 被設(shè)置在各測(cè)試系統(tǒng)控制器連接處之間，這些連接處在探針卡的PCB上形成了輪廓區(qū)域， 這些層疊的子卡用來容納根據(jù)本發(fā)明所使用的其它電路，并且用來提供與PCB、空間轉(zhuǎn)換器 以及最初形成探針卡的其它組件很接近的其它電路；以及(e)在底部PCB及單獨(dú)的子卡上 所提供的控制器和測(cè)試系統(tǒng)控制器之間通信總線的使用，這會(huì)使底部PCB和子卡之間或底 部PCB和測(cè)試系統(tǒng)控制器之間的接線數(shù)目達(dá)到最小。該總線可以進(jìn)一步被配置成，通過在 探針卡上使用串行到并行D/A或A/D轉(zhuǎn)換器，將模擬信號(hào)分配到多個(gè)DUT，從而提供了最小 化的布線和最小化的PCB使用面積。


參照附圖進(jìn)一步描述本發(fā)明的細(xì)節(jié)，其中圖1示出了常規(guī)的晶片測(cè)試系統(tǒng)中各組件的方框圖；圖2是用于圖1所示晶片測(cè)試系統(tǒng)的常規(guī)探針卡的橫截面圖；圖3是圖2所示探針卡中各組件的分解裝配圖；圖4是圖2所示PCB的透視圖，示出了用于連接到測(cè)試頭的各連接器；
6
圖5示出了具有根據(jù)本發(fā)明的單板組件的探針卡的橫截面圖；圖6示出了圖5所示探針卡中各組件的電路圖；以及圖7示出了圖5所示探針卡中各組件的可替換的電路圖。
具體實(shí)施例方式圖5示出了根據(jù)本發(fā)明的一種探針卡的橫截面圖，它從圖2所示探針卡結(jié)構(gòu)修改 為包括多個(gè)單板組件，其中包括了子卡100和102。為了方便，從圖2轉(zhuǎn)移到圖5上的各組 件以相似的方式來標(biāo)記。如圖5所示，這些子卡通過層疊的連接器104"而連接。層疊的 連接器附著于彼此相反的卡表面，并且包括陽和陰配對(duì)連接器。例如，連接器KM1連接到底 部PCB 30，而連接器1042連接到子卡100。層疊的連接器可以是適用于印刷電路板互連的 ZIF、彈簧針、或其它類型的連接器。這些連接器使這些子卡可拆卸，這樣根據(jù)測(cè)試環(huán)境可以 很容易安裝不同的子卡。盡管示出了可拆卸的連接器，但是在一個(gè)實(shí)施例中這些子卡也可 以被嚴(yán)密連接，比如通過焊接。此外，盡管所示的是兩個(gè)子卡，但是根據(jù)設(shè)計(jì)要求可以使用 單個(gè)子卡或多于兩個(gè)子卡。如圖所示，在各測(cè)試系統(tǒng)控制器接口連接器M之間，以可獲得的間隔來設(shè)置子卡 100和102。測(cè)試系統(tǒng)控制器可以是常規(guī)的自動(dòng)測(cè)試裝備(ATE)測(cè)試器或用于控制并配置 探針卡的計(jì)算機(jī)系統(tǒng)，它會(huì)限制予卡在連接器M上可以層疊的高度。在所示的配置中，背 板50中設(shè)有開孔，從而形成一輪廓區(qū)域，在該區(qū)域中子卡100和102連接到底部PCB 30。 子卡可獲得的探針卡面積通常由測(cè)試系統(tǒng)控制器連接和探針約束來規(guī)定。在測(cè)試系統(tǒng)控制 器接口連接器M之間水平間隔有限的情況下，通過將附加的子卡層疊在探針卡的輪廓區(qū) 域之內(nèi)，便獲得了很寬的區(qū)域可容納根據(jù)本發(fā)明的架構(gòu)的附加電路。層疊的連接器104^為底部PCB 30以及子卡100和102的每一個(gè)表面上所設(shè)置 的分立組件114提供了間隔。分立的組件114可以包括用于電源線的旁路電容器。在一個(gè) 實(shí)施例中，相似的分立組件112也被設(shè)置在空間轉(zhuǎn)換器34的表面上。在一個(gè)實(shí)施例中，分 立的組件112是去耦電容器。為了容納分立的組件112，從中介層32中除去許多彈簧觸點(diǎn) 44，并且在空間轉(zhuǎn)換器34中設(shè)置了線路的重新路由。對(duì)于分立組件112是去耦電容器的情 況，它們被置于用于將電能傳輸?shù)教结?6的線路附近，以使對(duì)測(cè)試結(jié)果有影響的電源線的 電容最大化。通過被置于電容將改善去耦合的地方附近，這些電容器可以使用小電容。在具有底部PCB 30的情況下，比如所示的100和102這樣的子卡可能是冗余的， 因?yàn)樗鼈冊(cè)谄浔砻嫔蠑y帶了相同的分立元件。如果期望測(cè)試通道有更多的扇出，則可以簡(jiǎn) 單地添加更多的冗余子卡?；蛘撸鶕?jù)測(cè)試要求和可用空間，這些子卡可以包括不同的組 件。所示的子卡102包括一個(gè)微控制器110作為分立的元件114。盡管被示出在子卡 102上，但是相似的微控制器可以被設(shè)置在子卡102、子卡100、底部PCB 30和空間轉(zhuǎn)換器 34上。微控制器110可以是多種可編程控制器中的任一種，這包括微處理器、數(shù)字信號(hào)處 理器、序列發(fā)生器、現(xiàn)場(chǎng)可編程門陣列(FPGA)、可編程邏輯器件(PLD)或可被編程/配置成 控制器以便向電路提供測(cè)試或控制信號(hào)的其它控制器或器件。在一個(gè)實(shí)施例中，微控制器 110是具有A/D能力的微芯片PIC18FXX20。在空間轉(zhuǎn)換器上，子卡或底部PCB 30或112上分立的組件114包括存儲(chǔ)器，該存儲(chǔ)器由微控制器110使用，或者由探針卡上或探針卡外部的另一個(gè)處理器使用。該存儲(chǔ)器 可以是用于提供暫時(shí)存儲(chǔ)的隨機(jī)存取存儲(chǔ)器(RAM)，或諸如閃存等用于提供更永久的存儲(chǔ) 的器件。為了使微控制器110或其它處理器能夠執(zhí)行測(cè)試，該存儲(chǔ)器可以被編程為包括測(cè) 試矢量或測(cè)試程序。相似的是，該存儲(chǔ)器可以包括系統(tǒng)配置數(shù)據(jù)。電路也可以被組織成這樣，在與DUT —致的情況下，為評(píng)估DUT而創(chuàng)建一個(gè)完整的 系統(tǒng)。例如，如果DUT是htel或其它微處理器，則子卡和探針卡電路可以包括用于個(gè)人計(jì) 算機(jī)主板的支援電路。加電源時(shí)，DUT會(huì)經(jīng)歷像最終使用環(huán)境那樣的電學(xué)環(huán)境。這樣，可以 對(duì)未封裝的DUT器件執(zhí)行操作正確性的測(cè)試。為了容納微控制器110和存儲(chǔ)器或其它可產(chǎn)生顯著熱量的分立組件，與探針卡子 卡100和102上或底部PCB 30上的各分立組件114在一起的，還可以包括溫度控制系統(tǒng)。 溫度控制系統(tǒng)可以包括溫度傳感器和散熱片、電冷卻器、加熱器、或使組件溫度保持在期望 范圍中所需的其它器件。除了微控制器110和存儲(chǔ)器以外的分立組件114可以包括電壓調(diào)節(jié)器、繼電器、多 路復(fù)用器、開關(guān)、D/A轉(zhuǎn)換器、A/D轉(zhuǎn)換器、移位寄存器等。在圖6和7的電路圖中示出了分 立組件的配置示例。下文將進(jìn)一步描述根據(jù)本發(fā)明的探針卡上所包括的這些組件和其它特 征的細(xì)節(jié)。A. DUT信號(hào)隔離在一個(gè)實(shí)施例中，空間轉(zhuǎn)換器34包括與每一個(gè)提供DUT輸入的探針相串聯(lián)的薄膜 電阻器。圖6示出了這種薄膜電阻器12(V4，它們將來自測(cè)試系統(tǒng)控制器4的單個(gè)通道的信 號(hào)提供給DUT IMy的輸入。如上所述，根據(jù)本發(fā)明的構(gòu)架在空間轉(zhuǎn)換器34中使用了諸如 電阻器12(V4這樣的嵌入式電阻器，這些電阻器與每一個(gè)DUT輸入串聯(lián)以便將出故障的或 短路的DUT與正常的DUT隔離開。如圖5所示，空間轉(zhuǎn)換器34通常是多層陶瓷基片，或者 可以由多層有機(jī)基片構(gòu)成，同時(shí)薄膜電阻器12(V4被置于到探針的路由線路路徑中的一層 或多層之上。如上所述，在美國(guó)專利6，603，323中描述了這種DUT隔離電阻器的使用情況。 在一個(gè)實(shí)施例中，每一個(gè)電阻器的阻值范圍介于50到5000歐姆之間。1000歐姆量級(jí)的數(shù) 值允許單個(gè)DUT通道驅(qū)動(dòng)頻率介于5到50MHz之間的10到100個(gè)DUT。為了能夠使性能達(dá) 到最大化而同時(shí)不增大探針頭的尺寸，將嵌入式電阻器靠近DUT放置是很關(guān)鍵的。分立的 或表面貼裝的電阻器也可以用于這種DUT隔離應(yīng)用。在另一個(gè)實(shí)施例中，作為串聯(lián)電阻器的替換，可以放置緩沖器，使之與每一個(gè)DUT 輸入相串聯(lián)以便隔離出故障的DUT，這在美國(guó)專利申請(qǐng)10/693，133中有描述。然后，在底部 PCB或子卡中包括電路，以確保具有緩沖器的每一條線路中所提供的延遲是均勻的，這在專 利申請(qǐng)10/693，133中有描述。B. DUT電源隔離和電源控制在系統(tǒng)可用的DUT電源供給數(shù)量方面，該系統(tǒng)可能是有限的。當(dāng)使用單個(gè)電源來 驅(qū)動(dòng)多個(gè)DUT時(shí)，期望隔離出故障的或短路的DUT，使其不影響連接到相同測(cè)試系統(tǒng)控制器 電源的其它正常器件。還期望控制所提供的電源，因?yàn)殡S著每一個(gè)通道分支的增加，可能出 現(xiàn)功率減小。本架構(gòu)使用與每一個(gè)DUT電源引腳相串聯(lián)的電壓調(diào)節(jié)器、限流器或開關(guān)以便隔離 出故障的DUT。圖6示出了來自電源供給通道132的電壓調(diào)節(jié)器13(V4的使用情況。盡管所示的是從測(cè)試系統(tǒng)控制器4中提供電源，但是同樣也可以從單獨(dú)的電源供給中提供電源。 電壓調(diào)節(jié)器13(V4具有從測(cè)試系統(tǒng)控制器電壓供給線路132中提供的電源，并且分配信號(hào) 電源線以便給多個(gè)DUTIMh供能。通過檢測(cè)短路或相似故障的DUT所引起的電流浪涌，然 后切斷到該DUT的電流或使其最小化，電壓調(diào)節(jié)器130η就是這樣將出故障的DUT從相同 電壓源下工作的正常DUT中隔離開的。盡管圖6中示出的是電壓調(diào)節(jié)器，但是電壓調(diào)節(jié)器 13(V4也可以被能夠隔離出故障的DUT且?guī)в邢嗨品答伒拈_關(guān)或限流器所替代。
除了電源隔離以外，本架構(gòu)提供了來自DUT電源供給通道的增大的功率，以便能 夠使單個(gè)電源驅(qū)動(dòng)更多的DUT。為了增大功率，在測(cè)試系統(tǒng)控制器4和DUT電壓調(diào)節(jié)器13(V4 之間的子卡100上提供了 DC/DC轉(zhuǎn)換器134，以便提供附加的DUT功率。測(cè)試系統(tǒng)控制器電 源通常具有可編程的電壓輸出，該輸出具有固定的最大電流。許多新的硅器件工作在低電 壓下。因此，測(cè)試系統(tǒng)控制器可以被編程到更高的電壓，并且DC/DC轉(zhuǎn)換器134可以向下調(diào) 節(jié)到一更低的電壓和更高的電流，以便使測(cè)試系統(tǒng)控制器電源能夠驅(qū)動(dòng)更多的DUT。
為了確保將精確的電壓提供給測(cè)試系統(tǒng)，本發(fā)明的一個(gè)實(shí)施例提供了電壓調(diào)節(jié)器 13(V4和其它探針卡組件的校準(zhǔn)和監(jiān)控。微控制器110像圖示那樣連接，用來監(jiān)控電壓調(diào)節(jié) 器13(V4的輸出，以便確定何時(shí)因DUT故障而切斷電流。除了接收電流信號(hào)以外，探針卡的 微控制器110或其它處理器或分立組件可以被配置成校準(zhǔn)電壓調(diào)節(jié)器13(V4，以便能夠精 確控制這些調(diào)節(jié)器所提供的電壓。然后，可以從微控制器110或其它組件中提供控制信號(hào)， 以便控制通過調(diào)節(jié)器13(V4而輸出的電壓。C.探針卡自測(cè)因?yàn)闇y(cè)試的并行性由探針卡中的扇出來提供并且測(cè)試功能已移至探針卡，所以期 望在探針卡上包括一些特征以確保探針卡測(cè)試功能完整性，同時(shí)又不需要另外的測(cè)試系統(tǒng) 控制器功能。在常規(guī)的探針卡中，測(cè)試系統(tǒng)控制器通常可以為完整性而監(jiān)控每一個(gè)通道。當(dāng) 在若干個(gè)DUT中分配測(cè)試系統(tǒng)控制器資源并且添加各組件以隔離DUT時(shí)，由測(cè)試系統(tǒng)控制 器所作出的探針卡完整性檢查可能不再是有效的測(cè)試系統(tǒng)檢查。相應(yīng)地，在圖6所示的一個(gè)實(shí)施例中，本架構(gòu)執(zhí)行微控制器110、串行-并行寄存器 (控制器)146、多路復(fù)用器140和142、D/A轉(zhuǎn)換器144、A/D轉(zhuǎn)換器147以及其它電路組件 (那些其它電路組件用于確保向探針卡增添的測(cè)試功能的完整性)的組合自測(cè)。用其它子 卡或底部PCB 30上的微控制器110或處理單元所執(zhí)行的操作的模式提供了允許測(cè)試單獨(dú) 的子卡PCB組件和底部PCB組件的自測(cè)。探針卡可以被配置成或在存儲(chǔ)器中包括軟件，以便提供自測(cè)。測(cè)試結(jié)果從探針卡 報(bào)告給測(cè)試系統(tǒng)控制器4或其它用戶界面。微控制器110或其它處理器也可以包括可編程 的模式，該模式允許探針卡被重新配置成用標(biāo)準(zhǔn)探針卡測(cè)試計(jì)量工具進(jìn)行探針卡測(cè)試?？?以使用的標(biāo)準(zhǔn)計(jì)量工具的一個(gè)示例是AppliedPrecision公司所制造的probeWoRx系統(tǒng)。 具有這種可編程模式的探針卡的使用可以允許在晶片生產(chǎn)測(cè)試環(huán)境中進(jìn)行自測(cè)。除了自測(cè) 模式以外，探針卡的微控制器110或其它處理器可以包括一種實(shí)時(shí)監(jiān)控并報(bào)道探針卡“健 康”或性能的模式。作為一個(gè)示例，所示的微控制器110接收電壓調(diào)節(jié)器13(V4的輸出，如 果DUT出故障則會(huì)示出其“健康”報(bào)道功能。為探針卡的調(diào)節(jié)器13(V4和其它組件提供校準(zhǔn) 的探針卡電路可以進(jìn)一步確?！敖】怠北O(jiān)控的精確度。探針卡上的微控制器110或其它電 路同樣可以連接成監(jiān)控DUT的“健康”，或確保底部PCB和子卡組件正常發(fā)揮作用并且將結(jié)果報(bào)道給測(cè)試系統(tǒng)控制器4或其它用戶界面。除了自測(cè)和實(shí)時(shí)“健康”監(jiān)控以外，探針卡的微控制器110或其它處理器可以提供 事件記錄。例如，事件記錄可以包括測(cè)試歷史、晶片統(tǒng)計(jì)、良品/次品統(tǒng)計(jì)、DUT位置/引腳 故障、或用探針卡進(jìn)行測(cè)試時(shí)所期望的其它數(shù)據(jù)。探針卡上所包括的存儲(chǔ)器也可以用于存 儲(chǔ)事件記錄數(shù)據(jù)。D.串行總線接口為了使使用子卡所需的路由線路和連接器資源的量達(dá)到最小，向本架構(gòu)提供串行 總線145。圖6的微控制器110在一個(gè)實(shí)施例中提供了串行總線接口，以便在不另外占用面 積的情況下控制該串行總線145。探針卡的串行總線145允許在接口導(dǎo)線數(shù)目最小的情況 下分配探針卡內(nèi)建自測(cè)(BIST)特征。串行總線是探針卡BIST功能的關(guān)鍵啟動(dòng)者。串行接口總線145被置于子卡100(和其它子卡，如果使用的話)和底部PCB 30 之間。串行總線能夠在連接器數(shù)目和布線資源最小化的情況下在底部PCB 30和子卡之間 進(jìn)行通信。諸如串行-并行移位寄存器146等串行到并行的轉(zhuǎn)換器被設(shè)置在PCB 30上，以 便在路由線路量和連接器資源最小化的情況下將串行總線信號(hào)分配到PCB 30內(nèi)部單獨(dú)的 DUT。盡管作為簡(jiǎn)單的串行-并行移位寄存器而示出，但是串行-并行移位器件146可 以是可編程的控制器，比如DSP、FPGA、PLD或微控制器，它們用于提供與子卡100上的微控 制器110相似的功能，其基本功能是提供并行到串行的轉(zhuǎn)換。作為處理器，單元146也可以 被配置成執(zhí)行自測(cè)功能，用來將編程或數(shù)據(jù)提供給子卡上的其它處理器，并且通過串行總 線145提供處理器的菊花鏈連接。作為處理器，串行/并行控制器單元146可以進(jìn)一步利用壓縮數(shù)據(jù)格式，并且可以 用于壓縮和解壓縮數(shù)據(jù)及測(cè)試矢量。例如，串行/并行控制器單元146可以被配置成接收 來自未連接到串行總線的組件的BCD數(shù)據(jù)，并且將該BCD數(shù)據(jù)轉(zhuǎn)換為用于接下來分配的串 行數(shù)據(jù)。相似的數(shù)據(jù)壓縮和解壓縮可以由探針卡的子卡100和102或底部PCB 30之一所 包括的其它可編程控制器或處理器來提供。相似的是，被配置成處理器的串行/并行控制器單元146可以使探針卡能夠支持 DUT的掃描測(cè)試特征?？删幊踢壿嫼痛鎯?chǔ)器芯片可以具有串行掃描端口以便提供掃描測(cè)試。 掃描端口通常用在制造過程中以便提供該芯片的內(nèi)建自測(cè)(BIST)，該掃描端口在制造之后 并不連接到封裝引線。當(dāng)DUT掃描端口連接到串行/并行控制器單元或連接到串行總線上 的其它掃描測(cè)試電路時(shí)，在與測(cè)試系統(tǒng)控制器4 一起或相分離的情況下，子卡都能夠使DUT 具有掃描測(cè)試特征。圖6還示出了到測(cè)試系統(tǒng)控制器4的串行總線接口 133，它用于在導(dǎo)線和連接器資 源最少的情況下提供來自測(cè)試系統(tǒng)控制器4的串行通信。使用串行接口 133時(shí)，測(cè)試系統(tǒng) 控制器4可以將控制信號(hào)路由到串行到并行轉(zhuǎn)換器146，或到微控制器110。在一個(gè)實(shí)施例 中，可以提供來自測(cè)試系統(tǒng)控制器4的JTAG串行端口的串行接口 133，其中測(cè)試系統(tǒng)控制器 4的掃描寄存器被用于提供來自測(cè)試系統(tǒng)控制器4的串行控制信號(hào)。盡管所示的測(cè)試系統(tǒng)控制器4具有與微控制器110相連接的串行接口 133，但是也 可以提供其它類型的通信接口，比如所示的并行接口 135。其它接口可以單獨(dú)使用，或與串 行接口組合使用。其它類型的接口可以包括RF、無線、網(wǎng)絡(luò)JR或測(cè)試系統(tǒng)控制器4可以獲得的各種連接。盡管所示的情況是僅連接到微控制器110，但是接口 135可以直接地或通過 總線連接到探針卡上的其它器件。串行總線145也可以被用于分配到DUT和來自DUT的模擬信號(hào)。本架構(gòu)包括串行 數(shù)字到模擬轉(zhuǎn)換器144，用于將串行信號(hào)轉(zhuǎn)變?yōu)槟M形式并將這些信號(hào)分配到多個(gè)DUT中。 D/A轉(zhuǎn)換器144從串行-并行移位寄存器146中接收通過串行總線145而輸入的測(cè)試信號(hào)， 盡管該信號(hào)也可以從其它連接到串行總線145上的組件中提供。D/A轉(zhuǎn)換器144可以在每 一個(gè)封裝中包含多個(gè)D/A轉(zhuǎn)換器(通常每一個(gè)封裝中有8、16或32個(gè))，它們連接到串行接 口總線145，用于在布線和PCB面積最小的情況下將模擬電壓傳遞到各DUT。還包括A/D轉(zhuǎn) 換器147，用于接收來自DUT的模擬信號(hào)并且轉(zhuǎn)換為數(shù)字形式，從而通過串行總線將信號(hào)較 佳地提供給串行-并行移位寄存器。還提供了模擬多路復(fù)用器142，以便將來自電壓調(diào)節(jié)器 130^的輸出中的反饋提供給微控制器110，以使微控制器能夠確保電壓調(diào)節(jié)器13(V4在自 測(cè)和測(cè)試完整性確保方面起適當(dāng)?shù)淖饔?。圖7示出了圖6的可選電路圖，用于圖5所示探針卡上可以使用的那些組件。圖7 所示電路通過在底部PCB 30上使用FPGA 150來替代串行-并行移位寄存器146、串行DAC 144和串行ADC 147，對(duì)圖6作出了修改。FPGA 150可以包括單板微控制器，或可以被編程/配置成提供微控制器110的功 能。因此，圖6的微控制器110在圖7中被刪去了，其功能由FPGA 150來實(shí)現(xiàn)。相似的是， 圖7的FPGA 150可以被編程為執(zhí)行圖6的模擬多路復(fù)用器142的功能。因此，如圖7所示， 電壓調(diào)節(jié)器13(V4的輸出被提供給FPGA 150，并且圖6的模擬多路復(fù)用器在圖7中被刪去 了。其它組件從圖6搬到圖7上，并且以相似的方式來標(biāo)記。FPGA 150可以由程序Verilog來編程或配置。FPGA 150的編程或配置可以在將 FPGA 150安裝到探測(cè)卡上之前來設(shè)置。在使用測(cè)試系統(tǒng)控制器4或與探針卡相連的其它用 戶界面進(jìn)行安裝之后，可以進(jìn)一步執(zhí)行FPGA 150的編程或配置。基于一個(gè)或多個(gè)DUT的響 應(yīng)，可以重新配置FPGA 150，以便促進(jìn)DUT所需的特定測(cè)試。FPGA的編程可以基于該DUT的設(shè)計(jì)數(shù)據(jù)庫(kù)或測(cè)試臺(tái)。在一個(gè)實(shí)施例中，用來開發(fā) DUT的計(jì)算機(jī)輔助設(shè)計(jì)(CAD)設(shè)計(jì)系統(tǒng)的輸出可以用于合成被載入探針卡上的FPGA內(nèi)或微 控制器程序存儲(chǔ)器內(nèi)的測(cè)試程序。該CAD設(shè)計(jì)數(shù)據(jù)庫(kù)可以被直接使用，或者由用來設(shè)計(jì)探 針卡的設(shè)計(jì)工具或CAD工具進(jìn)行后期處理。這樣，通過用于測(cè)試特定DUT設(shè)計(jì)的軟件，可以 使用并定制標(biāo)準(zhǔn)的或半標(biāo)準(zhǔn)的子卡、底部PCB、或空間轉(zhuǎn)換器貼裝控制器組件。盡管可以想到FGPA 150可以被包括在子卡100中，但是FPGA 150最好位于底部 PCB 30上，以使子卡132和底部PCB 30之間的路由線路和連接器的數(shù)目最小。圖示的FPGA 150向串行總線145提供了串行接口，以便與測(cè)試系統(tǒng)控制器4進(jìn)行有效的通信。Ε.可編程的路由通過空間轉(zhuǎn)換器34或底部PCB 30，探針卡中的信號(hào)、電源和地面路徑像上文所描 述的那樣用某種類型的空間轉(zhuǎn)換來進(jìn)行路由。一旦制造好這些路徑，作出改變的靈活性就 很小了。通過諸如中繼器、開關(guān)或FPGA等IC，便可以在探針卡中構(gòu)建出靈活性，以便提供可 控的路徑重新路由。使用可編程或可控的IC來路由信號(hào)可以提供很大的靈活性，從而允許 通過簡(jiǎn)單地對(duì)IC進(jìn)行重新編程而將相同的探針卡用于許多設(shè)計(jì)。在一個(gè)實(shí)施例中，由連接 到探針的自動(dòng)測(cè)試設(shè)備對(duì)IC進(jìn)行控制或編程，從而允許測(cè)試工程師在調(diào)試測(cè)試程序時(shí)實(shí)
11時(shí)地對(duì)探針卡進(jìn)行重新編程。在一個(gè)實(shí)施例中，如圖7所示，F(xiàn)PGA 150可以被配置成提供可編程的線路路由。 FPGA 150可以用于控制路由并提供串行_并行移動(dòng)功能，或用于在不提供任何串行_并行 移動(dòng)的情況下控制路徑路由。其它可編程的IC(比如PLD或簡(jiǎn)單的可編程開關(guān))可以相似 地被用于提供可編程的路徑路由。如上所述，連接器24將來自測(cè)試系統(tǒng)控制器4的信號(hào)分配到底部PCB 30的連接 器24。然后，通道傳輸線路40將來自連接器24的信號(hào)水平地分配，用于連接到多個(gè)DUT。 在一個(gè)實(shí)施例中，通過底部PCB 30上的FPGA 150，對(duì)該P(yáng)CB的通道傳輸線路40進(jìn)行路由， 以使測(cè)試系統(tǒng)控制器4的路由資源能夠以可編程的方式連接到不同的DUT。FPGA 150簡(jiǎn)單 地充當(dāng)可編程的開關(guān)矩陣。在其它實(shí)施例中，來自測(cè)試系統(tǒng)控制器4的資源串行地或直接 地被提供給子卡上或空間轉(zhuǎn)換器34上的FPGA 150，以便使測(cè)試系統(tǒng)控制器資源能夠以可 編程的方式連接到不同的DUT。通過測(cè)試系統(tǒng)控制器4或者通過一條從用戶界面到探針卡 上的FPGA 150的單獨(dú)連接而實(shí)現(xiàn)的到FPGA 150的連接允許對(duì)FPGA 150進(jìn)行重新編程，以 便按期望的方式重新配置路徑路由。F.組合特征在上文A-E中所描述的架構(gòu)的特征可以單獨(dú)使用，或者可以按測(cè)試要求所規(guī)定的 來使用。用根據(jù)本發(fā)明所描述的特征可以實(shí)現(xiàn)使扇出測(cè)試信號(hào)的能力顯著增加。例如，上 一代測(cè)試系統(tǒng)控制器可能是在33MHz下工作的32DUT測(cè)試系統(tǒng)控制器。使用本文所描述的 智能探針卡架構(gòu)時(shí)，在相同的33MHz下工作的測(cè)試系統(tǒng)控制器可以擴(kuò)展到256DUT測(cè)試系統(tǒng) 控制器。如果測(cè)試系統(tǒng)控制器具有冗余分析(RA)能力，則DUT I/O的多路復(fù)用也可以啟用 冗余分析測(cè)試。在圖6和7中，對(duì)于通過多路復(fù)用器140而提供給測(cè)試系統(tǒng)控制器4的DUT I/O輸入，便示出了這種能力。多路復(fù)用器可以由微控制器110、或處理電壓146來控制，以 便將期望的DUT I/O路由到測(cè)試系統(tǒng)控制器4。作為晶片級(jí)步驟炙燒卡，這種共享資源或多路復(fù)用測(cè)試配置可能是非常有吸引力 的，其中如上所述，期望在工藝中炙燒期間對(duì)所有的DUT進(jìn)行一次測(cè)試。該測(cè)試速度可能會(huì) 因DUT I/O的多路復(fù)用而有所減小，但是在炙燒過程中，這通常不是限制性的。益處將是晶 片級(jí)炙燒測(cè)試系統(tǒng)控制器解決方案以及從炙燒失敗中有可能恢復(fù)，同時(shí)RA出現(xiàn)在背景中 或者在單獨(dú)類型操作的炙燒之后提供一種RA類型。盡管上文對(duì)本發(fā)明作了詳細(xì)說明，但是這僅是要表明本領(lǐng)域的技術(shù)人員可如何實(shí) 施和利用本發(fā)明。許多其它的修改將落在權(quán)利要求書所界定的本發(fā)明范圍之中。
權(quán)利要求
1.一種探針卡組件，包括隔離緩沖器，每一個(gè)隔離緩沖器都串聯(lián)在單個(gè)測(cè)試器通道和多個(gè)測(cè)試探針之間，從而 提供了測(cè)試探針的隔離。
2.一種探針卡組件，包括連接到底部PCB的子卡，所述底部PCB包括連接器，以便連接到測(cè)試系統(tǒng)控制器并且將 來自所述連接器的線路路由到多個(gè)向測(cè)試探針提供電連接的接點(diǎn)，所述測(cè)試探針用于接觸 晶片上的DUT，所述子卡包括被配置成向所述DUT提供附加信號(hào)的分立元件。
3.如權(quán)利要求2所述的探針卡組件，其特征在于，所述子卡通過可拆卸的連接器連接 到所述PCB。
4.如權(quán)利要求2所述的探針卡組件，其特征在于，所述晶片上的DUT包括微處理器，并 且其中所述分立元件包括用于個(gè)人計(jì)算機(jī)主板的支援電路。
5.如權(quán)利要求2所述的探針卡組件，其特征在于，所述分立元件包括用在帶有所述DUT 的電路中的支撐元件。
6.一種探針卡組件，包括電源供給隔離器件，這些器件與多個(gè)電源供給線路串聯(lián)，所述電源供給線路將測(cè)試系 統(tǒng)控制器的單根電源供給線路的電能分配到多個(gè)測(cè)試探針，每一個(gè)測(cè)試探針被配置成接 觸DUT電源供給輸入，其中所述電源供給隔離器件被配置成當(dāng)給定一條電源供給線路上的 DUT被確定為出故障時(shí)就使所述給定線路上的電流達(dá)到最小。
7.如權(quán)利要求6所述的探針卡組件，其特征在于，所述電源供給隔離器件包括電壓調(diào) 節(jié)器、開關(guān)和限流器中的一種或多種。
8.如權(quán)利要求6所述的探針卡組件，包括支撐所述測(cè)試探針的空間轉(zhuǎn)換器；至少一個(gè)子卡；以及與所述空間轉(zhuǎn)換器和所述至少一個(gè)子卡電互連的底部PCB，其中在所述空間轉(zhuǎn)換器、所 述底部PCB和所述至少一個(gè)子卡中的至少一個(gè)之上設(shè)置所述電源供給隔離器件。
9.一種探針卡組件，包括連接在測(cè)試系統(tǒng)控制器的單根電源供給線路中的DC-DC轉(zhuǎn)換器，所述電源供給線路將 電能通過線路分支分配到多個(gè)測(cè)試探針，所述DC-DC轉(zhuǎn)換器被配置成增大所述電源供給線 路上所提供的信號(hào)中的電流。
10.一種探針卡組件，它包括可編程的控制器，所述可編程的控制器被配置成執(zhí)行所述 探針卡組件中所包括的各元件的自測(cè)。
11.一種探針卡組件，它包括串行接口器件，所述串行接口器件被配置成連接到測(cè)試系 統(tǒng)控制器，以便接收要分配到所述探針卡組件的各探針的測(cè)試信號(hào)。
12.如權(quán)利要求11所述的探針卡組件，還包括串行到并行轉(zhuǎn)換器，用于將所述測(cè)試信號(hào)從串行轉(zhuǎn)換為并行并且將并行的測(cè)試信號(hào)分 配到多個(gè)測(cè)試探針。
13.如權(quán)利要求12所述的探針卡組件，其特征在于，所述串行到并行轉(zhuǎn)換器包括現(xiàn)場(chǎng) 可編程門陣列(FPGA)。
14.如權(quán)利要求13所述的探針卡組件，包括支撐所述測(cè)試探針的空間轉(zhuǎn)換器； 至少一個(gè)子卡；以及與所述空間轉(zhuǎn)換器和所述至少一個(gè)子卡電互連的底部PCB，其中在所述空間轉(zhuǎn)換器、所 述底部PCB和所述至少一個(gè)子卡中的至少一個(gè)之上設(shè)置所述串行到并行轉(zhuǎn)換器。
15. 一種探針卡組件，包括 串行總線接口，被配置成連接到測(cè)試系統(tǒng)控制器；，串行數(shù)字到模擬轉(zhuǎn)換器，被配置成通過所述串行總線接口來接收以串行方式從連接到 串行總線的組件而來的數(shù)字測(cè)試信號(hào)，將所述數(shù)字測(cè)試信號(hào)轉(zhuǎn)換為模擬形式，并將模擬形 式的所述數(shù)字測(cè)試信號(hào)分配給多個(gè)被測(cè)電子器件；模擬到數(shù)字轉(zhuǎn)換器，被配置從被測(cè)電子器件接收并行方式的模擬信號(hào)，將所述模擬信 號(hào)轉(zhuǎn)換為數(shù)字形式，并將所述數(shù)字形式的信號(hào)通過所述串行總線接口提供給所述連接到串 行總線的組件。
全文摘要
提供了一種用于晶片測(cè)試系統(tǒng)的探針卡，它具有許多單板特征，能夠進(jìn)行測(cè)試系統(tǒng)控制器通道的扇出，以便測(cè)試晶片上的多個(gè)DUT，同時(shí)又限制了扇出對(duì)測(cè)試結(jié)果的不利影響。探針卡的單板特征包括下列一個(gè)或多個(gè)(a)DUT信號(hào)隔離，這是通過將電阻器與每一個(gè)DUT輸入串聯(lián)以隔離出故障的DUT而設(shè)置的；(b)DUT電源隔離，這由與每一個(gè)DUT電源引腳串聯(lián)的開關(guān)、限流器或調(diào)解器來設(shè)置，以便隔離對(duì)出故障的DUT的電源供給；(c)用單板微控制器或FPGA來設(shè)置的自測(cè)；(d)作為探針卡一部分而設(shè)置的層疊的子卡，用于容納附加的單板測(cè)試電路；以及(e)在探針卡的底部PCB及子卡或測(cè)試系統(tǒng)控制器之間接口總線的使用，以使底部PCB和子卡之間或底部PCB和測(cè)試系統(tǒng)控制器之間的接口導(dǎo)線的數(shù)目達(dá)到最小。
文檔編號(hào)G01R31/28GK102116779SQ20111003328
公開日2011年7月6日 申請(qǐng)日期2005年4月21日 優(yōu)先權(quán)日2004年4月21日
發(fā)明者C·A·米勒, M·E·查夫特, R·J·漢森 申請(qǐng)人:佛姆法克特股份有限公司