国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      算法整合系統(tǒng)及其整合方法

      文檔序號:6005226閱讀:305來源:國知局
      專利名稱:算法整合系統(tǒng)及其整合方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及一種算法整合系統(tǒng)及其整合方法,特別是指一種可提升計算效能和降低成本的算法整合系統(tǒng)及其整合方法。
      背景技術(shù)
      由于集成電路的發(fā)展迅速,不但促進(jìn)各種科技的進(jìn)步,連帶使得計算機(jī)及各類的消費性電子產(chǎn)品在日常生活中的重要性大大提高,人們不僅改變了生活習(xí)慣,企業(yè)及國家也由于相關(guān)科技的發(fā)展,大幅提高工作效率。其中,內(nèi)存因為可暫時或永久儲存數(shù)據(jù)及程序,使它在集成電路運用上成為一個不可或缺的角色。隨著芯片制程越來越精密,頻率越來越高,測試的困難度及復(fù)雜度日益增加,測試成本已是不可忽視的生產(chǎn)成本之一,同時在系統(tǒng)芯片中,大量且不同種類組成的內(nèi)存,同樣也增加了測試的成本。習(xí)知的內(nèi)存檢測流程為從自動測試設(shè)備(Automatic Test Equipment, ATE)逐一輸入測試命令,并由此建構(gòu)出一套完整的測試流程,但此方法將造成待測內(nèi)存與外部自動測試設(shè)備之間的控制與溝通復(fù)雜度提升,且需耗費較長的測試時間。爾后習(xí)知技術(shù)為了改進(jìn)逐一輸入測試命令的缺點,在待測內(nèi)存中置入內(nèi)建自我測試電路(Build-in Self-Test, BIST),透過測試電路內(nèi)建的測試算法對待測內(nèi)存進(jìn)行讀寫動作,此方法雖然降低了與外部自動測試設(shè)備溝通的復(fù)雜度,但為了確保內(nèi)存在產(chǎn)品中能正常穩(wěn)定的工作,單單只靠測試電路內(nèi)建的少數(shù)測試算法不足以達(dá)到所需的錯誤涵蓋率 (Fault coverage),而若將所有的測試算法全數(shù)內(nèi)建于測試電路之中又將造成芯片面積成本大幅提升。故分析測試算法并將冗余的測試算法剔除是縮短測試時間以及節(jié)省芯片面積所需的必要步驟。此外,在系統(tǒng)芯片制造完成之后,仍會依不同的測試需求調(diào)整測試算法或是額外增加測試算法,來對產(chǎn)品進(jìn)行更進(jìn)一步的測試驗證動作。此時就需要一套篩選分析機(jī)制來分析調(diào)整后的算法或是額外新增的算法是否仍可被內(nèi)建于芯片中的測試電路所支持。此套篩選分析機(jī)制能有效且快速地過濾篩選出自我測試電路可支持的測試算法以達(dá)到減少產(chǎn)品驗證時程并縮短產(chǎn)品上市時間的目標(biāo)。

      發(fā)明內(nèi)容
      鑒于上述先前技術(shù)的問題,本發(fā)明的目的就是在于提供一種算法整合系統(tǒng)及其整合方法,以減少內(nèi)嵌式自我測試電路在芯片上的面積、提高測試錯誤涵蓋率、及降低測試時間與成本。根據(jù)本發(fā)明的目的,提出一種算法整合系統(tǒng),其包含一接收模塊、一分析模塊以及一處理模塊。接收模塊是接收至少一測試算法。分析模塊是連接該接收模塊,并分析該至少一測試算法,以擷取該至少一測試算法中的至少一基底單元。處理模塊是連接該分析模塊,且根據(jù)該至少一基底單元,篩選取出不重復(fù)的該至少一基底單元,并該處理模塊根據(jù)該至少一不重復(fù)的基底單元,整合產(chǎn)生一測試模塊。其中,該處理模塊將該至少一基底單元做聯(lián)集,以篩選取出不重復(fù)的該至少一基底單元。其中,該至少一基底單元為該至少一測試算法中的操作模式。其中,該測試模塊為一內(nèi)建自我測試電路。其中,該分析模塊還分析另一測試算法,以擷取該另一測試算法中的至少一基底單元。其中,該處理模塊將該另一測試算法中的至少一基底單元與該測試模塊中的該至少一不重復(fù)的基底單元進(jìn)行比對。其中,該處理模塊根據(jù)該比對結(jié)果,判斷該測試模塊的測試范圍是否包含該另一測試算法中的該至少一基底單元所包含的測試范圍。根據(jù)本發(fā)明的目的,再提出一種算法整合方法,包含下列步驟接收至少一測試算法;分析該至少一測試算法,并擷取該至少一測試算法中的至少一基底單元;根據(jù)該至少一基底單元篩選取出不重復(fù)的該至少一基底單元;以及根據(jù)該至少一不重復(fù)的基底單元整合產(chǎn)生一測試模塊。其中,該處理模塊聯(lián)集該至少一基底單元,以篩選取出不重復(fù)的該至少一基底單兀。其中,該至少一基底單元為該至少一測試算法中的操作模式。其中,該測試模塊為一內(nèi)建自我測試電路。其中,此方法還包含分析另一測試算法,以擷取該另一測試算法中的至少一基底單元。其中,此方法還包含比對該另一測試算法中的至少一基底單元與該測試模塊中的該至少一不重復(fù)的基底單元。其中,此方法還包含根據(jù)該比對結(jié)果,判斷該測試模塊的測試范圍是否包含該另一測試算法中的該至少一基底單元所包含的測試范圍。承上所述,依本發(fā)明的算法整合系統(tǒng)及其整合方法,其可具有下述優(yōu)點此算法整合系統(tǒng)及其整合方法可在考慮現(xiàn)實應(yīng)用及測試限制下,得出最佳化的內(nèi)嵌式自我測試電路設(shè)計,其可達(dá)到縮小芯片面積、降低測試時間、提高錯誤覆蓋率、以及降低測試成本的需求。


      圖1為本發(fā)明的算法整合系統(tǒng)的實施例的方塊圖。圖2為本發(fā)明的算法整合方法的測試算法到內(nèi)建自我測試電路規(guī)格一實施例的流程圖。圖3為本發(fā)明的算法整合方法的測試算法篩選一實施例的流程圖。圖4為本發(fā)明的算法整合方法的流程圖。主要組件符號說明1 算法整合系統(tǒng)11 接收模塊
      12:分析模塊13 處理模塊14 測試模塊111 測試算法121 基底單元S21 S25、S31 S38、S41 S44 步驟
      具體實施例方式以下將參照相關(guān)附圖,說明依本發(fā)明的算法整合系統(tǒng)及其整合方法的實施例,為使便于理解,下述實施例中的相同組件是以相同符號標(biāo)示來說明。請參閱圖1,其為本發(fā)明的算法整合系統(tǒng)一實施例的方塊圖。如圖1所示,本發(fā)明的算法整合系統(tǒng)1包含了一接收模塊11、一分析模塊12、一處理模塊13以及一測試模塊 14。接收模塊11是接收至少一測試算法111。分析模塊12是連接接收模塊11,并分析該至少一測試算法111,以擷取該至少一測試算法111中的至少一基底單元121。其中,該至少一基底單元121可為該至少一測試算法111中的讀取、寫入或及其組合等等。處理模塊 13是連接分析模塊12,且根據(jù)至少一基底單元12,聯(lián)集得出至少一不重復(fù)的基底單元121。 接著,處理模塊13整合該至少一不重復(fù)的基底單元121,以產(chǎn)生一測試模塊14。其中測試模塊14可為一個內(nèi)建自我測試電路(Build-in Self-Test, BIST) 0請參閱圖2,其為本發(fā)明的算法整合方法的測試算法到內(nèi)建自我測試電路規(guī)格一實施例的流程圖。如圖2所示,本實施流程包含下列步驟步驟S21,提供一個或多個測試算法。步驟S22,拆解測試算法。步驟S23,萃取基底項。步驟S24,整合基底項的聯(lián)集,也就是最小測試元素的集合。步驟S25,產(chǎn)生內(nèi)建自我測試電路規(guī)格。上述步驟S21至S25,可詳細(xì)描述如下首先,本發(fā)明的算法整合系統(tǒng)可把使用者選擇的測試算法轉(zhuǎn)換成內(nèi)建自我測試電路的規(guī)格,以測試算法MATS與MarchX為例,MATS 可表不為< (wa) > (ra,wb,rb) > (rb, wa, ra) < (ra, wb, rb) < (rb,wa,ra),而 MarchX 可表示為> (wa) > (ra, wb) < (rb, wa) < (ra)。其中a與b可為8位數(shù)的2進(jìn)位數(shù)值, 且a與b為相反值例如,a可為11001010,則b即為00110101。而r與w各分別代表讀取 (read)與寫入(write)。此外,測試算法除了讀取、寫入外,還包含無操作、抹除等操作模式;其僅為實施例而非限制于此,在此先行敘明。接著,將各測試算法純化拆解,拆解后的MATS表示為(w),(r,w, r),(r,w, r),(r, w, r),(r,w, r),而拆解后的MarchX則表示為(w),(r,w),(r,w),(r),MATS被拆解后的算法單元即可被萃取成為基底單元(w)及(r,w,r),而MarchX被拆解的算法單元可被萃取成為基底單元(w),(r,w)及(r)。將兩算法萃取出的基底單元聯(lián)集,可得出最小測試元素的集合(Minimum test element set) (r), (w), (r, w)及(r,w,r)。而此最小測試元素集將轉(zhuǎn)換成為內(nèi)建自我測試電路的規(guī)格,以在芯片上產(chǎn)生內(nèi)建自我測試電路的設(shè)計,并下線制造實體的內(nèi)建自我測試電路。其中,測試算法篩選為在內(nèi)建自我測試電路規(guī)格已經(jīng)確定或內(nèi)建自我測試電路下線制造后,根據(jù)內(nèi)建自我測試電路的規(guī)格,篩選出此內(nèi)建自我測試電路可使用的測試算法。使用者可以將篩選合格的測試算法,加進(jìn)他們的測試向量檔案(Test Bench)中,進(jìn)行電路的測試。此外,即使某個測試算法并沒有在使用者訂定內(nèi)建自我測試電路規(guī)格時被選入,但只要符合條件通過篩選,此內(nèi)建自我測試電路依然可以使用此測試算法。請參閱圖3,其為本發(fā)明的算法整合方法的測試算法篩選一實施例的流程圖。如圖 3所示,本實施流程包含下列步驟步驟S31,提供內(nèi)建自我測試電路規(guī)格。步驟S32,提供最小測試元素的集合。步驟S33,提供一個或多個測試算法。步驟S34,拆解測試算法。步驟S35,萃取基底項。步驟S36,判斷最小測試元素的集合是否能表示。若為是,步驟S37,可利用此內(nèi)建自我測試電路做此測試算法方面的測試。若為否,步驟S38,不可利用此內(nèi)建自我測試電路做此測試算法方面的測試。上述步驟S31至S38,可詳細(xì)敘述如下首先,使用前一實施例的最小測試元素集 (r),(w), (r, w)及(r,w, r),以此最小測試元素集測試新加入的二測試算法March C-及 March LR0 March C-可表不為〉(wa) > (ra, wb) > (rb, wa) < (ra, wb) < (rb, wa) < (ra),而 March LR 可表不為〉(wa) < (ra, wb) > (rb, wa, ra, wb) > (rb, wa) > (ra, wb,rb,wa) > (ra),接著,將此二測試算法純化拆解,拆解后的March C-可表示為(w),(r, w), (r, w), (r, w), (r, w), (r),拆解后的 March LR 可表示為(w), (r, w), (r, w, r, w), (r, w),(r,w, r, w),(r),March C-被拆解后的算法單元即可被萃取成為基底單元(w),(r,w) 及(r),而March LR被拆解的算法單元可被萃取成為基底單元(w),(r, w),(r, w, r, w)及ω。其中,前面的實施例兩算法MATS與MarchX萃取出的基底單元聯(lián)集后,得出的最小測試元素之集合為(r), (w),(r,w)及(r,w,r),此最小測試元素的集合可組合出March C-,但無法組合成MarchLR。由此可知,此BIST可以用March C-測試,而不能用March LR 測試,并且使用者可以將March C-加進(jìn)測試向量檔案(Test Bench)中,March LR則不能被加進(jìn)iTest Bench中。值得一提的是,在本發(fā)明所屬領(lǐng)域中具有通常知識者應(yīng)當(dāng)明了,于前面所敘述的測試算法到內(nèi)建自我測試電路規(guī)格以及測試算法篩選的實施例僅為舉例而非限制;另外, 熟悉此種技術(shù)的人員當(dāng)可任意結(jié)合上述成一整合式分析系統(tǒng),其端看設(shè)計上的方便而定, 在此先行敘明。盡管前述在說明本發(fā)明的算法整合系統(tǒng)及其整合方法的過程中,已說明本發(fā)明的算法整合方法的概念,但為求清楚起見,以下仍另繪示流程圖做重點敘述說明。請參閱圖4,其是為本發(fā)明的算法整合方法的流程圖。如圖4所示,本發(fā)明的算法整合方法,其適用于一算法整合系統(tǒng),該算法整合系統(tǒng)包含一接收模塊、一分析模塊以及一處理模塊。算法整合系統(tǒng)的算法整合方法包含下列步驟(S41)接收至少一測試算法;(S42)分析至少一測試算法,并擷取至少一測試算法中包含的至少一基底單元;(S43)根據(jù)該至少一基底單元篩選取出不重復(fù)的該至少一基底單元;以及(S44)根據(jù)該至少一不重復(fù)的基底單元整合產(chǎn)生一測試模塊。本發(fā)明的算法整合系統(tǒng)的算法整合方法的詳細(xì)說明以及實施方式已于前面描述過,在此為了簡略說明便不再敘述。綜上所述,本發(fā)明所提出的算法整合系統(tǒng)及其整合方法可在考慮現(xiàn)實應(yīng)用及測試限制下,得出最佳化的內(nèi)嵌式自我測試電路設(shè)計,其可達(dá)到縮小測試芯片面積,且對于不同大小內(nèi)存芯片皆可降低測試時間。如此,將可進(jìn)一步提高錯誤覆蓋率及良率,并節(jié)省外部傳統(tǒng)機(jī)臺測試及修復(fù)費用,進(jìn)而降低測試成本。 以上所述僅為舉例性的,而非為限制性的。任何未脫離本發(fā)明的精神與范疇,而對其進(jìn)行的等效修改或變更,均應(yīng)包含于本發(fā)明的權(quán)利要求中。
      權(quán)利要求
      1.一種算法整合系統(tǒng),其特征在于,其包含 一接收模塊,是接收至少一測試算法;一分析模塊,是連接該接收模塊,并分析該至少一測試算法,以擷取該至少一測試算法中的至少一基底單元;以及一處理模塊,是連接該分析模塊,且根據(jù)該至少一基底單元,篩選取出不重復(fù)的該至少一基底單元,并該處理模塊根據(jù)該至少一不重復(fù)的基底單元,整合產(chǎn)生一測試模塊。
      2.如權(quán)利要求1所述的算法整合系統(tǒng),其特征在于,該處理模塊將該至少一基底單元做聯(lián)集,以篩選取出不重復(fù)的該至少一基底單元。
      3.如權(quán)利要求1所述的算法整合系統(tǒng),其特征在于,該至少一基底單元為該至少一測試算法中的操作模式。
      4.如權(quán)利要求1所述的算法整合系統(tǒng),其特征在于,該測試模塊為一內(nèi)建自我測試電路。
      5.如權(quán)利要求1所述的算法整合系統(tǒng),其特征在于,該分析模塊還分析另一測試算法, 以擷取該另一測試算法中的至少一基底單元。
      6.如權(quán)利要求5所述的算法整合系統(tǒng),其特征在于,該處理模塊將該另一測試算法中的該至少一基底單元與該測試模塊中的該至少一不重復(fù)的基底單元進(jìn)行比對。
      7.如權(quán)利要求6所述的算法整合系統(tǒng),其特征在于,該處理模塊根據(jù)該比對結(jié)果,判斷該測試模塊的測試范圍是否包含該另一測試算法中的該至少一基底單元所包含的測試范圍。
      8.一種算法整合方法,其特征在于,該方法包含下列步驟 接收至少一測試算法;分析該至少一測試算法,并擷取該至少一測試算法中之至少一基底單元; 根據(jù)該至少一基底單元篩選取出不重復(fù)的該至少一基底單元;以及根據(jù)該至少一不重復(fù)的基底單元整合產(chǎn)生一測試模塊。
      9.如權(quán)利要求8所述的算法整合方法,其特征在于,還包含下列步驟 聯(lián)集該至少一基底單元,以篩選取出不重復(fù)的該至少一基底單元。
      10.如權(quán)利要求8所述的算法整合方法,其特征在于,該至少一基底單元為該至少一測試算法中的操作模式。
      11.如權(quán)利要求8所述的算法整合方法,其特征在于,該測試模塊為一內(nèi)建自我測試電路。
      12.如權(quán)利要求8所述的算法整合方法,其特征在于,還包含下列步驟 分析另一測試算法,以擷取該另一測試算法中的至少一基底單元。
      13.如權(quán)利要求12所述的算法整合方法,其特征在于,還包含下列步驟比對該另一測試算法中的至少一基底單元與該測試模塊中的該至少一不重復(fù)的基底單元。
      14.如權(quán)利要求13所述的算法整合方法,其特征在于,還包含下列步驟根據(jù)該比對結(jié)果,判斷該測試模塊的測試范圍是否包含該另一測試算法中的該至少一基底單元所包含的測試范圍。
      全文摘要
      本發(fā)明揭露一種算法整合系統(tǒng)及其整合方法,其中算法整合系統(tǒng)包含一接收模塊、一分析模塊及一處理模塊。接收模塊是接收至少一測試算法。分析模塊是連接接收模塊,并分析該至少一測試算法,以擷取該至少一測試算法中的至少一基底單元。處理模塊是連接分析模塊,且根據(jù)該至少一基底單元,篩選取出不重復(fù)的該至少一基底單元,并該處理模塊根據(jù)該至少一不重復(fù)的基底單元,整合產(chǎn)生一測試模塊。
      文檔編號G01R31/317GK102445653SQ201110044838
      公開日2012年5月9日 申請日期2011年2月23日 優(yōu)先權(quán)日2010年10月11日
      發(fā)明者鄧力銘, 邢育肇, 陳俊嘉 申請人:厚翼科技股份有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1