專利名稱：電能計(jì)量芯片降低功耗的方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種降低功耗的方法，特別是指應(yīng)用于電能計(jì)量芯片中，用來(lái)降低電能計(jì)量芯片的功耗的方法。
背景技術(shù)：
CMOS電路中，有三部分功耗來(lái)源，即
權(quán)利要求
1.一種電能計(jì)量芯片降低功耗的方法，該電能計(jì)量芯片設(shè)有兩個(gè)時(shí)鐘域，其中該電能計(jì)量芯片的CPU位于時(shí)鐘域一，并且該電能計(jì)量芯片還包括計(jì)量電路，計(jì)量電路包括功率有效值計(jì)算電路與能量累加電路，該二電路均位于時(shí)鐘域二，時(shí)鐘域一選擇使用低頻時(shí)鐘與高頻時(shí)鐘，并可停止動(dòng)作并維持恒定電平，時(shí)鐘域二選擇使用低頻時(shí)鐘、降頻時(shí)鐘及高頻時(shí)鐘，并可停止動(dòng)作維持恒定電平，并且該電能計(jì)量芯片可選擇通過(guò)電池或電力線供電，該方法包括如下步驟 電能計(jì)量芯片判斷 是通過(guò)電池還是電力線供電； 如果該電能計(jì)量芯片通過(guò)電池供電，則計(jì)量電路檢測(cè)電壓輸入信號(hào)的有效值是否小于一設(shè)定閾值，同時(shí)電流輸入信號(hào)的有效值是否大于一設(shè)定閾值？如是，則令時(shí)鐘域一使用高頻時(shí)鐘，時(shí)鐘域二使用高頻時(shí)鐘，計(jì)量電路計(jì)算電流輸入的電流有效值，并把得到的電流有效值設(shè)定為能量累加電路的固定輸入，并通過(guò)寄存器設(shè)定使功率有效值計(jì)算電路中的所有觸發(fā)器輸入不發(fā)生變化，之后令時(shí)鐘域一停止動(dòng)作維持恒定電平；如否，則令時(shí)鐘域一和時(shí)鐘域二停止動(dòng)作維持恒定電平； 如果該電能計(jì)量芯片是通過(guò)電力線供電，則計(jì)量電路檢測(cè)電壓輸入信號(hào)的有效值是否小于某個(gè)閾值，如是則時(shí)鐘域一使用介于低頻時(shí)鐘與高頻時(shí)鐘之間的時(shí)鐘，而時(shí)鐘域二使用降頻時(shí)鐘；如否，則進(jìn)入正常工作模式，時(shí)鐘域一與二均使用高頻時(shí)鐘。
2.如權(quán)利要求I所述的電能計(jì)量芯片降低功耗的方法，其特征在于時(shí)鐘域一與時(shí)鐘域二停止動(dòng)作維持恒定電平之后，芯片持續(xù)判斷是否有恢復(fù)供電復(fù)位或者IO休眠喚醒復(fù)位發(fā)生，如有則返回判斷該電能計(jì)量芯片是通過(guò)電池還是電力線供電，如否則時(shí)鐘域與與時(shí)鐘域二保持停止動(dòng)作并維持恒定電平。
3.如權(quán)利要求I所述的電能計(jì)量芯片降低功耗的方法，其特征在于時(shí)鐘域一與時(shí)鐘域二保持停止動(dòng)作并維持恒定電平狀態(tài)達(dá)到一定時(shí)間后，發(fā)生定時(shí)復(fù)位喚醒，重復(fù)休眠前的操作，并再次進(jìn)入保持停止動(dòng)作并維持恒定電平狀態(tài)，上述循環(huán)重復(fù)達(dá)到預(yù)設(shè)的次數(shù)后，則芯片進(jìn)入深休眠狀態(tài)，即只有電池供電變?yōu)檎９╇娕c系統(tǒng)芯片的IO輸入發(fā)生變化才令芯片喚醒復(fù)位。
4.如權(quán)利要求I所述的電能計(jì)量芯片降低功耗的方法，其特征在于在時(shí)鐘域一使用高頻時(shí)鐘，時(shí)鐘域二使用高頻時(shí)鐘，計(jì)量電路計(jì)算電流輸入的電流有效值，并把得到的電流有效值設(shè)定為能量累加電路的固定輸入，并通過(guò)寄存器設(shè)定使功率有效值計(jì)算電路中的所有觸發(fā)器輸入不發(fā)生變化，之后令時(shí)鐘域一停止動(dòng)作維持恒定電平后，系統(tǒng)持續(xù)判斷是否有恢復(fù)供電復(fù)位或者IO休眠喚醒復(fù)位或者定時(shí)休眠喚醒復(fù)位發(fā)生，如有則返回判斷該電能計(jì)量芯片是通過(guò)電池還是電力線供電，如否則重復(fù)上述過(guò)程。
5.如權(quán)利要求I所述的電能計(jì)量芯片降低功耗的方法，其特征在于該芯片使用一個(gè)輸入引腳來(lái)判斷當(dāng)前的供電狀態(tài)，定義PWRUP信號(hào)標(biāo)志為從這個(gè)輸入引腳得到的供電狀態(tài)，PWRUP = 0表示芯片由電池供電，PWRUP = I表示芯片由電力線供電。
6.如權(quán)利要求I所述的電能計(jì)量芯片降低功耗的方法，其特征在于時(shí)鐘域一的低頻時(shí)鐘為32768Hz、高頻時(shí)鐘為32768xN，其中N為PLL倍頻系數(shù)，N的典型值為100，時(shí)鐘域二的低頻時(shí)鐘為32768Hz、降頻時(shí)鐘為204800Hz、高頻時(shí)鐘為819200Hz。
7.如權(quán)利要求6所述的電能計(jì)量芯片降低功耗的方法，其特征在于時(shí)鐘域一的高頻時(shí)鐘的典型值為32768x 100。
8.如權(quán)利要求I所述的電能計(jì)量芯片降低功耗的方法，其特征在于如果該電能計(jì)量芯片是通過(guò)電力線供電，且計(jì)量電路檢測(cè)電壓輸入信號(hào)的有效值小于某個(gè)閾值，則時(shí)鐘域一使用32768xN Hz時(shí)鐘，其中N〈 100。
9.如權(quán)利要求8所述的電能計(jì)量芯片降低功耗的方法，其特征在于時(shí)鐘域一使用32768x25 Hz 時(shí)鐘。
10.如權(quán)利要求8所述的電能計(jì)量芯片降低功耗的方法，其特征在于如果該電能計(jì)量芯片是通過(guò)電力線供電，且計(jì)量電路檢測(cè)電壓輸入信號(hào)的有效值小于某個(gè)閾值，在CPU處理任務(wù)的空閑時(shí)刻，時(shí)鐘域一的所有觸發(fā)器的輸入都不再發(fā)生變化，直到有其他任務(wù)時(shí)，時(shí)鐘域一才退出上述狀態(tài)。
11.如權(quán)利要求I所述的電能計(jì)量芯片降低功耗的方法，其特征在于芯片進(jìn)入正常工作模式時(shí)，時(shí)鐘域一使用3. 2768MHz時(shí)鐘。
全文摘要
一種電能計(jì)量芯片降低功耗的方法，該電能計(jì)量芯片設(shè)有兩個(gè)時(shí)鐘域，其中該電能計(jì)量芯片的CPU位于時(shí)鐘域一，而計(jì)量電路位于時(shí)鐘域二，時(shí)鐘域一選擇使用低頻時(shí)鐘與高頻時(shí)鐘，并可停止動(dòng)作維持恒定電平，時(shí)鐘域二選擇使用低頻時(shí)鐘、降頻時(shí)鐘及高頻時(shí)鐘，并可停止動(dòng)作維持恒定電平，并且該電能計(jì)量芯片可選擇通過(guò)電池或電力線供電，本發(fā)明通過(guò)為電能計(jì)量系統(tǒng)芯片設(shè)置多種時(shí)鐘組合，并根據(jù)系統(tǒng)芯片當(dāng)前的供電狀態(tài)以及休眠喚醒復(fù)位的產(chǎn)生來(lái)源進(jìn)行時(shí)鐘組合的轉(zhuǎn)換，從而利于降低電能計(jì)量系統(tǒng)芯片的功耗。
文檔編號(hào)G01R22/06GK102654532SQ201110144930
公開(kāi)日2012年9月5日 申請(qǐng)日期2011年5月31日 優(yōu)先權(quán)日2011年5月31日
發(fā)明者楊昆, 譚年熊, 趙巖, 門長(zhǎng)有 申請(qǐng)人:杭州萬(wàn)工科技有限公司