專利名稱：分布式測試節(jié)點(diǎn)鏈及其多鏈系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路設(shè)計(jì)、測試技術(shù)領(lǐng)域，涉及一種串行引腳的測試電路，具體涉及一種分布式測試節(jié)點(diǎn)鏈及其多鏈系統(tǒng)。
背景技術(shù)：
在集成電路芯片的設(shè)計(jì)過程中，工程師通常會根據(jù)需要在關(guān)鍵的節(jié)點(diǎn)附近留下測試金屬點(diǎn)(Test-pad)，這些測試金屬點(diǎn)在芯片制造過程時(shí)，可以使其裸露在晶圓表面。在芯片測試過程時(shí)，測試工程師可以使用測試探針，直接探測這些測試金屬點(diǎn)來觀察芯片內(nèi)部關(guān)鍵節(jié)點(diǎn)的信號狀態(tài)，以便對芯片靜態(tài)和動態(tài)行為進(jìn)行觀測和調(diào)試，提高調(diào)試效率和準(zhǔn)確性，縮短調(diào)試周期和產(chǎn)品的整體開發(fā)周期。通常情況下，實(shí)現(xiàn)這種可測試設(shè)計(jì)的原理圖如圖1所示。Si，S2，S3. . . Sn是待測節(jié)點(diǎn)，TP是測試金屬點(diǎn)，中間有一個驅(qū)動器。驅(qū)動器的主要功能是隔離測試金屬點(diǎn)和待測節(jié)點(diǎn)，同時(shí)也提供一定的驅(qū)動能力，以便觀察信號。隨著電路設(shè)計(jì)越來越復(fù)雜，需要觀察的節(jié)點(diǎn)(待測節(jié)點(diǎn))也越來越多。就出現(xiàn)了以下問題(1)在設(shè)計(jì)階段實(shí)現(xiàn)這種可測性也越來越復(fù)雜。一方面需要考慮每一個測試金屬點(diǎn)的大小以使得測試探針能夠插入，這個消耗設(shè)計(jì)時(shí)間，也消耗芯片的布線資源；另一方面需要考慮每一個測試金屬點(diǎn)在芯片上的位置以使得測試探針方便插入，如果布局不夠合理 (比如兩個測試金屬點(diǎn)距離太近)，測試探針有可能無法插入或者很難操作。(2)在測試階段也越來越麻煩。為了觀察不同的信號，經(jīng)常需要使用高倍顯微鏡在各個測試引腳之間切換測試探針，這種切換測試探針的過程難度很高，也大量消耗測試時(shí)間。

發(fā)明內(nèi)容
本發(fā)明提供一種分布式測試節(jié)點(diǎn)鏈系統(tǒng)及其多鏈系統(tǒng)，以解決背景技術(shù)引腳測試操作復(fù)雜的問題。本發(fā)明的技術(shù)方案如下分布式測試節(jié)點(diǎn)鏈，針對N個待測節(jié)點(diǎn)，包括分別連接至所述N個待測節(jié)點(diǎn)的N個測試信號驅(qū)動器和用以選通所述測試信號驅(qū)動器的移位控制器；所述測試信號驅(qū)動器包括寄存器、帶一個反相輸入的與非門和與門，所述移位控制器的輸出端通過時(shí)鐘信號線和串行移位數(shù)據(jù)線依次串接各個測試信號驅(qū)動器的寄存器，所述與非門的一個輸入端經(jīng)反相器連接至該測試信號驅(qū)動器對應(yīng)的待測節(jié)點(diǎn)，與非門的另一個輸入端連接至該測試信號驅(qū)動器的寄存器的串行移位數(shù)據(jù)輸出端；與非門的輸出端連接至與門的第一輸入端，該與門的第二輸入端與前一級測試信號驅(qū)動器的與門的輸出端連接；第一級測試信號驅(qū)動器的與門的第二輸入端置位(始終接高“ 1 ”)，最后一級測試信號驅(qū)動器的與門的輸出端引出設(shè)置最終測試金屬點(diǎn)。
上述分布式測試節(jié)點(diǎn)鏈中，每一級測試信號驅(qū)動器內(nèi)的時(shí)鐘信號線上均設(shè)置時(shí)鐘信號驅(qū)動器。在上述最后一級測試信號驅(qū)動器的與門的輸出端還設(shè)置有輸出信號驅(qū)動器。以上述的分布式測試節(jié)點(diǎn)鏈為單元的測試節(jié)點(diǎn)鏈多鏈系統(tǒng)，構(gòu)成所述測試節(jié)點(diǎn)鏈多鏈系統(tǒng)的多個分布式測試節(jié)點(diǎn)鏈共用一個移位控制器，所述移位控制器內(nèi)還設(shè)置有用以對多個分布式測試節(jié)點(diǎn)鏈進(jìn)行選通的FSM模塊；FSM模塊的輸出端分出多組并行的分別對應(yīng)于各個分布式測試節(jié)點(diǎn)鏈的時(shí)鐘信號線和串行移位數(shù)據(jù)線。本發(fā)明具有以下優(yōu)點(diǎn)1.通過把許多分散的測試節(jié)點(diǎn)信號串接成鏈，可共用一個大尺寸的測試接口(最終測試金屬點(diǎn))，減少了片上測試金屬點(diǎn)的數(shù)量，從而節(jié)省了頂層金屬布線通道。2.由于最終測試金屬點(diǎn)尺寸加大，降低了在芯片測試調(diào)試時(shí)探針對針的難度，增加接觸的可靠性，提高測試信號質(zhì)量。3.通過移位控制器可以方便的切換多個信號用以觀測待測節(jié)點(diǎn)信號，減少了頻繁的對針工作，提高了調(diào)試效率，進(jìn)而縮短了產(chǎn)品調(diào)試開發(fā)周期。


圖1為目前芯片中測試金屬點(diǎn)與待測節(jié)點(diǎn)的示意圖。圖2為本發(fā)明結(jié)構(gòu)單鏈時(shí)原理示意圖。圖3為本發(fā)明結(jié)構(gòu)多鏈時(shí)原理示意圖。圖4為對于使用測試引腳完成可測試設(shè)計(jì)時(shí)的移位控制器的工作原理圖。圖5為測試信號驅(qū)動器內(nèi)部原理示意圖。圖6為對于使用測試命令完成可測試設(shè)計(jì)時(shí)的移位控制器的工作原理圖。
具體實(shí)施例方式如圖2所示，整個測試系統(tǒng)由測試移位控制器(TP_SHIFT_MASTER)，測試信號驅(qū)動器(TP_DRIVER)構(gòu)成，所有的測試信號驅(qū)動器由三根信號線連接，它們分別是串行移位信號線(tp_ser_di)，串行掩碼信號線(sftjnask)和串行時(shí)鐘信號線(sft_clk)。本發(fā)明通過把一組零散的待測節(jié)點(diǎn)串接成鏈，經(jīng)過多級驅(qū)動，最終輸出需要觀察的信號到共同的單一的端口——最終測試金屬點(diǎn)(HUGE TP)。一個芯片上這樣的測試節(jié)點(diǎn)鏈可以存在一條或多條。測試移位控制器(TP_SHIFT_MASTER)根據(jù)芯片可測試設(shè)計(jì)的不同測試移位控制器會不同。一般情況下，芯片的可測試設(shè)計(jì)提供兩種方法來完成一種是提供測試引腳完成可測試設(shè)計(jì)，另一種是提供測試命令來完成可測試設(shè)計(jì)。對于提供測試數(shù)據(jù)引腳和測試時(shí)鐘引腳的芯片，測試移位控制器將芯片外面的測試數(shù)據(jù)引腳連接到移位掩碼引腳(sftjnask)，同時(shí)將芯片外面的測試時(shí)鐘引腳連接到移位時(shí)鐘引腳(sft_clk)。在測試過程中，工程師將一連串的掩碼串行送入測試節(jié)點(diǎn)鏈中各個測試信號驅(qū)動器的寄存器中，測試掩碼的個數(shù)等于芯片中待測節(jié)點(diǎn)的個數(shù)，也等于測試信號驅(qū)動器的個數(shù)，在所有的掩碼中，只能有一個掩碼為“ 1 ”。這種情況下，測試移位控制器只需要完成簡單的接收功能，所以提供兩個接收器就可以，如圖4所示。對于提供測試命令來完成可測試設(shè)計(jì)的芯片，測試移位控制器對測試命令進(jìn)行譯碼，選通待測節(jié)點(diǎn)所在的測試節(jié)點(diǎn)鏈，收集配置該測試節(jié)點(diǎn)鏈所需要的掩碼，并將這些掩碼串行移位到測試信號驅(qū)動器的寄存器中，完成整個測試節(jié)點(diǎn)鏈系統(tǒng)的掩碼的配置。在這種情況下，測試移位控制器是一個控制電路，它主要的功能示意圖如圖6所示。如圖3所示，對于多鏈系統(tǒng)，測試移位控制器負(fù)責(zé)測試節(jié)點(diǎn)鏈的選擇和需觀察信號節(jié)點(diǎn)的選擇。它的輸入為測試數(shù)據(jù)引腳(teSt_pin_data)來的數(shù)據(jù)和測試時(shí)鐘引腳 (test_pin_clk)來的時(shí)鐘。測試信號驅(qū)動器(TP_DRIVER)測試信號驅(qū)動器接收來自移位控制器的掩碼，用以決定輸出當(dāng)前待測節(jié)點(diǎn)的信號，還是輸出前一級測試信號驅(qū)動器發(fā)來的信號。測試信號驅(qū)動器構(gòu)造示意圖如圖5所示 它由一個寄存器、一個反相器、一個與非門、一個與門和一個驅(qū)動器組成。其基本工作原理為如果寄存器所存的值(Sft_maSk_0)為0，驅(qū)動器傳輸并驅(qū)動來自前一級信號tp_ ser_di。第一級測試信號驅(qū)動器的輸入始終接高“ 1 ”。如果寄存器所存的值(Sft_maSk_0)為1，驅(qū)動器傳輸并驅(qū)動來自當(dāng)前測試節(jié)點(diǎn)的信號(tp_di)。同時(shí)驅(qū)動器輸出本寄存器的內(nèi)容(sft_mask_0)和時(shí)鐘(sft_cl0ck_0)給下一級驅(qū)動器。本發(fā)明有兩種掩碼數(shù)據(jù)編碼方式一種是簡單地在串行掩碼的最后一位設(shè)置為“1”，如“000001”，每經(jīng)過一個時(shí)鐘周期，該串行掩碼向下一級移動一位，通過選擇時(shí)鐘周期的個數(shù)來確定掩碼“1”所在的位置，從而選定相應(yīng)的待測節(jié)點(diǎn)。例如，如果要觀察待測節(jié)點(diǎn)2的狀態(tài)，則只需要兩個周期就可以將掩碼“ 1，，移動到第二個測試信號驅(qū)動器中。另一種是預(yù)先配置好串行掩碼，串行掩碼的數(shù)據(jù)位與N個待測節(jié)點(diǎn)一一對應(yīng)，串行掩碼的數(shù)據(jù)位中僅有一位為“1”，即對應(yīng)于目標(biāo)待測節(jié)點(diǎn)；在N個時(shí)鐘周期后，查看最終測試金屬點(diǎn)，即得到目標(biāo)待測節(jié)點(diǎn)的信號。
權(quán)利要求
1.分布式測試節(jié)點(diǎn)鏈，針對N個待測節(jié)點(diǎn)，其特征在于包括分別連接至所述N個待測節(jié)點(diǎn)的N個測試信號驅(qū)動器和用以選通所述測試信號驅(qū)動器的移位控制器；所述測試信號驅(qū)動器包括寄存器、帶一個反相輸入的與非門和與門，所述移位控制器的輸出端通過時(shí)鐘信號線和串行移位數(shù)據(jù)線依次串接各個測試信號驅(qū)動器的寄存器，所述與非門的一個輸入端經(jīng)反相器連接至該測試信號驅(qū)動器對應(yīng)的待測節(jié)點(diǎn)，與非門的另一個輸入端連接至該測試信號驅(qū)動器的寄存器的串行移位數(shù)據(jù)輸出端；與非門的輸出端連接至與門的第一輸入端，該與門的第二輸入端與前一級測試信號驅(qū)動器的與門的輸出端連接；第一級測試信號驅(qū)動器的與門的第二輸入端置位，最后一級測試信號驅(qū)動器的與門的輸出端引出設(shè)置最終測試金屬點(diǎn)。
2.根據(jù)權(quán)利要求1所述的分布式測試節(jié)點(diǎn)鏈，其特征在于每一級測試信號驅(qū)動器內(nèi)的時(shí)鐘信號線上均設(shè)置時(shí)鐘信號驅(qū)動器。
3.根據(jù)權(quán)利要求2所述的分布式測試節(jié)點(diǎn)鏈，其特征在于在所述最后一級測試信號驅(qū)動器的與門的輸出端還設(shè)置有輸出信號驅(qū)動器。
4.以權(quán)利要求1所述的分布式測試節(jié)點(diǎn)鏈為單元的測試節(jié)點(diǎn)鏈多鏈系統(tǒng)，其特征在于構(gòu)成所述測試節(jié)點(diǎn)鏈多鏈系統(tǒng)的多個分布式測試節(jié)點(diǎn)鏈共用一個移位控制器，所述移位控制器內(nèi)還設(shè)置有用以對多個分布式測試節(jié)點(diǎn)鏈進(jìn)行選通的FSM模塊；FSM模塊的輸出端分出多組并行的分別對應(yīng)于各個分布式測試節(jié)點(diǎn)鏈的時(shí)鐘信號線和串行移位數(shù)據(jù)線。
全文摘要
本發(fā)明提供一種分布式測試節(jié)點(diǎn)鏈系統(tǒng)及其多鏈系統(tǒng)，以解決背景技術(shù)引腳測試操作復(fù)雜的問題。分布式測試節(jié)點(diǎn)鏈由測試移位控制器、測試信號驅(qū)動器構(gòu)成，所有的測試信號驅(qū)動器由三根信號線連接，它們分別是串行移位信號線(tp_ser_di)，串行掩碼信號線(sft_mask)和串行時(shí)鐘信號線(sft_clk)。本發(fā)明通過把一組零散的待測節(jié)點(diǎn)串接成鏈，經(jīng)過多級驅(qū)動，最終輸出需要觀察的信號到共同的單一的端口。本發(fā)明降低了在芯片測試調(diào)試時(shí)探針對針的難度，增加接觸的可靠性，提高測試信號質(zhì)量；通過移位控制器可以方便的切換多個信號用以觀測待測節(jié)點(diǎn)信號，減少了頻繁的對針工作，提高了調(diào)試效率，進(jìn)而縮短了產(chǎn)品調(diào)試開發(fā)周期。
文檔編號G01R1/067GK102305909SQ20111026806
公開日2012年1月4日 申請日期2011年9月9日 優(yōu)先權(quán)日2011年9月9日
發(fā)明者江喜平, 王正文 申請人:西安華芯半導(dǎo)體有限公司